TWI436363B - 資料儲存裝置以及快閃記憶體之資料寫入方法 - Google Patents
資料儲存裝置以及快閃記憶體之資料寫入方法 Download PDFInfo
- Publication number
- TWI436363B TWI436363B TW99114905A TW99114905A TWI436363B TW I436363 B TWI436363 B TW I436363B TW 99114905 A TW99114905 A TW 99114905A TW 99114905 A TW99114905 A TW 99114905A TW I436363 B TWI436363 B TW I436363B
- Authority
- TW
- Taiwan
- Prior art keywords
- page
- data
- flash memory
- writing
- predetermined
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
本發明係有關於快閃記憶體,特別是有關於快閃記憶體之資料寫入。
快閃記憶體可分為單層單元(single level cell,SLC)快閃記憶體、多層單元(multi level cell,MLC)快閃記憶體、以及三層單元(triple level cell,TLC)快閃記憶體。單層單元快閃記憶體的一記憶單元可儲存一個資料位元,多層單元快閃記憶體的一記憶單元可儲存兩個資料位元,而三層單元快閃記憶體的一記憶單元可儲存三個資料位元。因此,在包含相同數目的記憶單元的情況下,多層單元快閃記憶體的資料容量為單層單元快閃記憶體的資料容量的兩倍,而三層單元快閃記憶體的資料容量為單層單元快閃記憶體的資料容量的三倍。
多層單元快閃記憶體的一記憶單元可儲存兩個資料位元,其中一個為最低有效位元(LSB),一個為最高有效位元(MSB)。因此,多層單元快閃記憶體的多個頁(page)可被區分為多組頁配對(page pair),每一頁配對包括一強分頁(strong page)及一對應的弱分頁(weak page),其中強分頁係以多個記憶單元儲存一固定數目的最低有效位元,而對應的弱分頁係以同一群記憶單元儲存該固定數目的最高有效位元。由於一組頁配對的強分頁及弱分頁係以相同的一群記憶單元儲存,因此強分頁儲存的資料內容與弱分頁儲存的資料內容會相互影響。
三層單元快閃記憶體的一記憶單元可儲存三個資料位元,其中一個為最低有效位元(LSB),一個為中間有效位元(CSB),一個為最高有效位元(MSB)。同樣的,三層單元快閃記憶體的多個頁可被區分為多組頁配對(page pair),每一頁配對包括一強分頁、一弱分頁、以及一對應的最弱分頁(very weak page),其中強分頁係以多個記憶單元儲存一固定數目的最低有效位元,對應的弱分頁係以同一群記憶單元儲存該固定數目的中間有效位元,而對應的最弱分頁係以同一群記憶單元儲存該固定數目的最高有效位元。由於一組頁配對的強分頁、弱分頁、及最弱分頁係以相同的一群記憶單元儲存,因此強分頁儲存的資料內容、弱分頁儲存的資料內容、與最弱分頁儲存的資料內容會彼此相互影響。
第1圖為一三層單元快閃記憶體的一區塊之多組配對頁的示意圖。該三層單元快閃記憶體的區塊共包含192頁,頁的編號由0~191,每三頁構成一組配對頁,共64組配對頁。第一組配對頁包括第0頁、第4頁、第10頁,其中第0頁為強分頁,第4頁為弱分頁,而第10頁為最弱分頁。第二組配對頁包括第1頁、第5頁、第11頁,其中第1頁為強分頁,第5頁為弱分頁,而第11頁為最弱分頁。第三組配對頁包括第2頁、第8頁、第16頁,其中第2頁為強分頁,第8頁為弱分頁,而第16頁為最弱分頁。
資料儲存於快閃記憶體時,通常僅能被讀取一限定次數。若資料被讀取的次數超過該限定次數,自快閃記憶體讀出的資料的正確性便降低到無法修正的地步。此一限定次數稱之為資料壽命(data retention)。而控制器在管理快閃記憶體時會將所需的重要系統資料儲存於快閃記憶體中,且在之後運作時必定經常由快閃記憶體讀取該重要資料。為了維持該重要資料的正確性,必須延長該重要資料的資料壽命。因此,需要一種快閃記憶體之資料寫入方法,以提高寫入資料的資料壽命。
有鑑於此,本發明之目的在於提供一種快閃記憶體之資料寫入方法,以解決習知技術存在之問題。首先,自該快閃記憶體之多個區塊(block)選取一目標區塊以供儲存一寫入資料。接著,依據一配對頁紀錄表自該目標區塊的多個頁選取一組配對頁(page pair),其中該組配對頁包括一強分頁(strong page)以及一弱分頁(weak page)。接著,指示該快閃記憶體將該寫入資料的一資料頁寫入該組配對頁之該強分頁。接著,指示該快閃記憶體將一第一預定資料寫入該組配對頁之該弱分頁,其中儲存該第一預定資料的該弱分頁可提高該強分頁所儲存之資料的資料壽命(data retention)。最後,重複執行該組配對頁之選擇步驟、該資料頁之寫入步驟、以及該第一預定資料之寫入步驟,直到該寫入資料全部寫入該目標區塊為止。
本發明更提供一種快閃記憶體之資料寫入方法。首先,自該快閃記憶體之多個區塊(block)選取一目標區塊以供儲存一寫入資料。接著,自該目標區塊的多個頁選取一目標頁。接著,依據一配對頁紀錄表判定該目標頁是否為一強分頁(strong page)。當該目標頁為強分頁時,指示該快閃記憶體將該寫入資料的一資料頁寫入該目標頁。當該目標頁不為強分頁時,指示該快閃記憶體將一預定資料寫入該目標頁,其中該預定資料係用以延長與該目標頁配對之一強分頁所儲存之資料的資料壽命(data retention)。最後,重複以該目標頁之一後續頁取代該目標頁並執行該目標頁之判定步驟以及該資料頁之寫入步驟或該預定資料之寫入步驟,直到該寫入資料全部寫入該目標區塊為止。
本發明提供一種資料儲存裝置。於一實施例中,該資料儲存裝置包括一快閃記憶體以及一控制器。該快閃記憶體包括多個區塊(block),其中每一該區塊包含多組配對頁,每一組配對頁更包含一強分頁及對應的一弱分頁。該控制器,電連接至該快閃記憶體,其中該快閃記憶體的一第一區塊中的該強分頁儲存一系統資料或一使用者資料,而對應之該弱分頁儲存一第一預定資料,藉此該第一預定資料的該弱分頁可提高對應之該強分頁所儲存之該系統資料或該使用者資料的資料壽命(data retention)。
為了讓本發明之上述和其他目的、特徵、和優點能更明顯易懂,下文特舉數較佳實施例,並配合所附圖示,作詳細說明如下:
第2圖為依據本發明可延長重要資料之資料壽命的資料儲存裝置204的區塊圖。資料儲存裝置204耦接至一主機202。於一實施例中,資料儲存裝置204包括一控制器212以及一快閃記憶體214。於一實施例中,快閃記憶體214為多層單元(multi level cell,MLC)快閃記憶體或三層單元(triple level cell,TLC)快閃記憶體。快閃記憶體214包括多個區塊221~22K以儲存資料。每一區塊包括多個頁。舉例來說,區塊221包括頁221a~221n,而區塊22k包括頁22ka~22kn。每一區塊的多個頁又可被分為多組配對頁(page pair)。當快閃記憶體214為多層單元快閃記憶體時,每一組配對頁包括一強分頁(strong page)以及一弱分頁(weak page)。當快閃記憶體214為三層單元快閃記憶體時,每一組配對頁包括一強分頁、一弱分頁、以及一最弱分頁(very weak page)。
當控制器212將資料寫入快閃記憶體214前,控制器212會辨別是否該資料為重要資料。若該資料係一般資料,控制器212便依據正常程序將資料寫入快閃記憶體。例如,假設控制器212要將一般資料寫入區塊221,則控制器212指示快閃記憶體214將該一般資料依序寫入區塊221的頁221a~221n,而並不區別頁221a~221n是強分頁、弱分頁、或最弱分頁。反之,當該資料係重要資料,則控制器212僅利用一區塊的多個強分頁以儲存該重要資料,並將預定資料寫入與該等強分頁對應的弱分頁或最弱分頁,以延長該等強分頁中儲存的該重要資料的資料壽命。如此,即使重要資料會被以較高的頻率讀取,亦可以確保重要資料的正確性。
第3圖為依據本發明的將資料寫入快閃記憶體214之方法300的流程圖。首先,控制器212取得欲寫入至快閃記憶體214的一寫入資料(步驟302)。該寫入資料可係由主機202取得,或是由控制器212自行產生的系統資料。假設控制器212判定該寫入資料為重要資料,必須延長該寫入資料儲存時的資料壽命。因此,控制器212自快閃記憶體214之多個區塊221~22k選取一目標區塊以供儲存該寫入資料(步驟304)。接著,控制器212依據一配對頁紀錄表230自該目標區塊的多個頁選取一組配對頁(步驟306)。該配對頁紀錄表230中紀錄一區塊的多組配對頁所包含的頁編號。於一實施例中,配對頁紀錄表230紀錄第1圖中配對頁的資訊,因此,控制器212可依據配對頁紀錄表230辨別一區塊的一特定頁為強分頁、弱分頁、或最弱分頁。
假設快閃記憶體214為三層單元快閃記憶體。因此,控制器212於步驟306選取的一組配對頁包括一強分頁、一弱分頁、以及一最弱分頁。首先,控制器212指示快閃記憶體214將該寫入資料的一資料頁寫入該組配對頁之強分頁(步驟308)。接著,控制器212再指示快閃記憶體214將一第一預定資料寫入該組配對頁之一弱分頁(步驟310),其中儲存該第一預定資料的弱分頁可提高對應的強分頁所儲存之寫入資料的資料壽命。於一實施例中,該第一預定資料為一整頁的位元1。接著,控制器212再指示快閃記憶體214將一第二預定資料寫入該組配對頁之最弱分頁(步驟312),其中儲存該第二預定資料的最弱分頁可提高對應的強分頁所儲存之寫入資料的資料壽命。於一實施例中,該第一預定資料為一整頁的位元1。於另一實施例中,該第一預定資料為一整頁的位元0。由於此時寫入資料僅其中一資料頁被控制器212寫入快閃記憶體214,因此控制器212重新由目標區塊選取新的一組配對頁,並繼續依據步驟308、310、312對新的一組配對頁進行資料寫入,直到寫入資料已全被寫入目標區塊的強分頁為止(步驟314)。當快閃記憶體214為一多層單元快閃記憶體時,除了步驟312被略去外,方法300仍可執行,且步驟310中的第一預定資料為一整頁的位元1。
於步驟308、310、312,控制器212分別將寫入資料、第一預定資料、以及第二預定資料寫入一組配對頁之強分頁、弱分頁、以及最弱分頁。於一實施例中,控制器212向快閃記憶體214發送一連接頁寫入命令(Joint page programming command)以執行步驟308、310、312。首先,控制器212向快閃記憶體214發送連接頁寫入命令的第一部份碼0x82與0x13及該強分頁的位址,以使快閃記憶體214將寫入資料的資料頁寫入強分頁。接著,控制器212向快閃記憶體214發送該連接頁寫入命令的第二部份碼0x83與0x13及該弱分頁的位址,以使快閃記憶體214將第一預定資料寫入弱分頁。接著,控制器212向快閃記憶體214發送該連接頁寫入命令的第三部份碼0x84與0x13及該最弱分頁的位址,以使快閃記憶體214將第二預定資料寫入最弱分頁。
第4圖顯示依據第3圖之方法300將資料寫入快閃記憶體214的一實施例的多個階段。假設控制器212取得一重要資料欲寫入快閃記憶體214的一目標區塊,且該目標區塊包括多個頁P0~P191。該目標區塊的頁P0~P191可被區分為多組配對頁,其中頁P0、P4、P10分別為第一組配對頁的強分頁、弱分頁、最弱分頁,頁P1、P5、P11分別為第二組配對頁的強分頁、弱分頁、最弱分頁,且頁P2、P8、P16分別為第三組配對頁的強分頁、弱分頁、最弱分頁。首先,控制器212選取目標區塊的第一組配對頁進行資料寫入,並依序將重要資料的第一資料頁D1
寫入第一組配對頁的強分頁P0,將第一預定資料DA
寫入第一組配對頁的弱分頁P4,以及將第二預定資料DB
寫入第一組配對頁的最弱分頁P10,如第4A圖所示。
接著,控制器212選取目標區塊的第二組配對頁進行資料寫入,並依序將重要資料的第二資料頁D2
寫入第二組配對頁的強分頁P1,將第一預定資料DA
寫入第二組配對頁的弱分頁P5,以及將第二預定資料DB
寫入第二組配對頁的最弱分頁P11,如第4B圖所示。接著,控制器212選取目標區塊的第三組配對頁進行資料寫入,並依序將重要資料的第三資料頁D3
寫入第三組配對頁的強分頁P2,將第一預定資料DA
寫入第三組配對頁的弱分頁P8,以及將第二預定資料DB
寫入第三組配對頁的最弱分頁P16,如第4C圖所示。由於各組配對頁的弱分頁及最弱分頁皆被寫入預定資料,因此可延長各組配對頁的強分頁中儲存的重要資料的資料壽命。另外,在一實施例中,重要資料D1、D2、D3可以為一系統資料,例如是快閃記憶體214中的損壞區塊的位址及數目,或是一鏈結表資訊,該鏈結表是控制器212存取快閃記憶體214時所需參考的邏輯位址對實體位址的資訊,而第一預定資料DA
為一整頁的1,第二預定資料DB
為一整頁的1或0,藉此可讓該系統資料D1、D2、D3更加穩定並延長其資料的壽命。在另一實施例中,重要資料D1、D2、D3可以為一使用者資料,例如是一圖片、影片或是一文字檔,該圖片可以是JPG格式或GIF格式,該影片可以是AVI格式,而該文字檔可以是微軟的WORD檔案,相同地第一預定資料DA
為一整頁的1,第二預定資料DB
為一整頁的1或0,藉此可讓該系統資料D1、D2、D3更加穩定並延長其資料的壽命。
第5圖為三層單元快閃記憶體的一組配對頁的資料寫入之示意圖。三層單元快閃記憶體的一組配對頁包含一強分頁,一弱分頁,以及一最弱分頁。控制器必須依序將資料寫入強分頁、弱分頁、以及最弱分頁。首先,控制器於強分頁寫入最低有效位元(LSB),該最低有效位元可為位元0或位元1,而寫入最低有效位元後記憶單元中的電位分佈分別為第5圖中的521及522。接著,控制器於弱分頁寫入中間有效位元(CSB)。若該中間有效位元為位元1,則寫入中間有效位元後記憶單元中的電位分佈分別為第5圖中的511及514。由圖中可見電位分佈511及514的中間值之電位差較大,因此當快閃記憶體讀取強分頁所儲存的最低有效位元時可以輕易分辨該最低有效位元為位元0或位元1。因此,當第一預定資料為一整頁的位元1時,可延長強分頁儲存之資料的資料壽命。
接著,控制器於最弱分頁寫入最高有效位元(MSB)。若該最高有效位元為位元1,則寫入最高有效位元後記憶單元中的電位分佈分別為第5圖中的501及508。若該最高有效位元為位元0,則寫入最高有效位元後記憶單元中的電位分佈分別為第5圖中的502及507。由圖中可見電位分佈501及508的中間值之電位差較大,而電位分佈502及507的中間值之電位差亦大,因此當快閃記憶體讀取強分頁所儲存的最低有效位元時可以輕易分辨該最低有效位元為位元0或位元1。因此,無論第二預定資料為一整頁的位元0或位元1,都可延長強分頁儲存之資料的資料壽命。
第6圖為依據本發明的將資料寫入快閃記憶體214之方法600的流程圖。首先,控制器212取得欲寫入至快閃記憶體214的一寫入資料(步驟602)。該寫入資料可係由主機202取得,或是由控制器212自行產生的系統資料。假設控制器212判定該寫入資料為重要資料,必須延長該寫入資料儲存時的資料壽命。因此,控制器212自快閃記憶體214之多個區塊221~22k選取一目標區塊以供儲存該寫入資料(步驟604)。接著,控制器212自該目標區塊的多個頁選取一目標頁(步驟606)。假設快閃記憶體214為三層單元快閃記憶體。接著,控制器212依據一配對頁紀錄表230決定該目標頁為強分頁、弱分頁、或最弱分頁。於一實施例中,配對頁紀錄表230紀錄第1圖中配對頁的資訊,因此,控制器212可依據配對頁紀錄表230辨別一區塊的一特定頁為強分頁、弱分頁、或最弱分頁。
若控制器212判斷該目標頁為強分頁(步驟610),則控制器212指示快閃記憶體214將該寫入資料的一資料頁寫入該目標頁(步驟612)。若控制器212判斷該目標頁為弱分頁(步驟614),則控制器212指示快閃記憶體214將第一預定資料寫入該目標頁(步驟616),其中儲存該第一預定資料的弱分頁可提高對應的強分頁所儲存之寫入資料的資料壽命。於一實施例中,該第一預定資料為一整頁的位元1。若控制器212判斷該目標頁為最弱分頁(步驟614),則控制器212指示快閃記憶體214將第二預定資料頁寫入該目標頁(步驟618),其中儲存該第二預定資料的最弱分頁可提高對應的強分頁所儲存之寫入資料的資料壽命。於一實施例中,該第一預定資料為一整頁的位元1。於另一實施例中,該第一預定資料為一整頁的位元0。接著,控制器212重新由目標區塊選取該目標頁的一後續頁作為新的目標頁(步驟622),並繼續依據步驟608~618對新的目標頁進行資料寫入,直到寫入資料已全被寫入目標區塊的強分頁為止(步驟620)。當快閃記憶體214為一多層單元快閃記憶體時,除了步驟618被略去外,方法600仍可執行,且步驟616中的第一預定資料為一整頁的位元1。
第7圖顯示依據第6圖之方法600將資料寫入快閃記憶體214的一實施例的多個階段。假設控制器212取得一重要資料欲寫入快閃記憶體214的一目標區塊,且該目標區塊包括多個頁P0~P191。該目標區塊的頁P0~P191可被區分為強分頁、弱分頁、以及最弱分頁,其中頁P0~P3以及頁P6~P7為強分頁,頁P4~P5以及頁P8~P9為弱分頁,而頁P10~P11以及頁P16~P17為最弱分頁。首先,控制器212依序選取目標區塊的頁P0~P3為目標頁進行資料寫入,並依序將重要資料的第一資料頁D1
寫入強分頁P0,將重要資料的第二資料頁D2
寫入強分頁P1,將重要資料的第三資料頁D3
寫入強分頁P2,以及將重要資料的第四資料頁D4
寫入強分頁P3,如第7A圖所示。
接著,控制器212選取目標區塊的頁P4~P7為目標頁進行資料寫入。由於頁P4、P5為弱分頁,控制器212依序將第一預定資料DA
寫入弱分頁P4以及P5。由於頁P6、P7為強分頁,控制器212依序將重要資料的第五資料頁D5
寫入強分頁P6,以及將重要資料的第六資料頁D6
寫入強分頁P7,如第7B圖所示。接著,控制器212選取目標區塊的頁P8~P11為目標頁進行資料寫入。由於頁P8、P9為弱分頁,控制器212依序將第一預定資料DA
寫入弱分頁P8以及P9。由於頁P10、P11為最弱分頁,控制器212依序將第二預定資料DB
寫入弱分頁P10以及P11,如第7C圖所示。由於各組配對頁的弱分頁及最弱分頁皆被寫入預定資料,因此可延長各組配對頁的強分頁中儲存的重要資料的資料壽命。
另外,在一實施例中,重要資料D1、D2、D3可以為一系統資料,例如是快閃記憶體214中的損壞區塊的位址及數目,或是一鏈結表資訊,該鏈結表是控制器212存取快閃記憶體214時所需參考的邏輯位址對實體位址的資訊,而第一預定資料DA
為一整頁的1,第二預定資料DB
為一整頁的1或0,藉此可讓該系統資料D1、D2、D3更加穩定並延長其資料的壽命。在另一實施例中,重要資料D1、D2、D3可以為一使用者資料,例如是一圖片、影片或是一文字檔,該圖片可以是JPG格式或GIF格式,該影片可以是AVI格式,而該文字檔可以是微軟的WORD檔案,相同地第一預定資料DA
為一整頁的1,第二預定資料DB
為一整頁的1或0,藉此可讓該系統資料D1、D2、D3更加穩定並延長其資料的壽命。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此項技術者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
202...主機
204...資料儲存裝置
212...控制器
214...快閃記憶體
230...配對頁紀錄表
221、222、…、22k...區塊
221a~22n、222a~222n、…、22ka~22kn...頁
第1圖為一三層單元快閃記憶體的一區塊之多組配對頁的示意圖;
第2圖為依據本發明可延長重要資料之資料壽命的資料儲存裝置的區塊圖;
第3圖為依據本發明的將資料寫入快閃記憶體之方法的流程圖;
第4A圖顯示依據第3圖之方法將資料寫入快閃記憶體的實施例的第一階段;
第4B圖顯示依據第3圖之方法將資料寫入快閃記憶體的實施例的第二階段;
第4C圖顯示依據第3圖之方法將資料寫入快閃記憶體的實施例的第三階段;
第5圖為三層單元快閃記憶體的一組配對頁的資料寫入之示意圖;
第6圖為依據本發明的將資料寫入快閃記憶體之方法的流程圖;
第7A圖顯示依據第6圖之方法將資料寫入快閃記憶體的實施例的第一階段;
第7B圖顯示依據第6圖之方法將資料寫入快閃記憶體的實施例的第二階段;以及
第7C圖顯示依據第6圖之方法將資料寫入快閃記憶體的實施例的第三階段。
Claims (16)
- 一種快閃記憶體之資料寫入方法,包括下列步驟:自該快閃記憶體之多個區塊(block)選取一目標區塊以供儲存一寫入資料;依據一配對頁紀錄表自該目標區塊的多個頁選取一組配對頁(page pair),其中該組配對頁包括一強分頁(strong page)以及一弱分頁(weak page);指示該快閃記憶體將該寫入資料的一資料頁寫入該組配對頁之該強分頁;指示該快閃記憶體將一第一預定資料寫入該組配對頁之該弱分頁,其中儲存該第一預定資料的該弱分頁可提高該強分頁所儲存之資料的資料壽命(data retention);以及重複執行該組配對頁之選擇步驟、該資料頁之寫入步驟、以及該第一預定資料之寫入步驟,直到該寫入資料全部寫入該目標區塊為止。
- 如申請專利範圍第1項所述之資料寫入方法,其中該快閃記憶體為一多層單元(Multi Layer Cell,MLC)快閃記憶體,且該第一預定資料為一整頁的位元1。
- 如申請專利範圍第1項所述之資料寫入方法,其中該快閃記憶體為一三層單元(Triple Layer Cell,TLC)快閃記憶體,該組配對頁除了該強分頁以及該弱分頁外更包括一最弱分頁(very weak page),且該方法更包括:指示該快閃記憶體將一第二預定資料寫入該組配對頁之該最弱分頁,其中儲存該第二預定資料的該最弱分頁可提高該強分頁所儲存之資料的資料壽命(data retention);其中該重複執行步驟更包括重複執行該第二預定資料之寫入步驟。
- 如申請專利範圍第3項所述之資料寫入方法,其中該第一預定資料為一整頁的位元1,且該第二預定資料為一整頁的位元1。
- 如申請專利範圍第3項所述之資料寫入方法,其中該第一預定資料為一整頁的位元1,且該第二預定資料為一整頁的位元0。
- 如申請專利範圍第2項所述之資料寫入方法,其中該資料頁之寫入步驟包括向該快閃記憶體發送一連接頁寫入命令(Joint page programming command)的第一部份碼0x82與0x13及該強分頁的位址,該第一預定資料之寫入步驟包括向該快閃記憶體發送該連接頁寫入命令的第二部份碼0x83與0x13及該弱分頁的位址,且該第二預定資料之寫入步驟包括向該快閃記憶體發送該連接頁寫入命令的第三部份碼0x84與0x13及該最弱分頁的位址。
- 一種快閃記憶體之資料寫入方法,包括下列步驟:自該快閃記憶體之多個區塊(block)選取一目標區塊以供儲存一寫入資料;自該目標區塊的多個頁選取一目標頁;依據一配對頁紀錄表判定該目標頁是否為一強分頁(strong page);當該目標頁為強分頁(strong page)時,指示該快閃記憶體將該寫入資料的一資料頁寫入該目標頁;當該目標頁不為強分頁時,指示該快閃記憶體將一預定資料寫入該目標頁,其中該預定資料係用以延長與該目標頁配對之一強分頁所儲存之資料的資料壽命(data retention);以及重複以該目標頁之一後續頁取代該目標頁並執行該目標頁之判定步驟以及該資料頁之寫入步驟或該預定資料之寫入步驟,直到該寫入資料全部寫入該目標區塊為止。
- 如申請專利範圍第7項所述之資料寫入方法,其中該快閃記憶體為一多層單元(Multi Layer Cell,MLC)快閃記憶體,且該預定資料為一整頁的位元1。
- 如申請專利範圍第7項所述之資料寫入方法,其中該快閃記憶體為一三層單元(Triple Layer Cell,TLC)快閃記憶體,且該預定資料之寫入步驟包括:當該目標頁為一弱分頁(weak page)時,指示該快閃記憶體將一第一預定資料寫入該目標頁;以及當該目標頁為一最弱分頁(very weak page)時,指示該快閃記憶體將一第二預定資料寫入該目標頁。
- 如申請專利範圍第9項所述之資料寫入方法,其中該第一預定資料為一整頁的位元1,且該第二預定資料為一整頁的位元1。
- 如申請專利範圍第9項所述之資料寫入方法,其中該第一預定資料為一整頁的位元1,且該第二預定資料為一整頁的位元0。
- 一種資料儲存裝置,包括:一快閃記憶體,包括多個區塊(block),其中每一該區塊包含多組配對頁,每一組配對頁更包含一強分頁及對應的一弱分頁;以及一控制器,電連接至該快閃記憶體,其中該快閃記憶體的一第一區塊中的該強分頁儲存一系統資料或一使用者資料,而對應之該弱分頁儲存一第一預定資料,藉此該第一預定資料的該弱分頁可提高對應之該強分頁所儲存之該系統資料或該使用者資料的資料壽命(data retention)。
- 如申請專利範圍第12項所述之資料儲存裝置,其中該快閃記憶體為一多層單元(Multi Layer Cell,MLC)快閃記憶體,且該第一預定資料為一整頁的位元1。
- 如申請專利範圍第12項所述之資料儲存裝置,其中該快閃記憶體為一三層單元(Triple Layer Cell,TLC)快閃記憶體,該組配對頁更包括一最弱分頁(very weak page),其中該最弱分頁儲存一第二預定資料,藉此該第二預定資料的該最弱分頁可提高對應之該強分頁所儲存之該系統資料或該使用者資料的資料壽命。
- 如申請專利範圍第14項所述之資料儲存裝置,其中該第一預定資料為一整頁的位元1,且該第二預定資料為一整頁的位元1。
- 如申請專利範圍第14項所述之資料儲存裝置,其中該第一預定資料為一整頁的位元1,且該第二預定資料為一整頁的位元0。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99114905A TWI436363B (zh) | 2010-05-11 | 2010-05-11 | 資料儲存裝置以及快閃記憶體之資料寫入方法 |
US13/084,147 US8634243B2 (en) | 2010-05-11 | 2011-04-11 | Data writing method and data storage device |
US14/105,851 US9082491B2 (en) | 2010-05-11 | 2013-12-13 | Data writing method and data storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99114905A TWI436363B (zh) | 2010-05-11 | 2010-05-11 | 資料儲存裝置以及快閃記憶體之資料寫入方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201140587A TW201140587A (en) | 2011-11-16 |
TWI436363B true TWI436363B (zh) | 2014-05-01 |
Family
ID=44911653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW99114905A TWI436363B (zh) | 2010-05-11 | 2010-05-11 | 資料儲存裝置以及快閃記憶體之資料寫入方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8634243B2 (zh) |
TW (1) | TWI436363B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2003219478A1 (en) * | 2002-03-11 | 2003-09-22 | Moshe Hazan | High rise building escape shoot |
TWI436363B (zh) * | 2010-05-11 | 2014-05-01 | Silicon Motion Inc | 資料儲存裝置以及快閃記憶體之資料寫入方法 |
TWI470432B (zh) * | 2011-11-21 | 2015-01-21 | Mstar Semiconductor Inc | 電子系統及其快閃記憶體管理方法 |
CN110175088B (zh) * | 2013-08-23 | 2022-11-11 | 慧荣科技股份有限公司 | 存取快闪存储器中储存单元的方法以及使用该方法的装置 |
CN107341071A (zh) * | 2013-08-23 | 2017-11-10 | 慧荣科技股份有限公司 | 存取快闪存储器中储存单元的方法以及使用该方法的装置 |
TWI566249B (zh) * | 2014-11-21 | 2017-01-11 | 慧榮科技股份有限公司 | 快閃記憶體的資料寫入方法與其控制裝置 |
TWI631456B (zh) * | 2016-10-07 | 2018-08-01 | 慧榮科技股份有限公司 | 資料儲存裝置及資料維護方法 |
CN110874184B (zh) * | 2018-09-03 | 2023-08-22 | 合肥沛睿微电子股份有限公司 | 快闪记忆体控制器及相关电子装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100771882B1 (ko) | 2006-09-06 | 2007-11-01 | 삼성전자주식회사 | 멀티-레벨 불휘발성 메모리 장치의 프로그램 방법 |
ITTO20060931A1 (it) | 2006-12-29 | 2008-06-30 | Intel Corp | Sistemi e metodi per ridurre l'interferenza fra celle di memoria |
US7697325B2 (en) | 2007-09-24 | 2010-04-13 | Sandisk Corporation | Non-volatile memory cell endurance using data encoding |
US8074012B2 (en) * | 2008-07-02 | 2011-12-06 | Silicon Motion, Inc. | Flash memory apparatus and method for securing a flash memory from data damage |
JP5172555B2 (ja) * | 2008-09-08 | 2013-03-27 | 株式会社東芝 | 半導体記憶装置 |
TWI403906B (zh) * | 2008-09-17 | 2013-08-01 | Silicon Motion Inc | 快閃記憶裝置及其運作方法 |
US8037122B2 (en) | 2008-09-19 | 2011-10-11 | Oracle International Corporation | Processing of service-oriented tasks within a grid computing environment |
TWI436363B (zh) * | 2010-05-11 | 2014-05-01 | Silicon Motion Inc | 資料儲存裝置以及快閃記憶體之資料寫入方法 |
TWI462104B (zh) * | 2010-08-04 | 2014-11-21 | Silicon Motion Inc | 資料寫入方法及資料儲存裝置 |
-
2010
- 2010-05-11 TW TW99114905A patent/TWI436363B/zh active
-
2011
- 2011-04-11 US US13/084,147 patent/US8634243B2/en active Active
-
2013
- 2013-12-13 US US14/105,851 patent/US9082491B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20110280074A1 (en) | 2011-11-17 |
US20140112069A1 (en) | 2014-04-24 |
US8634243B2 (en) | 2014-01-21 |
US9082491B2 (en) | 2015-07-14 |
TW201140587A (en) | 2011-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI436363B (zh) | 資料儲存裝置以及快閃記憶體之資料寫入方法 | |
US9317418B2 (en) | Non-volatile memory storage apparatus, memory controller and data storing method | |
US9086954B2 (en) | Data storing method, memory controller and memory storage apparatus | |
US9201785B2 (en) | Data writing method, memory controller and memory storage apparatus | |
US9880742B2 (en) | Valid data merging method, memory controller and memory storage apparatus | |
US9176865B2 (en) | Data writing method, memory controller, and memory storage device | |
US8352673B2 (en) | Data writing method for a flash memory, and flash memory controller and flash memory storage system using the same | |
US9383929B2 (en) | Data storing method and memory controller and memory storage device using the same | |
US8819387B2 (en) | Memory storage device, memory controller, and method for identifying valid data | |
US20140013030A1 (en) | Memory storage device, memory controller thereof, and method for writing data thereof | |
US9378130B2 (en) | Data writing method, and memory controller and memory storage apparatus using the same | |
TWI419169B (zh) | 用於快閃記憶體的資料存取方法及其儲存系統與控制器 | |
US9009442B2 (en) | Data writing method, memory controller and memory storage apparatus | |
US20120297115A1 (en) | Program code loading and accessing method, memory controller, and memory storage apparatus | |
US20150186058A1 (en) | Data storing method, memory control circuit unit and memory storage apparatus | |
US8762685B2 (en) | Data writing method, memory controller and memory storage apparatus | |
US20140089566A1 (en) | Data storing method, and memory controller and memory storage apparatus using the same | |
US10289334B2 (en) | Valid data merging method, memory controller and memory storage apparatus | |
US8738847B2 (en) | Data writing method, and memory controller and memory storage apparatus using the same | |
US8832358B2 (en) | Data writing method, memory controller and memory storage apparatus | |
US9830077B2 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
US10942858B2 (en) | Data storage devices and data processing methods | |
US20150205715A1 (en) | Data protecting method, memory storage apparatus and memory control circuit unit |