TWI403906B - 快閃記憶裝置及其運作方法 - Google Patents
快閃記憶裝置及其運作方法 Download PDFInfo
- Publication number
- TWI403906B TWI403906B TW098125798A TW98125798A TWI403906B TW I403906 B TWI403906 B TW I403906B TW 098125798 A TW098125798 A TW 098125798A TW 98125798 A TW98125798 A TW 98125798A TW I403906 B TWI403906 B TW I403906B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- flash memory
- written
- blocks
- level cell
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7202—Allocation control and policies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5641—Multilevel memory having cells with different number of storage levels
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
本發明係有關於快閃記憶體裝置,特別是有關於多層單元(multi-level cell,MLC)快閃記憶體裝置。
NAND型快閃記憶體可分為單層單元(single-level cell,SLC)快閃記憶體與多層單元(multi-level cell,MLC)快閃記憶體。單層單元快閃記憶體的一個記憶單元僅能儲存一位元的資料。多層單元快閃記憶體的一個記憶單元則能儲存多個位元的資料。因此,當具有相同數目的記憶單元時,多層單元快閃記憶體較單層單元快閃記憶體具有較多的資料儲存量。因此,相較於同樣容量的單層單元快閃記憶體,多層單元快閃記憶體具有較低的生產成本。
多層單元快閃記憶體包含多個區塊(block),每個區塊包括多個分頁(page)以供儲存資料。多層單元快閃記憶體的分頁又可再區分為弱分頁(weak page)與強分頁(strong page)。弱分頁具有較低的可寫入次數(data endurance)、可讀出次數(data retention),以及較慢的資料存取速度。強分頁具有較高的可寫入次數、可讀出次數,以及較快的資料存取速度。由於多層單元快閃記憶體的弱分頁數目與強分頁數目相同,因此平均而言,單層單元快閃記憶體的分頁較多層單元快閃記憶體的分頁具有較高的可寫入次數、可讀出次數,以及較快的資料存取速度。
主機使用的資料可大致區分為系統資料與使用者資料。系統資料具有較高的重要性,因此需要較一般的使用者資料為高的資料儲存穩定性以及較快的資料存取速度。而使用者資料需要較大的資料儲存空間。為了配合兩種資料的需求,習知的快閃記憶體裝置同時需要具有兩種不同型式的快閃記憶體。第1圖顯示習知的快閃記憶裝置104的區塊圖。快閃記憶裝置104包括控制器112、快閃記憶體114、及快閃記憶體116。快閃記憶體114為具較高的資料儲存穩定性及較快資料存取速度的NOR型快閃記憶體或單層單元快閃記憶體。快閃記憶體116為具較大的資料容量的多層單元快閃記憶體。
然而,由於習知的快閃記憶體裝置104具有兩種不同型式的快閃記憶體114及116,因此具有較高的線路設計複雜度。舉例來說,快閃記憶體114及116可能需要不同的資料匯流排及晶片致能線路。較高的線路設計複雜度會增加快閃記憶裝置104的生產成本。此外,控制器112對快閃記憶體114及116的存取方式也較為複雜。因此,需要一種快閃記憶體裝置,僅包括單一的快閃記憶體,卻能同時運用兩種不同性質的資料儲存區。
有鑑於此,本發明之目的在於提供一種快閃記憶裝置,以解決習知技術存在之問題。於一實施例中,該快閃記憶裝置耦接至一主機,包括一多層單元(multi-level cell,MLC)快閃記憶體以及一控制器。該多層單元快閃記憶體包括一加速區(Turbo area)及一正常區,該加速區包括多個第一區塊(block),該正常區包括多個第二區塊,且每一該等第一區塊及每一該等第二區塊皆包括多個分頁(page),其中該等分頁被區分為具有高資料讀寫次數(data endurance)的強分頁(strong page)與具有低資料讀寫次數弱分頁(weak page)。該控制器自該主機接收欲寫入該快閃記憶裝置的一寫入資料,判斷是否該寫入資料為重要資料,當該寫入資料為重要資料時將該寫入資料寫入該加速區的該等第一區塊的強分頁,以及當該寫入資料不為重要資料時將該寫入資料寫入該正常區的該等第二區塊的分頁。
本發明提供一種快閃記憶裝置的運作方法。於一實施例中,該快閃記憶裝置耦接至一主機。首先,區分一多層單元(multi-level cell,MLC)快閃記憶體的多個區塊(block)為一加速區(Turbo area)所包括的多個第一區塊及一正常區所包括多個第二區塊,其中每一該等第一區塊及每一該等第二區塊皆包括多個分頁(page),且該等分頁被區分為具有高資料讀寫次數(data endurance)的強分頁(strong page)與具有低資料讀寫次數弱分頁(weak page)。接著,自該主機接收欲寫入該快閃記憶裝置的一寫入資料。接著,判斷是否該寫入資料為重要資料。當該寫入資料為重要資料時,將該寫入資料寫入該加速區的該等第一區塊的強分頁。當該寫入資料不為重要資料時,將該寫入資料寫入該正常區的該等第二區塊的分頁。
本發明提供一種快閃記憶裝置。於一實施例中,該快閃記憶裝置耦接至一主機,包括多個多層單元(multi-level cell,MLC)快閃記憶體以及一控制器。每一該等多層單元快閃記憶體包括一加速區(Turbo area)及一正常區,該等加速區及該等正常區均包括多個區塊(block),每一該等區塊皆包括多個分頁(page),其中該等分頁被區分為具有高資料讀寫次數(data endurance)的強分頁(strong page)與具有低資料讀寫次數弱分頁(weak page)。該控制器自該主機接收欲寫入該快閃記憶裝置的一寫入資料,判斷是否該寫入資料為重要資料,當該寫入資料為重要資料時將該寫入資料寫入該等多層單元快閃記憶體的該等加速區的相同次序之區塊的強分頁,以及當該寫入資料不為重要資料時將該寫入資料寫入該等多層單元快閃記憶體的該等正常區的相同次序之區塊的分頁。
本發明更提供一種快閃記憶裝置。於一實施例中,該快閃記憶裝置耦接至一主機,包括一加速(Turbo)多層單元(multi-level cell,MLC)快閃記憶體、一多層單元快閃記憶體、以及一控制器。該加速多層單元快閃記憶體包括多個第一區塊(block),且每一該等第一區塊包括多個分頁(page),其中該等第一區塊之該等分頁被區分為具有高資料讀寫次數(data endurance)的強分頁(strong page)與具有低資料讀寫次數弱分頁(weak page)。該多層單元快閃記憶體包括多個第二區塊,且每一該等第二區塊皆包括多個分頁。該控制器自該主機接收欲寫入該快閃記憶裝置的一寫入資料,判斷是否該寫入資料為重要資料,當該寫入資料為重要資料時將該寫入資料寫入該加速多層單元快閃記憶體的該等第一區塊的強分頁,以及當該寫入資料不為重要資料時將該寫入資料寫入該多層單元快閃記憶體的該等第二區塊的分頁。
為了讓本發明之上述和其他目的、特徵、和優點能更明顯易懂,下文特舉數較佳實施例,並配合所附圖示,作詳細說明如下:
第2圖為依據本發明之快閃記憶裝置204的區塊圖。快閃記憶裝置204耦接至主機202,並為主機202儲存資料。於一實施例中,快閃記憶裝置204包括一控制器212及一多層單元(multi-level cell,MLC)快閃記憶體214。多層單元快閃記憶體214包括多個區塊(block),該等區塊被區分為兩群區塊,分別為加速區222及正常區224。加速區222包括區塊231、232、…、23M,而正常區224包括區塊251、252、…、25N。無論是加速區222的區塊231~23M或是正常區224的區塊251~25N皆包括多個分頁(page)用以儲存資料。
多層單元快閃記憶體214所包括的區塊231~23M及251~25N所包括的分頁可被區分為強分頁(strong page)及弱分頁(weak page)。第3圖為依據本發明之一區塊300所包括的強分頁與弱分頁的示意圖。區塊300包括分頁0開始的多個分頁,而該等分頁的半數為強分頁且半數為弱分頁。於一實施例中,分頁0、分頁1、分頁2、分頁3、分頁6、分頁7、分頁10、分頁11等為強分頁,因此分別被標示為S0、S1、S2、S3、S4、S5、S6、及S7等等。分頁4、分頁5、分頁8、分頁9、分頁12、分頁13等為弱分頁,因此分別被標示為W0、W1、W2、W3、W4、W5等等。強分頁具有較高的可寫入次數(data endurance)、可讀出次數(data retention),以及較快的資料存取速度。弱分頁具有較低的可寫入次數、可讀出次數,以及較慢的資料存取速度。於一實施例中,控制器212依據一分頁對應表以決定其所存取的多層單元快閃記憶體214之區塊的分頁為強分頁或弱分頁。
為了提升加速區222的區塊所儲存的資料之資料存取速度,並提高加速區222的區快之可寫入次數及可讀出次數,控制器212僅使用加速區222的區塊的強分頁以儲存資料。由於強分頁具有較高的可寫入次數、可讀出次數、以及較快的資料存取速度,因此加速區222的效能可顯著提升。於一實施例中,加速區222的可寫入次數可被提升5倍以上,而可讀出次數可被提升5倍~10倍。當然,由於控制器212僅使用加速區222的區塊的強分頁以儲存資料,而未利用加速區222的區塊的弱分頁,因此控制器212所使用的加速區222的區塊之資料容量較原本減半。
反之,當控制器212使用正常區224時,均等地使用正常區222的區塊的強分頁及弱分頁以儲存資料,以維持正常區224的資料容量。因此,多層單元快閃記憶體214便同時包括具有較高資料存取速度之加速區222的區塊231~23M以及具有較大資料容量之正常區224的區塊251~25N。於一實施例中,為了避免加速區222的區塊222~23M與正常區224的區塊251~25N互相干擾,因此控制器212對加速區222所包括的區塊231~23M獨立進行磨損平均(wear-leveling),並對正常區224所包括的區塊251~25N獨立進行磨損平均。同時,控制器212以不同的位址鏈結表以分別紀錄加速區222之區塊231~23M與正常區224之區塊251~25N之實體位址與邏輯位址的對應關係,以進行邏輯位址與實體位址之轉換。
第4圖為依據本發明之將資料寫入多層單元快閃記憶體214之方法400的流程圖。控制器212首先自主機202接收欲寫入快閃記憶裝置204之一寫入資料(步驟402)。控制器212接著判斷該寫入資料是否為重要資料(步驟404),以決定要將該寫入資料寫入多層單元快閃記憶體214之加速區214的區塊231~23M或正常區224的區塊251~25N。於一實施例中,重要資料可為主機202的系統資料,而當該寫入資料為使用者資料時,該寫入資料不為重要資料。於一實施例中,主機212使用的邏輯位址範圍依據一界限值被區分為一第一邏輯位址範圍與一第二邏輯位址範圍。邏輯位址位於第一邏輯位址範圍的資料會被控制器212認為係重要的系統資料。
例如,假設主機212所運用的邏輯位址範圍為0~4095,而界限值被設定為1024,則第一邏輯位址範圍包括0~1023的邏輯位址,而第二邏輯位址範圍包括1024~4095的邏輯位址。此時,控制器212依據自主機202所接收的該寫入資料的邏輯位址與該界限值的相對大小以判斷是否該寫入資料為重要資料。於一實施例中,若該寫入資料的邏輯位址小於該界限值時,則該寫入資料的邏輯位址位於第一邏輯位址範圍,而控制器212判斷該寫入資料為重要資料。
接著,控制器212依該寫入資料是否為重要資料而決定要將該資料寫入多層單元快閃記憶體214的加速區222或正常區224。當控制器212決定該寫入資料為重要資料時,控制器212自多層單元快閃記憶體214的加速區222取得一區塊(步驟406),並將該寫入資料寫入加速區222的該區塊的多個強分頁(步驟408)。於一實施例中,控制器211自加速區的區塊231~23M中選取一目標區塊,自該目標區塊中選取多個目標分頁,判斷是否該等目標分頁為強分頁,以及當該等目標分頁為強分頁時將該寫入資料寫入該等目標分頁。當控制器212決定該寫入資料不為重要資料時,控制器212自多層單元快閃記憶體214的正常區224取得一區塊(步驟412),並將該寫入資料寫入正常區224的該區塊的分頁(步驟414),而不區分該被寫入分頁為弱分頁或強分頁。
第5圖為依據本發明之交錯式(interleaving)快閃記憶裝置500之區塊圖。於一實施例中,快閃記憶裝置500包括一控制器501以及兩多層單元快閃記憶體502、504。控制器501與多層單元快閃記憶體502、504之間耦接一資料匯流排。與第2圖之多層單元快閃記憶體214相同,多層單元快閃記憶體502包括加速區520及正常區530,而多層單元快閃記憶體504包括加速區540及正常區550。加速區520所包含的區塊521~52M與加速區540所包含的相同次序的區塊541~54M具相對應的關係。同樣的,正常區530所包含的區塊531~53N與正常區550所包含的相同次序的區塊551~55N具相對應的關係。控制器501僅使用加速區520與540的區塊之強分頁以存取資料,而控制器501使用正常區530與550的區塊之所有分頁以存取資料。
控制器501可分別藉晶片致能信號CE1與CE2以分別致能多層單元快閃記憶體502、504。當控制器501自一主機接收一寫入資料,控制器501如方法400般判斷是否該寫入資料為重要資料。當寫入資料為重要資料時,控制器501將寫入資料寫入多層單元快閃記憶體502及504的加速區520及540的次序相對應的區塊的對應分頁,而當寫入資料不為重要資料時,控制器501將寫入資料寫入多層單元快閃記憶體502及504的正常區520及540的次序相對應的區塊的對應分頁。由於只有一個資料匯流排以傳送寫入資料,控制器501以交錯的方式輪流致能多層單元快閃記憶體502、504,以將寫入資料寫入多層單元快閃記憶體502及504的的次序相對應的區塊的對應分頁。
於一實施例中,控制器501將寫入資料之奇數區段(sector)寫入多層單元快閃記憶體502的加速區520的第X區塊第Y強分頁,且該控制器501接著將寫入資料之偶數區段寫入多層單元快閃記憶體504的加速區540的第X區塊第Y強分頁。於另一實施例中,控制器501將寫入資料之奇數位元組(byte)寫入多層單元快閃記憶體502的加速區520的第X區塊第Y強分頁,且該控制器501接著將寫入資料之偶數位元組寫入多層單元快閃記憶體504的加速區540的第X區塊第Y強分頁。此外,為了避免加速區520的區塊521~52M及加速區540的區塊541~54M與正常區530的區塊531~53N及正常區550的區塊551~55N互相干擾,因此控制器501對加速區520的區塊521~52M及加速區540的區塊541~54M獨立進行磨損平均(wear-leveling),並對正常區530的區塊531~53N及正常區550的區塊551~55N獨立進行磨損平均。
第6圖為依據本發明之多頻道(multi-channel)快閃記憶裝置600之區塊圖。於一實施例中,快閃記憶裝置600包括一控制器601以及兩多層單元快閃記憶體602、604。控制器601與多層單元快閃記憶體602、604之間分別耦接資料匯流排D1、D2。與第2圖之多層單元快閃記憶體214相同,多層單元快閃記憶體602包括加速區620及正常區630,而多層單元快閃記憶體604包括加速區640及正常區650。加速區620所包含的區塊621~62M與加速區620所包含的相同次序的區塊641~64M具相對應的關係。同樣的,正常區630所包含的區塊631~63N與正常區650所包含的相同次序的區塊651~65N具相對應的關係。控制器601僅使用加速區620與640的區塊之強分頁以存取資料,而控制器601使用正常區630與650的區塊之所有分頁以存取資料。
控制器601可分別藉資料匯流排D1與D2以分別將寫入資料傳送至多層單元快閃記憶體602、604。當控制器601自一主機接收一寫入資料,控制器601如方法400般判斷是否該寫入資料為重要資料。當寫入資料為重要資料時,控制器601將寫入資料寫入多層單元快閃記憶體602及604的加速區620及640的次序相對應的區塊的對應分頁,而當寫入資料不為重要資料時,控制器601將寫入資料寫入多層單元快閃記憶體602及604的正常區620及640的次序相對應的區塊的對應分頁。控制器601以交錯的方式輪流傳送部份寫入資料至多層單元快閃記憶體602、604,以將寫入資料寫入多層單元快閃記憶體602及604的的次序相對應的區塊的對應分頁。
於一實施例中,控制器601將寫入資料之奇數區段(sector)寫入多層單元快閃記憶體602的加速區620的第X區塊第Y強分頁,且該控制器601接著將寫入資料之偶數區段寫入多層單元快閃記憶體604的加速區640的第X區塊第Y強分頁。於另一實施例中,控制器601將寫入資料之奇數位元組(byte)寫入多層單元快閃記憶體602的加速區620的第X區塊第Y強分頁,且該控制器601接著將寫入資料之偶數位元組寫入多層單元快閃記憶體604的加速區640的第X區塊第Y強分頁。此外,為了避免加速區620的區塊621~62M及加速區640的區塊641~64M與正常區630的區塊631~63N及正常區650的區塊651~65N互相干擾,因此控制器601對加速區620的區塊621~52M及加速區640的區塊641~64M獨立進行磨損平均(wear-leveling),並對正常區630的區塊631~63N及正常區650的區塊651~65N獨立進行磨損平均。
第7圖為依據本發明之多頻道(multi-channel)兼交錯式(interleaving)快閃記憶裝置700之區塊圖。於一實施例中,快閃記憶裝置700包括一控制器701,兩個加速多層單元快閃記憶體720、740,以及兩個多層單元快閃記憶體730、750。控制器701與多層單元快閃記憶體720、730之間耦接資料匯流排D1,而控制器701與多層單元快閃記憶體740、750之間耦接資料匯流排D2。加速多層單元快閃記憶體720所包含的區塊721~72M與加速多層單元快閃記憶體740所包含的相同次序的區塊741~74M具相對應的關係。同樣的,多層單元快閃記憶體730所包含的區塊731~73N與多層單元快閃記憶體750所包含的相同次序的區塊751~75N具相對應的關係。控制器701僅使用加速多層單元快閃記憶體720、740的區塊之強分頁以存取資料,而控制器701使用多層單元快閃記憶體730、750的區塊之所有分頁以存取資料。
控制器701可藉晶片致能信號CE1以致能多層單元快閃記憶體720、740,並藉晶片致能信號CE2以致能多層單元快閃記憶體730、750。當晶片致能信號CE1被致能時,控制器701可藉資料匯流排D1將寫入資料傳送至加速多層單元快閃記憶體720;當晶片致能信號CE2被致能時,控制器701可藉資料匯流排D2將寫入資料傳送至加速多層單元快閃記憶體740。當晶片致能信號CE1被致能時,控制器701可藉資料匯流排D1將寫入資料傳送至多層單元快閃記憶體730;當晶片致能信號CE2被致能時,控制器701可藉資料匯流排D2將寫入資料傳送至多層單元快閃記憶體750。當控制器701自一主機接收一寫入資料,控制器701如方法400般判斷是否該寫入資料為重要資料。當寫入資料為重要資料時,控制器701將寫入資料寫入加速多層單元快閃記憶體720及740的次序相對應的區塊的對應分頁,而當寫入資料不為重要資料時,控制器701將寫入資料寫入多層單元快閃記憶體730及750的次序相對應的區塊的對應分頁。
於一實施例中,控制器701將寫入資料之奇數區段(sector)寫入加速多層單元快閃記憶體720的第X區塊第Y強分頁,且該控制器701接著將寫入資料之偶數區段寫入加速多層單元快閃記憶體740的第X區塊第Y強分頁。於另一實施例中,控制器701將寫入資料之奇數位元組(byte)寫入加速多層單元快閃記憶體720的第X區塊第Y強分頁,且該控制器701接著將寫入資料之偶數位元組寫入加速多層單元快閃記憶體740的第X區塊第Y強分頁。此外,為了避免快閃記憶體720的區塊721~72M及快閃記憶體740的區塊741~74M與快閃記憶體730的區塊731~73N及快閃記憶體750的區塊751~75N互相干擾,因此控制器701對快閃記憶體720的區塊721~72M及快閃記憶體740的區塊741~74M獨立進行磨損平均(wear-leveling),並對快閃記憶體730的區塊731~73N及快閃記憶體750的區塊751~75N獨立進行磨損平均。
第2圖之快閃記憶裝置204係將一多層單元快閃記憶體214的多個區塊區分為加速區222及224,而控制器212僅使用加速區222之區塊231~23M的強分頁以存儲資料,藉此提高加速區222之資料存取速度,從而顯著提升加速區222的效能。當快閃記憶裝置同時具有兩個以上的多層單元快閃記憶體時,控制器亦可僅單一多層單元快閃記憶體之區塊的強分頁以存儲資料,而提升該多層單元快閃記憶體的效能。第8圖為依據本發明之快閃記憶裝置804的區塊圖。於一實施例中,快閃記憶裝置804包括控制器812、加速多層單元快閃記憶體822、以及多層單元快閃記憶體824。控制器812僅使用加速多層單元快閃記憶體822之區塊831~83M的強分頁以存儲資料,藉此提高加速多層單元快閃記憶體822之資料存取速度,從而顯著提升加速多層單元快閃記憶體822的效能。反之,控制器812使用多層單元快閃記憶體824之區塊851~85N的所有分頁以存儲資料,藉此提高多層單元快閃記憶體824之資料存儲容量。因此,快閃記憶裝置804仍可如第2圖之快閃記憶裝置204般,同時具有兩種不同性質的多層單元快閃記憶體822、824之優點。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此項技術者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
102...主機
104...快閃記憶裝置
112...控制器
114...NOR型/單層單元快閃記憶體
116...多層單元快閃記憶體
202...主機
204...快閃記憶裝置
212...控制器
214...多層單元快閃記憶體
222...加速區
224...正常區
231、232、23M、251、252、25N...區塊
501...控制器
502,504...多層單元快閃記憶體
520,540...加速區
530,550...正常區
521-52M,531-53N,541-54M,551-55N...區塊
601...控制器
602,604...多層單元快閃記憶體
620,640...加速區
630,650...正常區
621-62M,631-63N,641-64M,651-65N...區塊
701...控制器
702,704...加速多層單元快閃記憶體
706,708...多層單元快閃記憶體
721-72M,741-74M,761-76N,781-78M...區塊
802...主機
804...快閃記憶裝置
812...控制器
822...加速多層單元快閃記憶體
824...多層單元快閃記憶體
831、832、83M、851、852、85N...區塊
第1圖為習知的快閃記憶裝置的區塊圖;
第2圖為依據本發明之快閃記憶裝置之一實施例的區塊圖;
第3圖為依據本發明之一區塊所包括的強分頁與弱分頁的示意圖;
第4圖為依據本發明之將資料寫入多層單元快閃記憶體之方法的流程圖;
第5圖為依據本發明之交錯式(interleaving)快閃記憶裝置之區塊圖;
第6圖為依據本發明之多頻道(multi-channel)快閃記憶裝置之區塊圖;
第7圖為依據本發明之多頻道(multi-channel)兼交錯式(interleaving)快閃記憶裝置700之區塊圖;以及
第8圖為依據本發明之快閃記憶裝置之一實施例的區塊圖。
202...主機
204...快閃記憶裝置
212...控制器
214...多層單元快閃記憶體
222...加速區
224...正常區
231、232、23M、251、252、25N...區塊
Claims (28)
- 一種快閃記憶裝置,耦接至一主機,包括:一多層單元快閃記憶體,包括一加速區及一正常區,該加速區包括多個第一區塊,該正常區包括多個第二區塊,且每一該等第一區塊及每一該等第二區塊皆包括多個分頁,其中該等分頁被區分為具有高資料讀寫次數的強分頁與具有低資料讀寫次數弱分頁;以及一控制器,自該主機接收欲寫入該快閃記憶裝置的一寫入資料,判斷是否該寫入資料為重要資料,當該寫入資料為重要資料時將該寫入資料寫入該加速區的該等第一區塊的強分頁,以及當該寫入資料不為重要資料時將該寫入資料寫入該正常區的該等第二區塊的分頁。
- 如申請專利範圍第1項所述之快閃記憶裝置,其中該主機使用的邏輯位址範圍依據一界限值被區分為一第一邏輯位址範圍與一第二邏輯位址範圍,而該控制器自該主機接收該寫入資料的一邏輯位址,並比較該邏輯位址與該界限值的大小以判斷是否該寫入資料為重要資料。
- 如申請專利範圍第2項所述之快閃記憶裝置,其中當該邏輯位址小於該界限值時,該控制器判斷該寫入資料為重要資料。
- 如申請專利範圍第2項所述之快閃記憶裝置,其中該控制器維護一第一位址鏈結表以紀錄該加速區之該等第一區塊之實體位址與該第一邏輯區間之邏輯位址的對應關係,而該控制器維護一第二位址鏈結表以紀錄該正常區之該等第二區塊之實體位址與該第二邏輯區間之邏輯位址的對應關係。
- 如申請專利範圍第1項所述之快閃記憶裝置,其中該控制器對該加速區所包括的該等第一區塊獨立進行磨損平均(wear-leveling),而該控制器對該正常區所包括的該等第二區塊獨立進行磨損平均。
- 如申請專利範圍第1項所述之快閃記憶裝置,其中當該寫入資料為重要資料時,該控制器自該等第一區塊中選取一目標區塊,自該目標區塊中選取多個目標分頁,判斷是否該等目標分頁為強分頁,以及當該等目標分頁為強分頁時將該寫入資料寫入該等目標分頁。
- 如申請專利範圍第1項所述之快閃記憶裝置,其中當該寫入資料為該主機的系統資料時,該寫入資料為重要資料;而當該寫入資料為使用者資料時,該寫入資料不為重要資料。
- 一種快閃記憶裝置的運作方法,其中該快閃記憶裝置耦接至一主機,該方法包括:區分一多層單元快閃記憶體的多個區塊為一加速區所包括的多個第一區塊及一正常區所包括多個第二區塊,其中每一該等第一區塊及每一該等第二區塊皆包括多個分頁,且該等分頁被區分為具有高資料讀寫次數的強分頁與具有低資料讀寫次數弱分頁;自該主機接收欲寫入該快閃記憶裝置的一寫入資料;判斷是否該寫入資料為重要資料;當該寫入資料為重要資料時,將該寫入資料寫入該加速區的該等第一區塊的強分頁;以及當該寫入資料不為重要資料時,將該寫入資料寫入該正常區的該等第二區塊的分頁。
- 如申請專利範圍第8項所述之快閃記憶裝置的運作方法,其中該方法更包括依據一界限值區分該主機使用的邏輯位址範圍為一第一邏輯位址範圍與一第二邏輯位址範圍,而判斷該寫入資料是否為重要資料之步驟更包括:自該主機接收該寫入資料的一邏輯位址;以及比較該邏輯位址與該界限值的大小以判斷是否該寫入資料為重要資料。
- 如申請專利範圍第9項所述之快閃記憶裝置的運作方法,其中當該邏輯位址小於該界限值時,該控制器判斷該寫入資料為重要資料。
- 如申請專利範圍第9項所述之快閃記憶裝置的運作方法,其中該方法更包括:維護一第一位址鏈結表以紀錄該加速區之該等第一區塊之實體位址與該第一邏輯區間之邏輯位址的對應關係;以及維護一第二位址鏈結表以紀錄該正常區之該等第二區塊之實體位址與該第二邏輯區間之邏輯位址的對應關係。
- 如申請專利範圍第8項所述之快閃記憶裝置的運作方法,其中該方法更包括:對該加速區所包括的該等第一區塊獨立進行磨損平均(wear-leveling);以及對該正常區所包括的該等第二區塊獨立進行磨損平均。
- 如申請專利範圍第8項所述之快閃記憶裝置的運作方法,其中當該寫入資料為重要資料時,將該寫入資料寫入該加速區的該等第一區塊的強分頁之步驟包括:自該等第一區塊中選取一目標區塊;自該目標區塊中選取多個目標分頁;判斷是否該等目標分頁為強分頁;以及當該等目標分頁為強分頁時,將該寫入資料寫入該等目標分頁。
- 如申請專利範圍第8項所述之快閃記憶裝置的運作方法,其中當該寫入資料為該主機的系統資料時,該寫入資料為重要資料;而當該寫入資料為使用者資料時,該寫入資料不為重要資料。
- 一種快閃記憶裝置,耦接至一主機,包括:多個多層單元快閃記憶體,每一該等多層單元快閃記憶體包括一加速區及一正常區,該等加速區及該等正常區均包括多個區塊,每一該等區塊皆包括多個分頁,其中該等分頁被區分為具有高資料讀寫次數的強分頁與具有低資料讀寫次數弱分頁;以及一控制器,自該主機接收欲寫入該快閃記憶裝置的一寫入資料,判斷是否該寫入資料為重要資料,當該寫入資料為重要資料時將該寫入資料寫入該等多層單元快閃記憶體的該等加速區的相同次序之區塊的強分頁,以及當該寫入資料不為重要資料時將該寫入資料寫入該等多層單元快閃記憶體的該等正常區的相同次序之區塊的分頁。
- 如申請專利範圍第15項所述之快閃記憶裝置,其中該等多層單元快閃記憶體包括一第一多層單元快閃記憶體及一第二多層單元快閃記憶體,且當該寫入資料為重要資料時,該控制器將該寫入資料之奇數區段寫入該第一多層單元快閃記憶體的加速區的一第一強分頁,且該控制器將該寫入資料之偶數區段寫入該第二多層單元快閃記憶體的加速區的一第二強分頁,其中該第一強分頁與該第二強分頁於該第一多層單元快閃記憶體及該第二多層單元快閃記憶體的該等加速區具有相同的次序。
- 如申請專利範圍第15項所述之快閃記憶裝置,其中該等多層單元快閃記憶體包括一第一多層單元快閃記憶體及一第二多層單元快閃記憶體,且當該寫入資料為重要資料時,該控制器將該寫入資料之奇數位元組寫入該第一多層單元快閃記憶體的加速區的一第一強分頁,且該控制器將該寫入資料之偶數位元組寫入該第二多層單元快閃記憶體的加速區的一第二強分頁,其中該第一強分頁與該第二強分頁於該第一多層單元快閃記憶體及該第二多層單元快閃記憶體的該等加速區具有相同的次序。
- 如申請專利範圍第15項所述之快閃記憶裝置,其中該主機使用的邏輯位址範圍依據一界限值被區分為一第一邏輯位址範圍與一第二邏輯位址範圍,而該控制器自該主機接收該寫入資料的一邏輯位址,並比較該邏輯位址與該界限值的大小以判斷是否該寫入資料為重要資料。
- 如申請專利範圍第15項所述之快閃記憶裝置,其中該控制器對該等多層單元快閃記憶體之該等加速區所包括的區塊獨立進行磨損平均(wear-leveling),而該控制器對該等多層單元快閃記憶體之該等正常區所包括的區塊獨立進行磨損平均。
- 如申請專利範圍第15項所述之快閃記憶裝置,其中該等多層單元快閃記憶體與該控制器之間耦接多個資料匯流排,而該控制器將該寫入資料的部份資料經由該等資料匯流排分別寫入該等多層單元快閃記憶體。
- 如申請專利範圍第15項所述之快閃記憶裝置,其中該控制器可經由多個晶片致能信號以分別致能該等多層單元快閃記憶體,而該控制器依序致能該等多層單元快閃記憶體以將該寫入資料的部份資料分別寫入該等多層單元快閃記憶體。
- 一種快閃記憶裝置,耦接至一主機,包括:一加速多層單元快閃記憶體,包括多個第一區塊,且每一該等第一區塊包括多個分頁,其中該等第一區塊之該等分頁被區分為具有高資料讀寫次數的強分頁與具有低資料讀寫次數弱分頁;以及一多層單元快閃記憶體,包括多個第二區塊,且每一該等第二區塊皆包括多個分頁;以及一控制器,自該主機接收欲寫入該快閃記憶裝置的一寫入資料,判斷是否該寫入資料為重要資料,當該寫入資料為重要資料時將該寫入資料寫入該加速多層單元快閃記憶體的該等第一區塊的強分頁,以及當該寫入資料不為重要資料時將該寫入資料寫入該多層單元快閃記憶體的該等第二區塊的分頁。
- 如申請專利範圍第22項所述之快閃記憶裝置,其中該主機使用的邏輯位址範圍依據一界限值被區分為一第一邏輯位址範圍與一第二邏輯位址範圍,而該控制器自該主機接收該寫入資料的一邏輯位址,並比較該邏輯位址與該界限值的大小以判斷是否該寫入資料為重要資料。
- 如申請專利範圍第23項所述之快閃記憶裝置,其中當該邏輯位址小於該界限值時,該控制器判斷該寫入資料為重要資料。
- 如申請專利範圍第23項所述之快閃記憶裝置,其中該控制器維護一第一位址鏈結表以紀錄該加速區之該等第一區塊之實體位址與該第一邏輯區間之邏輯位址的對應關係,而該控制器維護一第二位址鏈結表以紀錄該正常區之該等第二區塊之實體位址與該第二邏輯區間之邏輯位址的對應關係。
- 如申請專利範圍第22項所述之快閃記憶裝置,其中該控制器對該加速多層單元快閃記憶體所包括的該等第一區塊獨立進行磨損平均(wear-leveling),而該控制器對該多層單元快閃記憶體所包括的該等第二區塊獨立進行磨損平均。
- 如申請專利範圍第22項所述之快閃記憶裝置,其中當該寫入資料為重要資料時,該控制器自該等第一區塊中選取一目標區塊,自該目標區塊中選取多個目標分頁,判斷是否該等目標分頁為強分頁,以及當該等目標分頁為強分頁時將該寫入資料寫入該等目標分頁。
- 如申請專利範圍第22項所述之快閃記憶裝置,其中當該寫入資料為該主機的系統資料時,該寫入資料為重要資料;而當該寫入資料為使用者資料時,該寫入資料不為重要資料。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US9762708P | 2008-09-17 | 2008-09-17 | |
US18016809P | 2009-05-21 | 2009-05-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201013406A TW201013406A (en) | 2010-04-01 |
TWI403906B true TWI403906B (zh) | 2013-08-01 |
Family
ID=42008234
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098125798A TWI403906B (zh) | 2008-09-17 | 2009-07-31 | 快閃記憶裝置及其運作方法 |
TW102123427A TWI485563B (zh) | 2008-09-17 | 2009-07-31 | 快閃記憶裝置及其運作方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102123427A TWI485563B (zh) | 2008-09-17 | 2009-07-31 | 快閃記憶裝置及其運作方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20100070688A1 (zh) |
CN (1) | CN101676886B (zh) |
TW (2) | TWI403906B (zh) |
WO (1) | WO2010031308A1 (zh) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7917683B1 (en) * | 2007-07-23 | 2011-03-29 | Augmentix Corporation | Method and system for utilizing multiple storage devices |
US8161223B1 (en) | 2007-07-23 | 2012-04-17 | Augmentix Corporation | Method and system for a storage device |
CN102214481A (zh) * | 2010-04-06 | 2011-10-12 | 深圳市江波龙电子有限公司 | 一种多层单元闪存读写方法、装置及存储设备 |
TWI436363B (zh) * | 2010-05-11 | 2014-05-01 | Silicon Motion Inc | 資料儲存裝置以及快閃記憶體之資料寫入方法 |
CN101894077B (zh) * | 2010-06-24 | 2012-06-27 | 深圳市江波龙电子有限公司 | 一种数据存储方法及系统 |
TWI420298B (zh) * | 2010-12-22 | 2013-12-21 | Silicon Motion Inc | 快閃記憶裝置及其資料存取方法 |
JP5736818B2 (ja) * | 2011-02-14 | 2015-06-17 | 富士通株式会社 | 情報処理装置、制御方法、および制御プログラム |
TW201239619A (en) | 2011-03-21 | 2012-10-01 | Silicon Motion Inc | Writing method of a flash memory and flash memory device |
US8935466B2 (en) | 2011-03-28 | 2015-01-13 | SMART Storage Systems, Inc. | Data storage system with non-volatile memory and method of operation thereof |
WO2012161659A1 (en) * | 2011-05-24 | 2012-11-29 | Agency For Science, Technology And Research | A memory storage device, and a related zone-based block management and mapping method |
KR20130128685A (ko) * | 2012-05-17 | 2013-11-27 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
US20140013031A1 (en) * | 2012-07-09 | 2014-01-09 | Yoko Masuo | Data storage apparatus, memory control method, and electronic apparatus having a data storage apparatus |
DE102013100937B3 (de) * | 2013-01-30 | 2013-08-22 | Hyperstone Gmbh | Verfahren zur dauerhaft zuverlässigen Programmierung von Datenbits in Multi-Level-Zellen eines Flashspeichers und Flashspeicher mit MLC-Zellen |
US8717827B1 (en) | 2013-02-22 | 2014-05-06 | Hyperstone Gmbh | Method for the permanently reliable programming of multilevel cells in flash memories |
TWI514141B (zh) * | 2013-08-08 | 2015-12-21 | Phison Electronics Corp | 記憶體位址管理方法、記憶體控制器與記憶體儲存裝置 |
CN106021122A (zh) * | 2016-05-12 | 2016-10-12 | 青岛海信宽带多媒体技术有限公司 | 光模块中闪存数据的写入方法及装置 |
FR3055992A1 (fr) * | 2016-09-09 | 2018-03-16 | Proton World International N.V. | Gestion d'index dans une memoire flash |
KR20180076605A (ko) * | 2016-12-28 | 2018-07-06 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
TWI649759B (zh) * | 2017-09-28 | 2019-02-01 | 慧榮科技股份有限公司 | 資料儲存裝置與將資料寫入記憶體裝置之方法 |
FR3072476A1 (fr) | 2017-10-13 | 2019-04-19 | Proton World International N.V. | Unite logique de memoire pour memoire flash |
CN110874184B (zh) * | 2018-09-03 | 2023-08-22 | 合肥沛睿微电子股份有限公司 | 快闪记忆体控制器及相关电子装置 |
TWI704456B (zh) | 2018-11-22 | 2020-09-11 | 慧榮科技股份有限公司 | 資料儲存裝置與資料存取方法 |
TWI707230B (zh) * | 2018-11-22 | 2020-10-11 | 瑞昱半導體股份有限公司 | 電腦系統、記憶體管理方法與非暫態電腦可讀取媒體 |
KR102650809B1 (ko) * | 2019-08-02 | 2024-03-26 | 삼성전자주식회사 | 스토리지 장치 및 그것의 동작 방법 |
US11221792B1 (en) * | 2020-10-13 | 2022-01-11 | Bae Systems Information And Electronic Systems Integration Inc. | Storage method using memory chain addressing |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200413916A (en) * | 2002-10-28 | 2004-08-01 | Sandisk Corp | Method and apparatus for grouping pages within a block |
TWI270777B (en) * | 2004-03-30 | 2007-01-11 | Samsung Electronics Co Ltd | Method and device for performing cache reading |
WO2007037757A1 (en) * | 2005-09-29 | 2007-04-05 | Trek 2000 International Ltd | Portable data storage using slc and mlc flash memory |
US20080177934A1 (en) * | 2007-01-24 | 2008-07-24 | Samsung Electronics. Co., Ltd. | Memory systems having a multilevel cell flash memory and programming methods thereof |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5761732A (en) * | 1996-06-28 | 1998-06-02 | Intel Corporation | Interleaving for memory cards |
US6807610B2 (en) * | 2002-11-01 | 2004-10-19 | Silicon Storage Technology, Inc. | Method and apparatus for virtually partitioning an integrated multilevel nonvolatile memory circuit |
US7019998B2 (en) * | 2003-09-09 | 2006-03-28 | Silicon Storage Technology, Inc. | Unified multilevel cell memory |
US7386655B2 (en) * | 2004-12-16 | 2008-06-10 | Sandisk Corporation | Non-volatile memory and method with improved indexing for scratch pad and update blocks |
US7583545B2 (en) * | 2006-05-21 | 2009-09-01 | Sandisk Il Ltd | Method of storing data in a multi-bit-cell flash memory |
KR100855467B1 (ko) * | 2006-09-27 | 2008-09-01 | 삼성전자주식회사 | 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑장치 및 방법 |
TWI354996B (en) * | 2007-12-31 | 2011-12-21 | Phison Electronics Corp | Wear leveling method and controller thereof |
-
2009
- 2009-07-31 TW TW098125798A patent/TWI403906B/zh active
- 2009-07-31 TW TW102123427A patent/TWI485563B/zh active
- 2009-08-27 US US12/548,727 patent/US20100070688A1/en not_active Abandoned
- 2009-08-28 CN CN200910168700.0A patent/CN101676886B/zh active Active
- 2009-09-03 WO PCT/CN2009/073721 patent/WO2010031308A1/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200413916A (en) * | 2002-10-28 | 2004-08-01 | Sandisk Corp | Method and apparatus for grouping pages within a block |
TWI270777B (en) * | 2004-03-30 | 2007-01-11 | Samsung Electronics Co Ltd | Method and device for performing cache reading |
WO2007037757A1 (en) * | 2005-09-29 | 2007-04-05 | Trek 2000 International Ltd | Portable data storage using slc and mlc flash memory |
US20080177934A1 (en) * | 2007-01-24 | 2008-07-24 | Samsung Electronics. Co., Ltd. | Memory systems having a multilevel cell flash memory and programming methods thereof |
Also Published As
Publication number | Publication date |
---|---|
CN101676886A (zh) | 2010-03-24 |
TW201013406A (en) | 2010-04-01 |
CN101676886B (zh) | 2011-06-15 |
WO2010031308A1 (en) | 2010-03-25 |
TWI485563B (zh) | 2015-05-21 |
TW201342068A (zh) | 2013-10-16 |
US20100070688A1 (en) | 2010-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI403906B (zh) | 快閃記憶裝置及其運作方法 | |
US11586357B2 (en) | Memory management | |
US9405679B2 (en) | Determining a location of a memory device in a solid state device | |
KR101343237B1 (ko) | 메모리 블록 선택 | |
US8832360B2 (en) | Solid state storage device controller with expansion mode | |
US8559225B2 (en) | Nonvolatile memory device and related method of operation | |
US8090900B2 (en) | Storage device and data management method | |
TWI525430B (zh) | 快取記憶體裝置以及該裝置的資料處理方法 | |
US20150039820A1 (en) | Flash memory storage system and controller and data writing method thereof | |
US8433844B2 (en) | Method for managing a memory device having multiple channels and multiple ways, and associated memory device and controller thereof | |
US9582224B2 (en) | Memory control circuit unit, memory storage apparatus and data accessing method | |
US20150355844A1 (en) | Remapping in a memory device | |
US11640259B2 (en) | Use of surplus erase block pairs in super block formation | |
US9619380B2 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
US8037236B2 (en) | Flash memory writing method and storage system and controller using the same | |
US8943264B2 (en) | Data storing method, and memory controller and memory storage apparatus using the same | |
US20140089566A1 (en) | Data storing method, and memory controller and memory storage apparatus using the same | |
US11113205B2 (en) | Die addressing using a reduced size translation table entry | |
US9830077B2 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
US8713242B2 (en) | Control method and allocation structure for flash memory device | |
TWI770945B (zh) | 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置 | |
US9311991B2 (en) | Solid state drive with hybrid storage mode |