CN101676886B - 闪存装置及其运作方法 - Google Patents

闪存装置及其运作方法 Download PDF

Info

Publication number
CN101676886B
CN101676886B CN200910168700.0A CN200910168700A CN101676886B CN 101676886 B CN101676886 B CN 101676886B CN 200910168700 A CN200910168700 A CN 200910168700A CN 101676886 B CN101676886 B CN 101676886B
Authority
CN
China
Prior art keywords
data
flash memory
those
write
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910168700.0A
Other languages
English (en)
Other versions
CN101676886A (zh
Inventor
林财成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huiguo (Shanghai) Software Technology Co Ltd
Silicon Motion Inc
Original Assignee
Huiguo (Shanghai) Software Technology Co Ltd
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huiguo (Shanghai) Software Technology Co Ltd, Silicon Motion Inc filed Critical Huiguo (Shanghai) Software Technology Co Ltd
Publication of CN101676886A publication Critical patent/CN101676886A/zh
Application granted granted Critical
Publication of CN101676886B publication Critical patent/CN101676886B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种闪存装置及其运作方法。于一实施例中，该闪存装置耦接至一主机，包括一多层单元闪存以及一控制器。该多层单元闪存包括一加速区及一正常区，该加速区包括多个第一区块，该正常区包括多个第二区块，且每一该些第一区块及每一该些第二区块皆包括多个分页，其中该些分页被区分为具有高数据读写次数的强分页与具有低数据读写次数弱分页。该控制器自该主机接收欲写入该闪存装置的一写入数据，判断是否该写入数据为重要数据，当该写入数据为重要数据时将该写入数据写入该加速区的该些第一区块的强分页，以及当该写入数据不为重要数据时将该写入数据写入该正常区的该些第二区块的分页。

Description

闪存装置及其运作方法
技术领域
本发明有关于闪存装置，特别是有关于多层单元(multi-level cell，MLC)闪存装置。
背景技术
NAND型闪存可分为单层单元(single-level cell，SLC)闪存与多层单元(multi-level cell，MLC)闪存。单层单元闪存的一个存储单元仅能储存一位的数据。多层单元闪存的一个存储单元则能储存多个位的数据。因此，当具有相同数目的存储单元时，多层单元闪存较单层单元闪存具有较多的数据储存量。因此，相较于同样容量的单层单元闪存，多层单元闪存具有较低的生产成本。
多层单元闪存包含多个区块(block)，每个区块包括多个分页(page)以供储存数据。多层单元闪存的分页又可再区分为弱分页(weak page)与强分页(strongpage)。弱分页具有较低的可写入次数(data endurance)、可读出次数(dataretention)，以及较慢的数据存取速度。强分页具有较高的可写入次数、可读出次数，以及较快的数据存取速度。由于多层单元闪存的弱分页数目与强分页数目相同，因此平均而言，单层单元闪存的分页较多层单元闪存的分页具有较高的可写入次数、可读出次数，以及较快的数据存取速度。
主机使用的数据可大致区分为系统数据与使用者数据。系统数据具有较高的重要性，因此需要较一般的使用者数据为高的数据储存稳定性以及较快的数据存取速度。而使用者数据需要较大的数据储存空间。为了配合两种数据的需求，传统的闪存装置同时需要具有两种不同型式的闪存。图1显示传统的闪存装置104的区块图。闪存装置104包括控制器112、闪存114、及闪存116。闪存114为具较高的数据储存稳定性及较快数据存取速度的NOR型闪存或单层单元闪存。闪存116为具较大的数据容量的多层单元闪存。
然而，由于传统的闪存装置104具有两种不同型式的闪存114及116，因此具有较高的线路设计复杂度。举例来说，闪存114及116可能需要不同的数据总线及芯片使能线路。较高的线路设计复杂度会增加闪存装置104的生产成本。此外，控制器112对闪存114及116的存取方式也较为复杂。因此，需要一种闪存装置，仅包括单一的闪存，却能同时运用两种不同性质的数据储存区。
发明内容
有鉴于此，本发明的目的在于提供一种闪存装置，以解决传统技术存在的问题。于一实施例中，该闪存装置耦接至一主机，包括一多层单元(multi-level cell，MLC)闪存以及一控制器。该多层单元闪存包括一加速区(Turbo area)及一正常区，该加速区包括多个第一区块(block)，该正常区包括多个第二区块，且每一该些第一区块及每一该些第二区块皆包括多个分页(page)，其中该些分页被区分为具有高数据读写次数(data endurance)的强分页(strong page)与具有低数据读写次数弱分页(weak page)。该控制器自该主机接收欲写入该闪存装置的一写入数据，判断是否该写入数据为重要数据，当该写入数据为重要数据时将该写入数据写入该加速区的该些第一区块的强分页，以及当该写入数据不为重要数据时将该写入数据写入该正常区的该些第二区块的分页。
本发明提供一种闪存装置的运作方法。于一实施例中，该闪存装置耦接至一主机。首先，区分一多层单元(multi-level cell，MLC)闪存的多个区块(block)为一加速区(Turbo area)所包括的多个第一区块及一正常区所包括多个第二区块，其中每一该些第一区块及每一该些第二区块皆包括多个分页(page)，且该些分页被区分为具有高数据读写次数(data endurance)的强分页(strong page)与具有低数据读写次数弱分页(weak page)。接着，自该主机接收欲写入该闪存装置的一写入数据。接着，判断是否该写入数据为重要数据。当该写入数据为重要数据时，将该写入数据写入该加速区的该些第一区块的强分页。当该写入数据不为重要数据时，将该写入数据写入该正常区的该些第二区块的分页。
本发明提供一种闪存装置。于一实施例中，该闪存装置耦接至一主机，包括多个多层单元(multi-level cell，MLC)闪存以及一控制器。每一该些多层单元闪存包括一加速区(Turbo area)及一正常区，该些加速区及该些正常区均包括多个区块(block)，每一该些区块皆包括多个分页(page)，其中该些分页被区分为具有高数据读写次数(data endurance)的强分页(strong page)与具有低数据读写次数弱分页(weak page)。该控制器自该主机接收欲写入该闪存装置的一写入数据，判断是否该写入数据为重要数据，当该写入数据为重要数据时将该写入数据写入该些多层单元闪存的该些加速区的相同次序的区块的强分页，以及当该写入数据不为重要数据时将该写入数据写入该些多层单元闪存的该些正常区的相同次序的区块的分页。
本发明更提供一种闪存装置。于一实施例中，该闪存装置耦接至一主机，包括一加速(Turbo)多层单元(multi-level cell，MLC)闪存、一多层单元闪存、以及一控制器。该加速多层单元闪存包括多个第一区块(block)，且每一该些第一区块包括多个分页(page)，其中该些第一区块的该些分页被区分为具有高数据读写次数(data endurance)的强分页(strong page)与具有低数据读写次数弱分页(weakpage)。该多层单元闪存包括多个第二区块，且每一该些第二区块皆包括多个分页。该控制器自该主机接收欲写入该闪存装置的一写入数据，判断是否该写入数据为重要数据，当该写入数据为重要数据时将该写入数据写入该加速多层单元闪存的该些第一区块的强分页，以及当该写入数据不为重要数据时将该写入数据写入该多层单元闪存的该些第二区块的分页。
为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举数较佳实施例，并配合附图，作详细说明如下：
附图说明
图1为传统的闪存装置的区块图；
图2为依据本发明的闪存装置的一实施例的区块图；
图3为依据本发明的一区块所包括的强分页与弱分页的示意图；
图4为依据本发明的将数据写入多层单元闪存的方法的流程图；
图5为依据本发明的交错式(interleaving)闪存装置的区块图；
图6为依据本发明的多频道(multi-channel)闪存装置的区块图；
图7为依据本发明的多频道(multi-channel)兼交错式(interleaving)闪存装置700的区块图；以及
图8为依据本发明的闪存装置的一实施例的区块图。
具体实施方式
图2为依据本发明的闪存装置204的区块图。闪存装置204耦接至主机202，并为主机202储存数据。于一实施例中，闪存装置204包括一控制器212及一多层单元(multi-1evel cell，MLC)闪存214。多层单元闪存214包括多个区块(block)，该些区块被区分为两群区块，分别为加速区222及正常区224。加速区222包括区块231、232、…、23M，而正常区224包括区块251、252、…、25N。无论是加速区222的区块231～23M或是正常区224的区块251～25N皆包括多个分页(page)用以储存数据。
多层单元闪存214所包括的区块231～23M及251～25N所包括的分页可被区分为强分页(strong page)及弱分页(weak page)。图3为依据本发明的一区块300所包括的强分页与弱分页的示意图。区块300包括分页0开始的多个分页，而该些分页的半数为强分页且半数为弱分页。于一实施例中，分页0、分页1、分页2、分页3、分页6、分页7、分页10、分页11等为强分页，因此分别被标示为S0、S1、S2、S3、S4、S5、S6、及S7等等。分页4、分页5、分页8、分页9、分页12、分页13等为弱分页，因此分别被标示为W0、W1、W2、W3、W4、W5等等。强分页具有较高的可写入次数(data endurance)、可读出次数(data retention)，以及较快的数据存取速度。弱分页具有较低的可写入次数、可读出次数，以及较慢的数据存取速度。于一实施例中，控制器212依据一分页对应表以决定其所存取的多层单元闪存214的区块的分页为强分页或弱分页。
为了提升加速区222的区块所储存的数据的数据存取速度，并提高加速区222的区块的可写入次数及可读出次数，控制器212仅使用加速区222的区块的强分页以储存数据。由于强分页具有较高的可写入次数、可读出次数、以及较快的数据存取速度，因此加速区222的效能可显著提升。于一实施例中，加速区222的可写入次数可被提升5倍以上，而可读出次数可被提升5倍～10倍。当然，由于控制器212仅使用加速区222的区块的强分页以储存数据，而未利用加速区222的区块的弱分页，因此控制器212所使用的加速区222的区块的数据容量较原本减半。
反之，当控制器212使用正常区224时，均等地使用正常区222的区块的强分页及弱分页以储存数据，以维持正常区224的数据容量。因此，多层单元闪存214便同时包括具有较高数据存取速度的加速区222的区块231～23M以及具有较大数据容量的正常区224的区块251～25N。于一实施例中，为了避免加速区222的区块222～23M与正常区224的区块251～25N互相干扰，因此控制器212对加速区222所包括的区块231～23M独立进行磨损平均(wear-leveling)，并对正常区224所包括的区块251～25N独立进行磨损平均。同时，控制器212以不同的地址链接表以分别记录加速区222的区块231～23M与正常区224的区块251～25N的实体地址与逻辑地址的对应关系，以进行逻辑地址与实体地址的转换。
图4为依据本发明的将数据写入多层单元闪存214的方法400的流程图。控制器212首先自主机202接收欲写入闪存装置204的一写入数据(步骤402)。控制器212接着判断该写入数据是否为重要数据(步骤404)，以决定要将该写入数据写入多层单元闪存214的加速区214的区块231～23M或正常区224的区块251～25N。于一实施例中，重要数据可为主机202的系统数据，而当该写入数据为使用者数据时，该写入数据不为重要数据。于一实施例中，主机212使用的逻辑地址范围依据一界限值被区分为一第一逻辑地址范围与一第二逻辑地址范围。逻辑地址位于第一逻辑地址范围的数据会被控制器212认为是重要的系统数据。
例如，假设主机212所运用的逻辑地址范围为0～4095，而界限值被设定为1024，则第一逻辑地址范围包括0～1023的逻辑地址，而第二逻辑地址范围包括1024～4095的逻辑地址。此时，控制器212依据自主机202所接收的该写入数据的逻辑地址与该界限值的相对大小以判断是否该写入数据为重要数据。于一实施例中，若该写入数据的逻辑地址小于该界限值时，则该写入数据的逻辑地址位于第一逻辑地址范围，而控制器212判断该写入数据为重要数据。
接着，控制器212依该写入数据是否为重要数据而决定要将该数据写入多层单元闪存214的加速区222或正常区224。当控制器212决定该写入数据为重要数据时，控制器212自多层单元闪存214的加速区222取得一区块(步骤406)，并将该写入数据写入加速区222的该区块的多个强分页(步骤408)。于一实施例中，控制器211自加速区的区块231～23M中选取一目标区块，自该目标区块中选取多个目标分页，判断是否该些目标分页为强分页，以及当该些目标分页为强分页时将该写入数据写入该些目标分页。当控制器212决定该写入数据不为重要数据时，控制器212自多层单元闪存214的正常区224取得一区块(步骤412)，并将该写入数据写入正常区224的该区块的分页(步骤414)，而不区分该被写入分页为弱分页或强分页。
图5为依据本发明的交错式(interleaving)闪存装置500的区块图。于一实施例中，闪存装置500包括一控制器501以及两多层单元闪存502、504。控制器501与多层单元闪存502、504之间耦接一数据总线。与图2的多层单元闪存214相同，多层单元闪存502包括加速区520及正常区530，而多层单元闪存504包括加速区540及正常区550。加速区520所包含的区块521～52M与加速区540所包含的相同次序的区块541～54M具相对应的关系。同样的，正常区530所包含的区块531～53N与正常区550所包含的相同次序的区块551～55N具相对应的关系。控制器501仅使用加速区520与540的区块的强分页以存取数据，而控制器501使用正常区530与550的区块的所有分页以存取数据。
控制器501可分别藉芯片使能信号CE1与CE2以分别使能多层单元闪存502、504。当控制器501自一主机接收一写入数据，控制器501如方法400般判断是否该写入数据为重要数据。当写入数据为重要数据时，控制器501将写入数据写入多层单元闪存502及504的加速区520及540的次序相对应的区块的对应分页，而当写入数据不为重要数据时，控制器501将写入数据写入多层单元闪存502及504的正常区520及540的次序相对应的区块的对应分页。由于只有一个数据总线以传送写入数据，控制器501以交错的方式轮流使能多层单元闪存502、504，以将写入数据写入多层单元闪存502及504的的次序相对应的区块的对应分页。
于一实施例中，控制器501将写入数据的奇数区段(sector)写入多层单元闪存502的加速区520的第X区块第Y强分页，且该控制器501接着将写入数据的偶数区段写入多层单元闪存504的加速区540的第X区块第Y强分页。于另一实施例中，控制器501将写入数据的奇数字节(byte)写入多层单元闪存502的加速区520的第X区块第Y强分页，且该控制器501接着将写入数据的偶数字节写入多层单元闪存504的加速区540的第X区块第Y强分页。此外，为了避免加速区520的区块521～52M及加速区540的区块541～54M与正常区530的区块531～53N及正常区550的区块551～55N互相干扰，因此控制器501对加速区520的区块521～52M及加速区540的区块541～54M独立进行磨损平均(wear-leveling)，并对正常区530的区块531～53N及正常区550的区块551～55N独立进行磨损平均。
图6为依据本发明的多频道(multi-channel)闪存装置600的区块图。于一实施例中，闪存装置600包括一控制器601以及两多层单元闪存602、604。控制器601与多层单元闪存602、604之间分别耦接数据总线D1、D2。与图2的多层单元闪存214相同，多层单元闪存602包括加速区620及正常区630，而多层单元闪存604包括加速区640及正常区650。加速区620所包含的区块621～62M与加速区620所包含的相同次序的区块641～64M具相对应的关系。同样的，正常区630所包含的区块631～63N与正常区650所包含的相同次序的区块651～65N具相对应的关系。控制器601仅使用加速区620与640的区块的强分页以存取数据，而控制器601使用正常区630与650的区块的所有分页以存取数据。
控制器601可分别藉数据总线D1与D2以分别将写入数据传送至多层单元闪存602、604。当控制器601自一主机接收一写入数据，控制器601如方法400般判断是否该写入数据为重要数据。当写入数据为重要数据时，控制器601将写入数据写入多层单元闪存602及604的加速区620及640的次序相对应的区块的对应分页，而当写入数据不为重要数据时，控制器601将写入数据写入多层单元闪存602及604的正常区620及640的次序相对应的区块的对应分页。控制器601以交错的方式轮流传送部份写入数据至多层单元闪存602、604，以将写入数据写入多层单元闪存602及604的次序相对应的区块的对应分页。
于一实施例中，控制器601将写入数据的奇数区段(sector)写入多层单元闪存602的加速区620的第X区块第Y强分页，且该控制器601接着将写入数据的偶数区段写入多层单元闪存604的加速区640的第X区块第Y强分页。于另一实施例中，控制器601将写入数据的奇数字节(byte)写入多层单元闪存602的加速区620的第X区块第Y强分页，且该控制器601接着将写入数据的偶数字节写入多层单元闪存604的加速区640的第X区块第Y强分页。此外，为了避免加速区620的区块621～62M及加速区640的区块641～64M与正常区630的区块631～63N及正常区650的区块651～65N互相干扰，因此控制器601对加速区620的区块621～52M及加速区640的区块641～64M独立进行磨损平均(wear-leveling)，并对正常区630的区块631～63N及正常区650的区块651～65N独立进行磨损平均。
图7为依据本发明的多频道(multi-channel)兼交错式(interleaving)闪存装置700的区块图。于一实施例中，闪存装置700包括一控制器701，两个加速多层单元闪存720、740，以及两个多层单元闪存730、750。控制器701与多层单元闪存720、730之间耦接数据总线D1，而控制器701与多层单元闪存740、750之间耦接数据总线D2。加速多层单元闪存720所包含的区块721～72M与加速多层单元闪存740所包含的相同次序的区块741～74M具相对应的关系。同样的，多层单元闪存730所包含的区块731～73N与多层单元闪存750所包含的相同次序的区块751～75N具相对应的关系。控制器701仅使用加速多层单元闪存720、740的区块的强分页以存取数据，而控制器701使用多层单元闪存730、750的区块的所有分页以存取数据。
控制器701可藉芯片使能信号CE1以使能多层单元闪存720、740，并藉芯片使能信号CE2以使能多层单元闪存730、750。当芯片使能信号CE1被使能时，控制器701可藉数据总线D1将写入数据传送至加速多层单元闪存720；当芯片使能信号CE2被使能时，控制器701可藉数据总线D2将写入数据传送至加速多层单元闪存740。当芯片使能信号CE1被使能时，控制器701可藉数据总线D1将写入数据传送至多层单元闪存730；当芯片使能信号CE2被使能时，控制器701可藉数据总线D2将写入数据传送至多层单元闪存750。当控制器701自一主机接收一写入数据，控制器701如方法400般判断是否该写入数据为重要数据。当写入数据为重要数据时，控制器701将写入数据写入加速多层单元闪存720及740的次序相对应的区块的对应分页，而当写入数据不为重要数据时，控制器701将写入数据写入多层单元闪存730及750的次序相对应的区块的对应分页。
于一实施例中，控制器701将写入数据的奇数区段(sector)写入加速多层单元闪存720的第X区块第Y强分页，且该控制器701接着将写入数据的偶数区段写入加速多层单元闪存740的第X区块第Y强分页。于另一实施例中，控制器701将写入数据的奇数字节(byte)写入加速多层单元闪存720的第X区块第Y强分页，且该控制器701接着将写入数据的偶数字节写入加速多层单元闪存740的第X区块第Y强分页。此外，为了避免闪存720的区块721～72M及闪存740的区块741～74M与闪存730的区块731～73N及闪存750的区块751～75N互相干扰，因此控制器701对闪存720的区块721～72M及闪存740的区块741～74M独立进行磨损平均(wear-leveling)，并对闪存730的区块731～73N及闪存750的区块751～75N独立进行磨损平均。
图2的闪存装置204是将一多层单元闪存214的多个区块区分为加速区222及224，而控制器212仅使用加速区222的区块231～23M的强分页以存储数据，藉此提高加速区222的数据存取速度，从而显著提升加速区222的效能。当闪存装置同时具有两个以上的多层单元闪存时，控制器亦可仅单一多层单元闪存的区块的强分页以存储数据，而提升该多层单元闪存的效能。图8为依据本发明的闪存装置804的区块图。于一实施例中，闪存装置804包括控制器812、加速多层单元闪存822、以及多层单元闪存824。控制器812仅使用加速多层单元闪存822的区块831～83M的强分页以存储数据，藉此提高加速多层单元闪存822的数据存取速度，从而显著提升加速多层单元闪存822的效能。反之，控制器812使用多层单元闪存824的区块851～85N的所有分页以存储数据，藉此提高多层单元闪存824的数据存储容量。因此，闪存装置804仍可如图2的闪存装置204般，同时具有两种不同性质的多层单元闪存822、824的优点。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此项技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。

Claims (28)

1.一种闪存装置，耦接至一主机，包括：
一多层单元闪存，包括一加速区及一正常区，该加速区包括多个第一区块，该正常区包括多个第二区块，且每一该些第一区块及每一该些第二区块皆包括多个分页，其中该些分页被区分为具有高数据读写次数的强分页与具有低数据读写次数的弱分页；以及
一控制器，自该主机接收欲写入该闪存装置的一写入数据，判断该写入数据是否为重要数据，当该写入数据为重要数据时将该写入数据写入该加速区的该些第一区块的强分页，以及当该写入数据不为重要数据时将该写入数据写入该正常区的该些第二区块的分页。
2.如权利要求1所述的闪存装置，其特征在于，该主机使用的逻辑地址范围依据一界限值被区分为一第一逻辑地址范围与一第二逻辑地址范围，而该控制器自该主机接收该写入数据的一逻辑地址，并比较该逻辑地址与该界限值的大小以判断该写入数据是否为重要数据。
3.如权利要求2所述的闪存装置，其特征在于，当该逻辑地址小于该界限值时，该控制器判断该写入数据为重要数据。
4.如权利要求2所述的闪存装置，其特征在于，该控制器维护一第一地址链接表以记录该加速区的该些第一区块的实体地址与第一逻辑区间的逻辑地址的对应关系，而该控制器维护一第二地址链接表以记录该正常区的该些第二区块的实体地址与第二逻辑区间的逻辑地址的对应关系。
5.如权利要求1所述的闪存装置，其特征在于，该控制器对该加速区所包括的该些第一区块独立进行磨损平均，而该控制器对该正常区所包括的该些第二区块独立进行磨损平均。
6.如权利要求1所述的闪存装置，其特征在于，当该写入数据为重要数据时，该控制器自该些第一区块中选取一目标区块，自该目标区块中选取多个目标分页，判断该些目标分页是否为强分页，以及当该些目标分页为强分页时将该写入数据写入该些目标分页。
7.如权利要求1所述的闪存装置，其特征在于，当该写入数据为该主机的系统数据时，该写入数据为重要数据；而当该写入数据为使用者数据时，该写入数据不为重要数据。
8.一种闪存装置的运作方法，其中该闪存装置耦接至一主机，该方法包括：
区分一多层单元闪存的多个区块为一加速区所包括的多个第一区块及一正常区所包括的多个第二区块，其中每一该些第一区块及每一该些第二区块皆包括多个分页，且该些分页被区分为具有高数据读写次数的强分页与具有低数据读写次数的弱分页；
自该主机接收欲写入该闪存装置的一写入数据；
判断该写入数据是否为重要数据；
当该写入数据为重要数据时，将该写入数据写入该加速区的该些第一区块的强分页；以及
当该写入数据不为重要数据时，将该写入数据写入该正常区的该些第二区块的分页。
9.如权利要求8所述的闪存装置的运作方法，其特征在于，该方法更包括依据一界限值区分该主机使用的逻辑地址范围为一第一逻辑地址范围与一第二逻辑地址范围，而判断该写入数据是否为重要数据的步骤更包括：
自该主机接收该写入数据的一逻辑地址；以及
比较该逻辑地址与该界限值的大小以判断是否该写入数据为重要数据。
10.如权利要求9所述的闪存装置的运作方法，其特征在于，当该逻辑地址小于该界限值时，该控制器判断该写入数据为重要数据。
11.如权利要求9所述的闪存装置的运作方法，其特征在于，该方法更包括：
维护一第一地址链接表以记录该加速区的该些第一区块的实体地址与第一逻辑区间的逻辑地址的对应关系；以及
维护一第二地址链接表以记录该正常区的该些第二区块的实体地址与第二逻辑区间的逻辑地址的对应关系。
12.如权利要求8所述的闪存装置的运作方法，其特征在于，该方法更包括：
对该加速区所包括的该些第一区块独立进行磨损平均；以及
对该正常区所包括的该些第二区块独立进行磨损平均。
13.如权利要求8所述的闪存装置的运作方法，其特征在于，当该写入数据为重要数据时，将该写入数据写入该加速区的该些第一区块的强分页的步骤包括：
自该些第一区块中选取一目标区块；
自该目标区块中选取多个目标分页；
判断该些目标分页是否为强分页；以及
当该些目标分页为强分页时，将该写入数据写入该些目标分页。
14.如权利要求8所述的闪存装置的运作方法，其特征在于，当该写入数据为该主机的系统数据时，该写入数据为重要数据；而当该写入数据为使用者数据时，该写入数据不为重要数据。
15.一种闪存装置，耦接至一主机，包括：
多个多层单元闪存，每一该些多层单元闪存包括一加速区及一正常区，该些加速区及该些正常区均包括多个区块，每一该些区块皆包括多个分页，其中该些分页被区分为具有高数据读写次数的强分页与具有低数据读写次数的弱分页；以及
一控制器，自该主机接收欲写入该闪存装置的一写入数据，判断该写入数据是否为重要数据，当该写入数据为重要数据时将该写入数据写入该些多层单元闪存的该些加速区的相同次序的区块的强分页，以及当该写入数据不为重要数据时将该写入数据写入该些多层单元闪存的该些正常区的相同次序的区块的分页。
16.如权利要求15所述的闪存装置，其特征在于，该些多层单元闪存包括一第一多层单元闪存及一第二多层单元闪存，且当该写入数据为重要数据时，该控制器将该写入数据的奇数区段写入该第一多层单元闪存的加速区的一第一强分页，且该控制器将该写入数据的偶数区段写入该第二多层单元闪存的加速区的一第二强分页，其中该第一强分页与该第二强分页于该第一多层单元闪存及该第二多层单元闪存的该些加速区具有相同的次序。
17.如权利要求15所述的闪存装置，其特征在于，该些多层单元闪存包括一第一多层单元闪存及一第二多层单元闪存，且当该写入数据为重要数据时，该控制器将该写入数据的奇数字节写入该第一多层单元闪存的加速区的一第一强分页，且该控制器将该写入数据的偶数字节写入该第二多层单元闪存的加速区的一第二强分页，其中该第一强分页与该第二强分页于该第一多层单元闪存及该第二多层单元闪存的该些加速区具有相同的次序。
18.如权利要求15所述的闪存装置，其特征在于，该主机使用的逻辑地址范围依据一界限值被区分为一第一逻辑地址范围与一第二逻辑地址范围，而该控制器自该主机接收该写入数据的一逻辑地址，并比较该逻辑地址与该界限值的大小以判断该写入数据是否为重要数据。
19.如权利要求15所述的闪存装置，其特征在于，该控制器对该些多层单元闪存的该些加速区所包括的区块独立进行磨损平均，而该控制器对该些多层单元闪存的该些正常区所包括的区块独立进行磨损平均。
20.如权利要求15所述的闪存装置，其特征在于，该些多层单元闪存与该控制器之间耦接多个数据总线，而该控制器将该写入数据的部份数据经由该些数据总线分别写入该些多层单元闪存。
21.如权利要求15所述的闪存装置，其特征在于，该控制器可经由多个芯片使能信号以分别使能该些多层单元闪存，而该控制器依序使能该些多层单元闪存以将该写入数据的部份数据分别写入该些多层单元闪存。
22.一种闪存装置，耦接至一主机，包括：
一加速多层单元闪存，包括多个第一区块，且每一该些第一区块包括多个分页，其中该些第一区块的该些分页被区分为具有高数据读写次数的强分页与具有低数据读写次数的弱分页；以及
一多层单元闪存，包括多个第二区块，且每一该些第二区块皆包括多个分页；以及
一控制器，自该主机接收欲写入该闪存装置的一写入数据，判断该写入数据是否为重要数据，当该写入数据为重要数据时将该写入数据写入该加速多层单元闪存的该些第一区块的强分页，以及当该写入数据不为重要数据时将该写入数据写入该多层单元闪存的该些第二区块的分页。
23.如权利要求22所述的闪存装置，其特征在于，该主机使用的逻辑地址范围依据一界限值被区分为一第一逻辑地址范围与一第二逻辑地址范围，而该控制器自该主机接收该写入数据的一逻辑地址，并比较该逻辑地址与该界限值的大小以判断是否该写入数据为重要数据。
24.如权利要求23所述的闪存装置，其特征在于，当该逻辑地址小于该界限值时，该控制器判断该写入数据为重要数据。
25.如权利要求23所述的闪存装置，其特征在于，该控制器维护一第一地址链接表以记录该加速区的该些第一区块的实体地址与第一逻辑区间的逻辑地址的对应关系，而该控制器维护一第二地址链接表以记录该正常区的该些第二区块的实体地址与第二逻辑区间的逻辑地址的对应关系。
26.如权利要求22所述的闪存装置，其特征在于，该控制器对该加速多层单元闪存所包括的该些第一区块独立进行磨损平均，而该控制器对该多层单元闪存所包括的该些第二区块独立进行磨损平均。
27.如权利要求22所述的闪存装置，其特征在于，当该写入数据为重要数据时，该控制器自该些第一区块中选取一目标区块，自该目标区块中选取多个目标分页，判断该些目标分页是否为强分页，以及当该些目标分页为强分页时将该写入数据写入该些目标分页。
28.如权利要求22所述的闪存装置，其特征在于，当该写入数据为该主机的系统数据时，该写入数据为重要数据；而当该写入数据为使用者数据时，该写入数据不为重要数据。
CN200910168700.0A 2008-09-17 2009-08-28 闪存装置及其运作方法 Active CN101676886B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US9762708P 2008-09-17 2008-09-17
US61/097,627 2008-09-17
US18016809P 2009-05-21 2009-05-21
US61/180,168 2009-05-21

Publications (2)

Publication Number Publication Date
CN101676886A CN101676886A (zh) 2010-03-24
CN101676886B true CN101676886B (zh) 2011-06-15

Family

ID=42008234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910168700.0A Active CN101676886B (zh) 2008-09-17 2009-08-28 闪存装置及其运作方法

Country Status (4)

Country Link
US (1) US20100070688A1 (zh)
CN (1) CN101676886B (zh)
TW (2) TWI403906B (zh)
WO (1) WO2010031308A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7913025B1 (en) * 2007-07-23 2011-03-22 Augmentix Corporation Method and system for a storage device
US8161223B1 (en) 2007-07-23 2012-04-17 Augmentix Corporation Method and system for a storage device
CN102214481A (zh) * 2010-04-06 2011-10-12 深圳市江波龙电子有限公司 一种多层单元闪存读写方法、装置及存储设备
TWI436363B (zh) * 2010-05-11 2014-05-01 Silicon Motion Inc 資料儲存裝置以及快閃記憶體之資料寫入方法
CN101894077B (zh) * 2010-06-24 2012-06-27 深圳市江波龙电子有限公司 一种数据存储方法及系统
TWI420298B (zh) * 2010-12-22 2013-12-21 Silicon Motion Inc 快閃記憶裝置及其資料存取方法
JP5736818B2 (ja) * 2011-02-14 2015-06-17 富士通株式会社 情報処理装置、制御方法、および制御プログラム
TW201239619A (en) 2011-03-21 2012-10-01 Silicon Motion Inc Writing method of a flash memory and flash memory device
US8935466B2 (en) 2011-03-28 2015-01-13 SMART Storage Systems, Inc. Data storage system with non-volatile memory and method of operation thereof
WO2012161659A1 (en) * 2011-05-24 2012-11-29 Agency For Science, Technology And Research A memory storage device, and a related zone-based block management and mapping method
KR20130128685A (ko) * 2012-05-17 2013-11-27 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US20140013031A1 (en) * 2012-07-09 2014-01-09 Yoko Masuo Data storage apparatus, memory control method, and electronic apparatus having a data storage apparatus
DE102013100937B3 (de) * 2013-01-30 2013-08-22 Hyperstone Gmbh Verfahren zur dauerhaft zuverlässigen Programmierung von Datenbits in Multi-Level-Zellen eines Flashspeichers und Flashspeicher mit MLC-Zellen
US8717827B1 (en) 2013-02-22 2014-05-06 Hyperstone Gmbh Method for the permanently reliable programming of multilevel cells in flash memories
TWI514141B (zh) * 2013-08-08 2015-12-21 Phison Electronics Corp 記憶體位址管理方法、記憶體控制器與記憶體儲存裝置
CN106021122A (zh) * 2016-05-12 2016-10-12 青岛海信宽带多媒体技术有限公司 光模块中闪存数据的写入方法及装置
FR3055992A1 (fr) * 2016-09-09 2018-03-16 Proton World International N.V. Gestion d'index dans une memoire flash
KR20180076605A (ko) * 2016-12-28 2018-07-06 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
TWI649759B (zh) * 2017-09-28 2019-02-01 慧榮科技股份有限公司 資料儲存裝置與將資料寫入記憶體裝置之方法
FR3072476A1 (fr) 2017-10-13 2019-04-19 Proton World International N.V. Unite logique de memoire pour memoire flash
CN110874184B (zh) * 2018-09-03 2023-08-22 合肥沛睿微电子股份有限公司 快闪记忆体控制器及相关电子装置
TWI707230B (zh) 2018-11-22 2020-10-11 瑞昱半導體股份有限公司 電腦系統、記憶體管理方法與非暫態電腦可讀取媒體
TWI704456B (zh) 2018-11-22 2020-09-11 慧榮科技股份有限公司 資料儲存裝置與資料存取方法
KR102650809B1 (ko) * 2019-08-02 2024-03-26 삼성전자주식회사 스토리지 장치 및 그것의 동작 방법
US11221792B1 (en) * 2020-10-13 2022-01-11 Bae Systems Information And Electronic Systems Integration Inc. Storage method using memory chain addressing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1595527A (zh) * 2003-09-09 2005-03-16 硅存储技术公司 统一的多级单元存储器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761732A (en) * 1996-06-28 1998-06-02 Intel Corporation Interleaving for memory cards
US7254668B1 (en) * 2002-10-28 2007-08-07 Sandisk Corporation Method and apparatus for grouping pages within a block
US6807610B2 (en) * 2002-11-01 2004-10-19 Silicon Storage Technology, Inc. Method and apparatus for virtually partitioning an integrated multilevel nonvolatile memory circuit
TWI270777B (en) * 2004-03-30 2007-01-11 Samsung Electronics Co Ltd Method and device for performing cache reading
US7386655B2 (en) * 2004-12-16 2008-06-10 Sandisk Corporation Non-volatile memory and method with improved indexing for scratch pad and update blocks
CN101273413B (zh) * 2005-09-29 2011-11-16 特科2000国际有限公司 使用单层单元和多层单元闪速存储器的便携式数据存储
US7583545B2 (en) * 2006-05-21 2009-09-01 Sandisk Il Ltd Method of storing data in a multi-bit-cell flash memory
KR100855467B1 (ko) * 2006-09-27 2008-09-01 삼성전자주식회사 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑장치 및 방법
KR100850515B1 (ko) * 2007-01-24 2008-08-05 삼성전자주식회사 멀티레벨 셀 플래시 메모리를 갖는 메모리 시스템 및그것의 프로그램 방법
TWI354996B (en) * 2007-12-31 2011-12-21 Phison Electronics Corp Wear leveling method and controller thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1595527A (zh) * 2003-09-09 2005-03-16 硅存储技术公司 统一的多级单元存储器

Also Published As

Publication number Publication date
TW201013406A (en) 2010-04-01
TWI403906B (zh) 2013-08-01
TWI485563B (zh) 2015-05-21
WO2010031308A1 (en) 2010-03-25
CN101676886A (zh) 2010-03-24
TW201342068A (zh) 2013-10-16
US20100070688A1 (en) 2010-03-18

Similar Documents

Publication Publication Date Title
CN101676886B (zh) 闪存装置及其运作方法
US10073627B2 (en) Addressing, interleave, wear leveling, and initialization schemes for different chip enables and memory arrays of different types
US10037167B2 (en) Multiple scheduling schemes for handling read requests
US8706952B2 (en) Flash memory storage device, controller thereof, and data programming method thereof
US9342371B2 (en) Boot partitions in memory devices and systems
US10095436B2 (en) Cache memory device and data processing method of the device
US20060218359A1 (en) Method and system for managing multi-plane memory devices
US11126369B1 (en) Data storage with improved suspend resume performance
US11640259B2 (en) Use of surplus erase block pairs in super block formation
CN111158579B (zh) 固态硬盘及其数据存取的方法
US11204698B2 (en) Memory controller to set operating environment of memory device, method of operating the same and storage device including the same
US20130346674A1 (en) Data writing method, memory controller and memory storage device
US20110016261A1 (en) Parallel processing architecture of flash memory and method thereof
CN101930407A (zh) 闪速存储器控制电路及其存储系统与数据传输方法
US8209472B2 (en) Data writing method for flash memory and control circuit and storage system using the same
US12056359B2 (en) Storage device, electronic device including storage device, and operating method thereof
CN102156619B (zh) 闪存储存装置、闪存控制器及闪存的数据写入方法
US8713242B2 (en) Control method and allocation structure for flash memory device
US20240126682A1 (en) Storage device, electronic device including the same, and operating method thereof
CN101826053A (zh) 闪存的存取方法及闪存装置
US20240320142A1 (en) Control method of flash memory controller and associated flash memory controller and storage device
US20240319897A1 (en) Control method of flash memory controller and associated flash memory controller and storage device
CN117806531A (zh) 数据处理方法及对应的数据储存装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant