CN110808236B - 一种pcb芯片及其二次封装工艺 - Google Patents
一种pcb芯片及其二次封装工艺 Download PDFInfo
- Publication number
- CN110808236B CN110808236B CN201911104504.7A CN201911104504A CN110808236B CN 110808236 B CN110808236 B CN 110808236B CN 201911104504 A CN201911104504 A CN 201911104504A CN 110808236 B CN110808236 B CN 110808236B
- Authority
- CN
- China
- Prior art keywords
- pcb
- chip
- groove
- pins
- hall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
- H10W70/413—Insulating or insulated substrates serving as die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
- H10W70/041—Connecting or disconnecting interconnections to or from leadframes, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明提出了一种PCB芯片及其二次封装工艺,涉及电子测量仪器技术领域。PCB芯片,包括:霍尔芯片,其包括相对的第一表面、第二表面,及芯片引脚;PCB板,其与芯片引脚焊接连接,PCB板上挖设有第一凹槽,霍尔芯片的第一表面朝向第一凹槽,第二表面远离第一凹槽;PCB引脚,其焊接在PCB板上,PCB引脚与芯片引脚电路连接;封装外壳,其包括相对的第三表面和第四表面,第三表面上开设有第二凹槽,PCB板及焊接在PCB板上的霍尔芯片与PCB引脚均容纳于第二凹槽内,第二表面与第二凹槽开口边缘齐平。霍尔芯片的第一表面和第二表面均呈裸露状态,霍尔芯片产生的内应力得以充分释放,以此保证芯片性能稳定,提高精确度,有利于产品批量生产和品质提升。
Description
技术领域
本发明属于新能源汽车电流传感器技术领域,涉及一种PCB芯片及其二次封装工艺。
背景技术
电流传感器作为电动汽车能量控制和反馈的重要组成部件,由于行业主流厂商对控制器功率密度提出较高的要求,这就要求电流传感器要做到小型化、集成化同时适应更苛刻的使用环境,尤其是振动环境及高电磁干扰环境。
焊接有霍尔元件的PCB板是电流传感器的重要组成部分,如CN208459468U公开的霍尔电流传感器。芯片封装是指安装半导体集成电路芯片的外壳,它有固定、密封、保护芯片并增强导热性能的作用。由于以上特性,越来越多的芯片厂家选择将大规模集成电路进行封装。因此,除了个别的定制化芯片,芯片的引脚定义通常都由芯片厂家决定,各个需要应用此芯片的设计也要根据芯片本身的引脚定义去设计电路。因此,引脚输出形式受到霍尔元件的限制不能满足用户多元化的需求。但想要根据电路转换从而重新确定引脚定义就是一件比较棘手的事情,主要存在以下几方面的问题:一、这类产品往往体积很小,不会有特别多的空间用以引脚电路转换。二、即使芯片引脚定义可以通过电路转换,芯片本身的固定是否牢固就形成了一种隐患。三、为确保芯片固定的稳固性,多数设计会选择封装二次注塑,但注塑的工艺本身决定了在注塑过程中会产生高压和高温,进而产生内部应力,这对芯片的集成电路会造成较大的损伤,同时降低芯片的性能,尤其是温漂方面的性能。温漂是指温度漂移,即芯片在不同温度下的表现与芯片在常温下的对比差值。温漂性能是评价芯片性能的重要指标。四、PCB封装在芯片部位容易出现环氧树脂分层现象,因此PCB封装容易开裂、密封性差。
发明内容
本发明的目的是针对现有的技术存在上述问题,提出了一种内部应力小、温漂性能好的PCB芯片及其二次封装工艺。
本发明的目的可通过下列技术方案来实现:一种PCB芯片,包括:
霍尔芯片,其包括相对的第一表面、第二表面,及芯片引脚;
PCB板,其与芯片引脚焊接连接,PCB板上挖设有第一凹槽,霍尔芯片的第一表面朝向第一凹槽,第二表面远离第一凹槽;
PCB引脚,其焊接在PCB板上,PCB引脚与芯片引脚电路连接;
封装外壳,其包括相对的第三表面和第四表面,第三表面上开设有第二凹槽,PCB板及焊接在PCB板上的霍尔芯片与PCB引脚均容纳于第二凹槽内,第二表面与第二凹槽开口边缘齐平。
作为本发明的进一步改进,第三表面上设置有第一凸台,第四表面上设置有第二凸台,第一凸台与第二凸台设置在PCB引脚与芯片引脚电路连通区域,第一凸台外侧面到PCB板靠近第一表面一侧的距离与第二凸台外侧面到PCB板远离第一表面一侧的距离相同。
本发明还提供了一种二次封装工艺,包括如下步骤:
S1:准备:PCB板上挖设第一凹槽;PCB引脚与芯片引脚电路连接;
S2:焊接:霍尔引脚通过表面组装技术(SMT)焊接在PCB板上,使霍尔芯片第一表面朝向第一凹槽,第二表面远离第一凹槽;
PCB引脚通过表面组装技术(SMT)焊接在PCB板上;
S3:封装:对焊接了霍尔芯片与PCB引脚的PCB板进行注塑封装,形成PCB芯片;
S4:烘烤:对封装后的PCB芯片进行烘烤,烘烤温度大于等于140℃,烘烤时间大于等于4小时。
作为本发明的进一步改进,所述S3封装中具体包括如下步骤:
A1:预热:对封装材料在50-70℃进行预热;
A2:装填:将焊接了霍尔芯片与PCB引脚的PCB板置于封装机模具内;
将预热后的封装材料注入封装机模具内;
A3:成型:封装机模具内进行保温保压,温度为130℃至180℃,压强为25至35bar,保温保压持续时间为1至3分钟。
作为本发明的进一步改进,所述封装材料为环氧树脂。
作为本发明的进一步改进,还包括步骤S5,S5:表面处理:对PCB芯片进行喷砂处理。
基于上述技术方案,本发明实施例至少可以产生如下技术效果:本发明创造性的在PCB板上挖设了第一凹槽,第二表面与第二凹槽开口边缘齐平。由此使霍尔芯片的第一表面和第二表面均呈裸露状态,在二次封装过程中第一表面和第二表面产生的内应力得以充分释放,以此保证芯片性能稳定,提高精确度,有利于产品批量生产和品质提升。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明,其中:
图1是对比例1的PCB芯片的结构示意图。
图2是对比例1的PCB芯片中霍尔芯片、PCB板与PCB引脚的结构分解示意图。
图3是实施例1、2的PCB芯片的结构示意图。
图4是实施例1、2的PCB芯片的结构分解示意图。
图5是实施例1、2、4的PCB芯片另一角度的结构示意图。
图6是实施例1、2、4的PCB芯片的结构剖视图。
图7是实施例3的PCB芯片的结构剖视图。
图8是实施例1的温度漂移折线图。
图9是实施例2的温度漂移折线图。
图10是实施例3的温度漂移折线图。
图11是实施例4的温度漂移折线图。
图12是对比例1的温度漂移折线图。
图13是对比例2的温度漂移折线图。
图14是在125℃温度下仿真模拟实施例1芯片内部的应力情况。
图15是在125℃温度下仿真模拟实施例3芯片内部的应力情况。
图中,100、霍尔芯片;110、第一表面;120、第二表面;130、芯片引脚;200、PCB板;210、第一凹槽;220、PCB引脚;300、封装外壳;310、第三表面;320、第四表面;330、第二凹槽;340、第一凸台;350、第二凸台。
具体实施方式
以下是本发明的具体实施例并结合附图,对本发明的技术方案作进一步的描述,但本发明并不限于这些实施例。
下面结合图1至图12对本发明提供的技术方案进行更为详细的阐述。
实施例1:
一种PCB芯片,如图3至图6所示,包括:霍尔芯片100、PCB板200、PCB引脚220、封装外壳300。
霍尔芯片100包括相对的第一表面110、第二表面120,及芯片引脚130;具体的,芯片引脚130设置在霍尔芯片100的两端。
PCB板200与芯片引脚130焊接连接,PCB板200上挖设有第一凹槽210,霍尔芯片100的第一表面110朝向第一凹槽210,第二表面120远离第一凹槽210。
PCB引脚220焊接在PCB板200上,PCB引脚220与芯片引脚130电路连接。
在现有技术中,如图2所示,PCB板200并未挖设第一凹槽210,因此往往霍尔芯片100的第一表面110紧贴PCB板200表面,经过封装后,第一表面110与PCB板200表面紧贴并产生无法释放的应力,这一应力严重损害到霍尔芯片100及其中的集成电路,由此导致芯片的性能降低,尤其是温漂方面的性能。本发明正是针对该问题对PCB芯片进行了改进,PCB板200上挖设第一凹槽210,霍尔芯片100的第一表面110朝向第一凹槽210,这一设计使霍尔芯片100第一表面110在封装过程中产生的应力可以通过第一凹槽210进行释放,以此保证芯片性能稳定。第一凹槽210的面积由霍尔芯片100大小决定,需确保霍尔芯片100不被PCB板200覆盖。
封装外壳300包括相对的第三表面310和第四表面320,第三表面310上开设有第二凹槽330,PCB板200及焊接在PCB板200上的霍尔芯片100与PCB引脚220均容纳于第二凹槽330内,第二表面120与第二凹槽330开口边缘齐平。第二表面120相对封装外壳300呈裸露状态,因此第二表面120在封装过程产生的应力可以完全释放,进一步保证芯片性能稳定。在本实施例中,霍尔芯片100的第一表面110、第二表面120均处于裸露状态,因此应力能够顺利释放,提高PCB芯片的性能稳定性。
封装外壳300的第三表面310上设置有第一凸台340,第四表面320上设置有第二凸台350,第一凸台340与第二凸台350设置在PCB引脚220与芯片引脚130电路连通区域,第一凸台340外侧面到PCB板200靠近第一表面110一侧的距离与第二凸台350外侧面到PCB板200远离第一表面110一侧的距离相同。第一凸台340和第二凸台350的设置是为了加强对PCB引脚220与芯片引脚130电路连通区域的保护。第一凸台340和第二凸台350的设置增大了PCB引脚220与芯片引脚130电路连通区域的封装外壳300厚度,因此密封保护效果更好,另外,第一凸台340外侧面到PCB板200靠近第一表面110一侧的距离与第二凸台350外侧面到PCB板200远离第一表面110一侧的距离相同,两侧构成对称设计,保证两侧厚度相同,应力相等,不会因厚度不同而产生不平衡的应力,有利于保证芯片性能稳定。在本实施例中,如图6所示,第一凸台340外侧面到PCB板200靠近第一表面110一侧的距离L1等于第二凸台350外侧面到PCB板200远离第一表面110一侧的距离L2,L1、L2均为1.0mm。
PCB引脚220与芯片引脚130通过电路连通实现PCB引脚220的电路转换,以此适应用户的多元化需求。因此,在此处PCB板200上引脚定义根据客户需求设计。具体的,霍尔芯片100在出厂时已经定义好每个引脚,例如第一个引脚连通正极,第二个引脚连通负极、第三个引脚接地,但客户需求为第一个引脚连通负极,第二个引脚接地,第三个引脚连通正极,在这种情况下则需要PCB引脚220与芯片引脚130通过电路连通实现PCB引脚220的电路转换,使PCB引脚220符合客户需求。
一种二次封装工艺,包括如下步骤:
S1:准备:PCB板200上挖设第一凹槽210;
S2:焊接:霍尔引脚通过表面组装技术(SMT)焊接在PCB板200上,使霍尔芯片100第一表面110朝向第一凹槽210,第二表面120远离第一凹槽210;
PCB引脚220通过表面组装技术(SMT)焊接在PCB板200上;
PCB引脚220与芯片引脚130电路连接;
S3:封装:对焊接了霍尔芯片100与PCB引脚220的PCB板200进行注塑封装,形成PCB芯片;
其中,S3包括如下具体步骤:
A1:预热:对解冻后的环氧树脂在50℃进行预热,预热时间为25S至35S;具体的预热时间根据环氧树脂质量大小进行确定,包含并不限定与本实施例所列举情形;
A2:装填:将焊接了霍尔芯片100与PCB引脚220的PCB板200置于封装机模具内;
将预热后的环氧树脂注入封装机模具内;
A3:成型:封装机模具内进行保温保压,温度为130℃,压强为25 bar,保温保压持续时间为3分钟;
S4:烘烤:对封装后的PCB芯片进行烘烤,烘烤温度为140℃,烘烤时间为4小时。
S5:表面处理:对烘烤后的PCB芯片进行喷砂处理,喷砂处理的气压为3-4kg/cm2,或者40-60Psi,喷砂处理时间为20S。
PCB(Printed Circuit Board)为印刷电路板。SMT是表面组装技术(表面贴装技术)(Surface Mounted Technology的缩写),是电子组装行业里的一种技术和工艺。电子电路表面组装技术(Surface Mount Technology,SMT),称为表面贴装或表面安装技术。它是一种将无引脚或短引线表面组装元器件(简称SMC/SMD,中文称片状元器件)安装在印制电路板(Printed Circuit Board,PCB)的表面或其它基板的表面上,通过再流焊或浸焊等方法加以焊接组装的电路装连技术。
PCB芯片进行二次封装过程为高温高压环境,因此各部件均会产生不同的性能变化,尤其是各部件因材料选择不同,其各自的热膨胀系统不同,因此在二次封装过程会产生不同程度的变形,由此导致的问题是二次封装过程不可避免会产生内应力,当内应力无法释放就会损害PCB芯片的性能。在本实施例中,PCB板200挖设第一凹槽210,用于释放霍尔芯片100的应力。此外,PCB板200挖设第一凹槽210后,避免了环氧树脂分层在封装过程中出现的分层现象,因此使二次封装结构更稳定、性能更优良,避免分层导致的开裂问题。
经注塑封装后的PCB芯片经140℃,2小时以上的烘烤,可在释放注塑应力的同时,固化芯片性能。
在本发明中采用温度漂移来评价PCB芯片性能。温度漂移,指环境温度变化时引起晶体管参数变化,从而影响芯片输出的现象。具体而言,温度漂移是测量芯片输出电压值与理论值的差值/产品全量程输出范围的百分比。图8-图12的各实施例和对比例的温度漂移折线图是PCB芯片分别在零下40℃、零上125℃、常温25℃条件下的温度漂移折线图。零下40℃、零上125℃分别代表了最低温和最高温的两个极限温度。图8所示为实施例1中的PCB芯片分别在零下40℃、零上125℃与常温25℃条件下的温度漂移折线图。
通过对烘烤后的PCB芯片进行喷砂处理,能够有效去除PCB芯片表面的毛刺。
本发明的优点如下:
1、PCB芯片体积小,在PCB芯片内即完成引脚电路转换,PCB芯片可以放置于铁芯气隙处。
2、通过一体注塑封装将芯片与PCB板200固定,增加了其可靠性与保密性。
3、通过对封装外壳300和PCB板200的调整,降低了注塑工艺过程中的高温和高压对芯片本身的性能影响,使芯片的受影响程度在可接受范围内。
4、以上优化与提升的成本低,与直接一体注塑成本几乎无异,因此有利于产品批量生产和品质提升。
5、PCB板200挖设第一凹槽210的设计使二次封装密封性更好,避免分层导致的开裂问题。
6、PCB芯片结构简单、易装配、成本低、可应用于相对严酷环境、定制性强(用一款芯片满足不同客户的不同定制化需求,比如PCB引脚数量变化,PCB引脚可弯曲)。
实施例2:
实施例2与实施例1的PCB芯片结构相同,区别在于两者二次封装工艺部分参数不同,具体如下:
二次封装工艺,包括如下步骤:
S1:准备:PCB板200上挖设第一凹槽210;PCB引脚220与芯片引脚130电路连接;
S2:焊接:霍尔引脚通过表面组装技术(SMT)焊接在PCB板200上,使霍尔芯片100第一表面110朝向第一凹槽210,第二表面120远离第一凹槽210;
PCB引脚220通过表面组装技术(SMT)焊接在PCB板200上;
S3:封装:对焊接了霍尔芯片100与PCB引脚220的PCB板200进行注塑封装,形成PCB芯片;
其中,S3包括如下具体步骤:
A1:预热:对解冻后的环氧树脂在70℃进行预热,预热时间为25S至35S;
A2:装填:将焊接了霍尔芯片100与PCB引脚220的PCB板200置于封装机模具内;
将预热后的环氧树脂注入封装机模具内;
A3:成型:封装机模具内进行保温保压,温度为180℃,压强为35 bar,保温保压持续时间为1分钟;
S4:烘烤:对封装后的PCB芯片进行烘烤,烘烤温度为140℃,烘烤时间为24小时。
S5:表面处理:对烘烤后的PCB芯片进行喷砂处理,对烘烤后的PCB芯片进行喷砂处理,喷砂处理的气压为3-4kg/cm2,或者40-60Psi,喷砂处理时间为20S。
图9所示为实施例2中的PCB芯片分别在零下40℃、零上125℃与常温25℃条件下的温度漂移折线图。
实施例3:
实施例3与实施例1的区别在于:如图7所示,第三表面310上未设置第一凸台340,第四表面320上设置有第二凸台350,第三表面310到PCB板200靠近第一表面110一侧的的距离与第二凸台350外侧面到远离第一表面110一侧的PCB板200的距离不同。在本实施例中,如图7所示,第一凸台340外侧面到PCB板200靠近第一表面110一侧的距离L3为0.6mm,第二凸台350外侧面到PCB板200远离第一表面110一侧的距离L4为0.8mm,两者并不相同。
实施例3与实施例1的二次封装工艺完全相同。
图10所示为实施例3中的PCB芯片分别在零下40℃、零上125℃与常温25℃条件下的温度漂移。
实施例4:
实施例4与实施例1的PCB芯片结构相同,区别在于两者二次封装工艺部分参数不同,具体如下:
二次封装工艺,包括如下步骤:
S1:准备:PCB板200上挖设第一凹槽210;PCB引脚220与芯片引脚130电路连接;
S2:焊接:霍尔引脚通过表面组装技术(SMT)焊接在PCB板200上,使霍尔芯片100第一表面110朝向第一凹槽210,第二表面120远离第一凹槽210;
PCB引脚220通过表面组装技术(SMT)焊接在PCB板200上;
S3:封装:对焊接了霍尔芯片100与PCB引脚220的PCB板200进行注塑封装,形成PCB芯片;
其中,S3包括如下具体步骤:
A1:预热:对解冻后的环氧树脂在60℃进行预热,预热时间为25S至35S;
A2:装填:将焊接了霍尔芯片100与PCB引脚220的PCB板200置于封装机模具内;
将预热后的环氧树脂注入封装机模具内;
A3:成型:封装机模具内进行保温保压,温度为170℃,压强为30 bar,保温保压持续时间为2分钟;
S4:烘烤:对封装后的PCB芯片进行烘烤,烘烤温度为140℃,烘烤时间为12小时。
S5:表面处理:对烘烤后的PCB芯片进行喷砂处理,对烘烤后的PCB芯片进行喷砂处理,喷砂处理的气压为3-4kg/cm2,或者40-60Psi,喷砂处理时间为20S。
图11所示为实施例4中的PCB芯片分别在零下40℃、零上125℃与常温25℃条件下的温度漂移折线图。
对比实施例1、2、4的温度漂移折线图,PCB芯片的温度漂移偏移幅度均较低,由此证明本发明的改进使PCB芯片的性能更稳定。
对比例1:
对比例1与实施例1的区别在于:如图1至图2所示,PCB板200上未挖设第一凹槽210,第二凹槽330开设于封装外壳300内,第二表面120包裹于封装外壳300内部。
对比例1与实施例1的二次封装工艺完全相同。
图12所示为对比例1中的PCB芯片分别在零下40℃、零上125℃与常温25℃条件下的温度漂移折线图。
对比例2:
对比例2与实施例1的PCB芯片结构相同,区别在于实施例4二次封装工艺未包含S4烘烤步骤,S5:表面处理的对象为封装成型后的PCB芯片。
图13所示为对比例2中的PCB芯片分别在零下40℃、零上125℃与常温25℃条件下的温度漂移。
如图8与图13所示,对比实施例1与对比例2可知,经烘烤步骤的实施例1的PCB芯片的温度漂移偏移幅度低于未经烘烤步骤的对比例2。由此可知,PCB芯片在烘烤过程中进一步释放应力,因此其性能稳定性更佳,温度漂移更稳定。
如图8与图12所示,对比实施例1与对比例1可知,经过对PCB芯片结构的调整及工艺的优化,实施例1的PCB芯片的温度漂移偏移幅度明显低于对比例1,因此,本发明对于PCB芯片的调整确实有效释放PCB芯片中的内应力,优化芯片性能,提高性能稳定性。
如图8与图10所示,对比实施例1与实施例3可知,第一凸台340和第二凸台350的设置使第一凸台340外侧面到PCB板200靠近第一表面110一侧的距离与第二凸台350外侧面到PCB板200远离第一表面110一侧的距离相同,两侧构成对称设计,保证两侧厚度相同,应力相等,不会因厚度不同而产生不平衡的应力,有利于保证芯片性能稳定。图14与图15为采用Ansys软件在125℃条件下仿真模拟实施例1与实施例3芯片内部应力情况。图中深色区域代表应力较小,颜色越浅代表应力越大。对比1区域,图14颜色比图15深(深色区域较多),表明实施例1同样区域受应力比实施例3小,因此进一步表明对称设计在对抗内部应力时更有优势。
本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代,但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。
Claims (6)
1.一种PCB芯片,其特征在于,包括:
霍尔芯片,其包括相对的第一表面、第二表面,及芯片引脚;
PCB板,其与芯片引脚焊接连接,PCB板上挖设有第一凹槽,霍尔芯片的第一表面朝向第一凹槽,第二表面远离第一凹槽;
PCB引脚,其焊接在PCB板上,PCB引脚与芯片引脚电路连接;
封装外壳,其包括相对的第三表面和第四表面,第三表面上开设有第二凹槽,PCB板及焊接在PCB板上的霍尔芯片与PCB引脚均容纳于第二凹槽内,第二表面与第二凹槽开口边缘齐平。
2.根据权利要求1所述的PCB芯片,其特征在于,第三表面上设置有第一凸台,第四表面上设置有第二凸台,第一凸台与第二凸台设置在PCB引脚与芯片引脚电路连通区域,第一凸台外侧面到PCB板靠近第一表面一侧的距离与第二凸台外侧面到PCB板远离第一表面一侧的距离相同。
3.一种用于如权利要求1至2任一项所述的PCB芯片的二次封装工艺,其特征在于,包括如下步骤:
S1:准备:PCB板上挖设第一凹槽;PCB引脚与芯片引脚电路连接;
S2:焊接:霍尔引脚通过表面组装技术(SMT)焊接在PCB板上,使霍尔芯片第一表面朝向第一凹槽,第二表面远离第一凹槽;
PCB引脚通过表面组装技术(SMT)焊接在PCB板上;
S3:封装:对焊接了霍尔芯片与PCB引脚的PCB板进行注塑封装形成封装外壳,形成PCB芯片;
S4:烘烤:对封装后的PCB芯片进行烘烤,烘烤温度大于等于140℃,烘烤时间大于等于4小时。
4.根据权利要求3所述的二次封装工艺,其特征在于,所述S3封装中具体包括如下步骤:
A1:预热:对封装材料在50-70℃进行预热;
A2:装填:将焊接了霍尔芯片与PCB引脚的PCB板置于封装机模具内;
将预热后的封装材料注入封装机模具内;
A3:成型:封装机模具内进行保温保压,温度为130℃至180℃,压强为25至35bar,保温保压持续时间为1至3分钟。
5.根据权利要求4所述的二次封装工艺,其特征在于,所述封装材料为环氧树脂。
6.根据权利要求3所述的二次封装工艺,其特征在于,还包括步骤S5,S5:表面处理:对PCB芯片进行喷砂处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911104504.7A CN110808236B (zh) | 2019-11-13 | 2019-11-13 | 一种pcb芯片及其二次封装工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911104504.7A CN110808236B (zh) | 2019-11-13 | 2019-11-13 | 一种pcb芯片及其二次封装工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110808236A CN110808236A (zh) | 2020-02-18 |
| CN110808236B true CN110808236B (zh) | 2021-04-13 |
Family
ID=69502294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911104504.7A Active CN110808236B (zh) | 2019-11-13 | 2019-11-13 | 一种pcb芯片及其二次封装工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110808236B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112815976B (zh) * | 2020-03-12 | 2025-09-23 | 唐智科技湖南发展有限公司 | 一种传感器 |
| CN117644371B (zh) * | 2023-11-16 | 2024-10-29 | 宁波中车时代传感技术有限公司 | 一种霍尔芯片与外壳的装配装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005265550A (ja) * | 2004-03-17 | 2005-09-29 | Denso Corp | センサ装置及びその製造方法 |
| CN102916007A (zh) * | 2011-08-02 | 2013-02-06 | 上海腾怡半导体有限公司 | 一种3-d霍尔传感器及其制造方法 |
| CN105321921A (zh) * | 2006-07-14 | 2016-02-10 | 阿莱戈微系统有限责任公司 | 为用于集成电路的部件实现无源附着的方法和设备 |
| CN208207180U (zh) * | 2018-06-11 | 2018-12-07 | 南通捷晶半导体技术有限公司 | 一种霍尔传感器引线框架 |
-
2019
- 2019-11-13 CN CN201911104504.7A patent/CN110808236B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005265550A (ja) * | 2004-03-17 | 2005-09-29 | Denso Corp | センサ装置及びその製造方法 |
| CN105321921A (zh) * | 2006-07-14 | 2016-02-10 | 阿莱戈微系统有限责任公司 | 为用于集成电路的部件实现无源附着的方法和设备 |
| CN102916007A (zh) * | 2011-08-02 | 2013-02-06 | 上海腾怡半导体有限公司 | 一种3-d霍尔传感器及其制造方法 |
| CN208207180U (zh) * | 2018-06-11 | 2018-12-07 | 南通捷晶半导体技术有限公司 | 一种霍尔传感器引线框架 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110808236A (zh) | 2020-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7633015B2 (en) | Conforming, electro-magnetic interference reducing cover for circuit components | |
| US8770988B2 (en) | Connector | |
| JP3752444B2 (ja) | 圧力検出装置 | |
| CN107535046A (zh) | 射频模块 | |
| JP5907129B2 (ja) | 電子回路基板内蔵コネクタ、及び、電子回路基板内蔵コネクタの製造方法 | |
| US20120002381A1 (en) | Method for manufacturing a liquid-tight electronic device, and liquid-tight electronic device | |
| JP4940017B2 (ja) | 電子ユニットの製造方法 | |
| JP5984526B2 (ja) | 表面実装型デバイス | |
| CN110808236A (zh) | 一种pcb芯片及其二次封装工艺 | |
| JP5749066B2 (ja) | インダクタ一体型リードフレーム、並びに、電子回路モジュール及びその製造方法 | |
| CN102232234A (zh) | 陶瓷电子部件 | |
| JP5433148B2 (ja) | 圧電トランスの実装方法及び圧電トランス | |
| JP2003258137A (ja) | 半導体装置 | |
| JP2009218432A (ja) | 高周波モジュールおよび高周波モジュールの製造方法 | |
| KR200345687Y1 (ko) | 휴대용 단말기의 이엠아이 차폐구조 | |
| JP6498566B2 (ja) | パワー半導体モジュール及びその製造方法 | |
| JP2007157763A (ja) | 回路モジュール | |
| JP2020090912A (ja) | イグナイタ組立体およびイグナイタユニット | |
| JPH0685126A (ja) | 半導体装置 | |
| JP4476163B2 (ja) | パチンコ玉検知センサ | |
| US20100156589A1 (en) | Resistor and method for making a resistor | |
| JP2013110413A (ja) | 電子素子及び/又は電気素子のための回路装置 | |
| JP6370617B2 (ja) | チップアンテナ | |
| US20240304364A1 (en) | Varistor module and method of manufacturing a varistor module | |
| JP4887959B2 (ja) | センサ装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |