CN110797063A - 忆阻器存储芯片及其操作方法 - Google Patents

Abstract

本发明公开了一种忆阻器芯片及其操作方法，包括电源管理模块，译码模块，存储模块，逻辑控制模块，读写模块，I/O模块；读写模块在选址后依据逻辑控制模块提供的控制信号对存储阵列执行相应的操作，接口模块用于将读写模块读出的数据输出，译码模块的行译码器与存储模块之间设置有字线电压转化模块，以此方式，输入至存储阵列中的字线晶体管栅极的电压是经过调节后的电压。按照本发明实现的双极型忆阻器芯片及其操作方法，忆阻器存储器件限流后失效的可能性降低，器件高低阻分布会比较均匀，数据读出稳定并显著提高器件使用寿命，应用于多值忆阻器件，限流后阻态也会相应稳定。

Description

忆阻器存储芯片及其操作方法

技术领域

本发明属于存储器领域，更具体地，涉及一种忆阻器芯片及其操作方法。

背景技术

通过对以忆阻材料为基底的存储器材料施加适当的电压，来使忆阻材料在高阻和低阻之间进行转换，其中低阻态是导电通路形成的状态，具有低阻值，相反高阻态则是导电通路断开的状态，具有高阻值，因此可以通过高低阻来储存数据。同样的，也存在多个阻态的忆阻器，既一个忆阻单元能存储多个值。

忆阻器的存储和读取操作包括多种幅值大小不同的电压，例如忆阻器读写操作中最基本的操作为set(写1)和reset(写0)操作，对于忆阻器的各种操作，需要快速准确地在忆阻器电极端加上电压，其中多阻态忆阻器的操作则是加多个相应的set或者reset脉宽来达到相应的电阻态。这种电压的调配需要控制逻辑的紧密配合，并且需要在忆阻器相应被选中的存储单元上施加合适的操作电压，从而实现存储功能，如果在操作电压上有失准，会使得忆阻器的存储寿命变短，失效几率变高，使得读出数据失准。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种忆阻器芯片，可以实现稳定的读写操作。

为实现上述目的，按照本发明，提供一种忆阻器芯片，其特征在于，所述芯片包括电源管理模块，译码模块，包含若干存储阵列的存储模块，逻辑控制模块，读写模块，I/O模块；

所述逻辑控制模块为所述芯片提供控制信号，所述译码器模块接收所述逻辑控制模块的控制对待操作的存储阵列执行选址，所述读写模块在选址后依据所述逻辑控制模块提供的控制信号对存储阵列执行相应的操作，所述接口模块用于将所述读写模块读出的数据输出，所述译码模块的字线译码器与所述存储模块之间设置有字线电压转化模块，以此方式，输入至存储阵列中的字线晶体管栅极的电压是经过调节后的电压。

进一步地，所述字线电压转化电路将输入所述字线晶体管的栅极电压依据限流大小进行设定，包括如下参数：忆阻器存储单元高低阻，所述字线晶体管参数包括宽长比、工艺导通电压Vth。

进一步地，所述字线电压转化电路由第一MOS管及第二MOS管组成，其中有待转化的输入信号同时输入第一MOS管及第二MOS管的栅极，其中第一MOS管的漏极接第二MOS管的源极，其中第二MOS管的漏极接地，第一MOS管的源极输出为转化后的电压。

进一步地，所述字线电压转化电路有第三MOS管、第四MOS管、第五MOS管、第六MOS管，反相器，转化前的电压同时输入至第五MOS管、并经过所述反相器后输入至第六MOS管的栅极，所述第五MOS管、第六MOS管的漏极同时连接接地，第五MOS管源极接第三MOS管的漏极，第六MOS管的源极接第四MOS管的漏极，第五MOS管源极接第三MOS管的漏极之间的电压输入至第四MOS管的栅极，其中第三MOS管与第四MOS管的源极接电压转化参考电压，其中第三MOS管的栅极输出为转化后的电压。

进一步地，所述读写模块中的写电路包括第一极写电路电压选择器及第二极写电路电压选择器，用于选取对应操作所施加的电压从而形成回路。

进一步地，所述读写模块中的读电路包括有与所述存储模块连接的读电压跟随电路，以及与读电压跟随电路连接的读电压转化电路，其中还包括有与接地参考电阻形成回路的参考电压跟随电路，以及与所述参考电压跟随电路连接的参考电压转化电路，所述写电压转化电路以及与所述参考电压转化电路输出的信号经过差分灵敏放大器转化为读出信号输出。

本发明还提出了一种忆阻器芯片的操作方法，其特征在于，所述操作方法主要包括如下步骤：

通过逻辑控制模块选中导通相应的忆阻器单元，此时电源管理模块输出操作电压，读写模块根据相应操作的控制信号控制选择器选择电压形成操作回路，输入至存储阵列中的字线晶体管栅极的电压经过列译码器后的字线电压转化模块调节，达到限流的作用。

进一步地，所述字线电压转化电路将输入所述字线晶体管的栅极电压依据限流大小来进行设定，包括如下参数：忆阻器存储单元高低阻，所述字线晶体管参数包括宽长比、工艺导通电压Vth。

本发明还公开了一种忆阻器的字线电压转化电路，其特征在于，所述字线电压转化电路利用所述忆阻器存储阵列中的开关管字线晶体管同时作为限流器件，所述字线电压转化电路设置于字线译码器及所述字线晶体管之间，将输入所述字线晶体管的栅极电压依据设定限流大小进行转化。

进一步地，其在工艺实现上与所述存储阵列集成，或设置于外围电路中。

总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：

(1)本发明提出的忆阻器芯片及操作方法中，对限流电路进行了新的设计，将开关管字线晶体管同时作为限流器件，将开关晶体管的作用进行了扩展，电路结构简单，不需要增加额外设计的电路，不需要额外补充其它的晶体管来进行限流；

(2)本发明提出的忆阻器芯片及操作方法中，在扩展字线晶体管的使用作用的前提下，充分利用电源电压，进一步简化电路结构，在字线译码器及字线晶体管栅极之间设置电压转化来提供限流电压。

(3)按照本发明提出的忆阻器芯片及操作方法，在简化电路结构的同时，也给工艺实现提供了更加可靠的选择，并且采用了限流电路之后，显著提高了忆阻器读出单元的可靠性。

附图说明

图1为按照本发明实现的忆阻器芯片中的存储器阵列的存储单元示意图；

图2为按照本发明实现的忆阻器芯片中的存储器阵列的存储单元所对应的基础存储构架示意图；

图3为按照本发明实现的忆阻器芯片中的存储器阵列构架示意图；

图4为按照本发明实现的忆阻器芯片的组成结构示意图；

图5为按照本发明实现的忆阻器芯片的读写操作下的电压转化列表；

图6为按照本发明实现的忆阻器芯片的存储阵列的写电路结构示意图；

图7为按照本发明实现的忆阻器芯片的存储器阵列的读电路框图结构示意图；

图8为按照本发明实现的忆阻器芯片的存储器阵列的读电路具体结构示意图；

图9为按照本发明实现的忆阻器芯片的字线电压转化的具体电路结构的实施方式之一；

图10为按照本发明实现的忆阻器芯片的字线电压转化的具体电路结构的实施方式之二；

图11为按照本发明实现的忆阻器芯片的电压转化步骤流程示意图。

所有视图中，同一个附图标记表示相同的结构与零件，其中：

1：存储模块2：译码模块3：字线电压转化模块4：逻辑控制模块

5：读写模块6：电源管理模块7：I/O模块8：第一极写电路电压选择器9：第二极写电路电压选择器

111：忆阻器上电极(TiN)110：忆组器功能层(HfOx)112：忆组器下电极(TiN)11：1T1R结构中的忆组器单元13：1T1R结构中的字线晶体管132：1T1R结构中的晶体管源极12：存储阵列中的位线选择晶体管13：存储阵列中的字线选择晶体管

21：列译码器22：块译码器23：行译码器

31：PMOS管32：NMOS管33：PMOS管34：PMOS管35：NMOS管36：NMOS管37：反向器

51：读电压跟随电路52：读电压转化电路53：参考电压跟随电路54：参考电压转化电路55：参考电阻56：灵敏差分放大器

511：电压跟随放大器512：电压跟随PMOS管521：电压转化PMOS管531：参考电压跟随放大器532：参考电压PMOS管541：参考电压PMOS管

具体实施方式

本发明的实施例将配合图1至图7详述如下：

图1为按照本发明实现的忆阻器读写电路所应用的存储单元，其结构包含三个部分，上电极100，功能层110，下电极120。是一种典型的三明治结构，上电极和下电极的电极材料为Ti，Ta，TiN，TaN，功能层材料为HfOx。

在本发明所涉及的一种具体实施方式中，忆阻存储单元的上电极材料为TiN，功能层材料为HfOx，下电极材料为Ti。当在上电极加一定的正电压，下电极接0电压时，将执行Set操作，此时将忆阻存储单元置于低阻状态(称为加正向电压)。当在下电极加一定的正电压，上电极接0电压时，将执行Reset操作，将忆阻器至于高阻状态(称为加反向电压)，具备上述特性的忆阻存储单元属于一种典型的双极型忆阻器，当然，本发明所设计的电路结构适用于双极型忆阻器，上述材料的实施方式只是举例忆阻器领域的典型制备材料。

图2为按照本发明实现的忆阻器读写电路所应用的存储单元所对应的基础存储构架示意图，为传统的1T1R构架，即1个晶体管1个忆阻器单元。其中晶体管的栅极接字线控制信号，漏极接忆阻器的下电极，上电极111接位选择晶体管源极。

图3为按照本发明实现的忆阻器读写电路所应用的存储单元所对应的存储阵列构架示意图。位选择晶体管300源极接一列存储单元的上电极，字选择晶体管320同一行共栅极，由此构成一个N×M的存储阵列，当第X个字选择晶体选中，第Y个位晶体管选中时，将只选中第X行Y列的存储单元。

图4为按照本发明实现的忆阻器芯片的组成结构示意图，包含块译码器22，行译码器23，列译码器21，组成存储模块1的存储阵列(存储阵列可以存在多个，图示中所举出的4个只是其中一种实施方式)，字线电压转化3，电源管理模块6，逻辑控制模块4，读写模块5，I/O模块7。其中电源管理模块6可以由LDO设计也可以使用DC-DC开关电源设计。

其中，作为本发明的芯片结构的工作方式：

逻辑控制模块4用于为整个忆阻器芯片提供控制信号，译码器模块2接收控制信号在存储阵列中选中相应的存储单元，其中I/O模块7用于将读写模块5读出的数据输出至其它设备，例如显示设备等，其中读写模块5用于将电源管理模块6供给的读写电压作用于选中的存储阵列中的存储单元从而完成相应的读写操作，其中，作为本发明的改进，在行译码器23与存储阵列之间设置有字线电压转化电路3，以此方式，通过行译码器23输入至存储阵列中的字线晶体管栅极的电压是经过调节后的电压，从而保证忆阻器的工作电压的稳定性，在忆阻器芯片的工作模式中，是通过电源管理模块6输出多个电压，经过选择器输出当前操作对应的电压输出至存储器阵列的位线晶体管栅极，达到限流的作用，但是上述输出的电压直接作用于存储阵列可能存在电压带载不够的问题，主要技术原因如下：(1)存储阵列存在多个栅极负载；(2)经过电压选择器选择出来的电压，并不是直接作用于位线晶体管的栅极；(3)电源电压模块化固化，译码器的逻辑电压输出为电源电压，不可能是输入字线晶体管栅极所需要的限流电压。基于以上原因，为芯片能实现稳定的读写操作，需要在行译码器23与存储阵列之间设置字线电压转化模块。

图5为该芯片读写操作基本四个操作所需施加的电压：

forming操作：在选中的忆阻器单元的上电极施加V_forming电压，字线晶体管施加Vw_forming电压，字线晶体管源极接地，施加正向的ΔV_forming电压于忆阻器单元；

Set操作(写1操作)：在选中的忆阻器单元的上电极施加V_set电压，字线晶体管施加Vw_set电压，字线晶体管源极接地，达到施加正向的ΔV_set电压于忆阻器；

Reset操作(写0操作)：在选中的忆阻器单元的上电极接地，字线晶体管施加vdd电压，字线晶体管源极施加V_reset电压，达到施加反向的ΔV_reset电压于忆阻器；

Read操作：在选中的忆阻器单元的上电极施加V_read电压，字线晶体管施加Vdd电压，字线晶体管源极接地，达到施加正向的ΔV_read电压于忆阻器。

对于上述的芯片架构，如图6-8中所示，为对应于上述芯片架构中的读写模块具体结构示意图。

如图6中所示，在写操作时，行、列、块译码器将译码4个存储阵列中的一个，并在选中的存储阵列中选中一条位与字线，此时将选中存储阵列中的一个单元。

其中电源管理模块6提供相应的电压给读写模块5，读写模块5中的第一极写电路电压选择器8和第二极写电路电压选择器9根据控制信号选择相应操作的电压施加于存储阵列中的位线选择晶体管12；

进行forming操作时，译码输出的字线电压将为Vw_forming，电源管理模块6将向读写模块5与字线电压转换模块3提供相应电压。逻辑控制模块4将控制读写模块5执行forming操作。读写模块5中的第一极写电路电压选择器8和第二极写电路电压选择器9控制信号分别选择V_forming与gnd加到存储阵列的上端与下端。从而执行forming操作。

同理Set操作将在存储阵列的第一极与第二极加上V_set与gnd电压，并且字线电压转换模块3将在阵列WL上施加Vw_set。而Reset操作则通过读写模块5中的第一极写电路电压选择器8和第二极写电路电压选择器9控制信号分别加gnd与V_reset电压，且字线电压转换模块3施加vdd电压。以此方式完成Forming，Set，Reset三种操作。

如图7中所示，对于上述芯片的读操作而言，其模块主要包括如下部分，其中包括有与存储阵列1连接的读电压跟随电路51，以及与读电压跟随电路51连接的读电压转化电路52，以及参考电压一侧，其中包括有接地的参考电阻55，以及与参考电阻55形成回路的参考电压跟随电路53，以及与参考电压跟随电路53连接的参考电压转化电路54，写电压转化电路52以及与参考电压转化电路54输出的信号经过差分灵敏放大器56转化为读出信号输出。

如图8中所示，在上述读电路框架结构的基础之上，进一步地，读电压跟随电路51包括放大器511，PMOS反馈管512，其中放大器511一输入端接V_read输入，放大器511的输出端接PMOS反馈管512的栅极，

放大器511的另外一输入端还接PMOS反馈管512的漏极，其中PMOS反馈管512的源极接读电压转化电路52，其中读电压转化电路52为连接PMOS管521栅极源极饱和连接而成的二极管，该输出信号输出至差分灵敏放大器56。

进一步地，读参考电压跟随电路53包括放大器531，PMOS反馈管532，其中放大器531一输入端接V_read输入，放大器531的输出端接PMOS反馈管512的栅极，放大器531的另外一输入端还接PMOS反馈管512的漏极，其中PMOS反馈管532的源极接参考电压转化电路54，其中PMOS管532的漏极还通过参考电阻55接地，其中参考电压转化电路53为连接PMOS管541栅极源极而成的二极管，该输出信号输出至差分灵敏放大器56。

其中，对于上述读电路的过程而言，对于读操作电源管理模块6将为读写模块5提供读电压V_read，逻辑控制模块4将向读写模块5提供控制信号，。3个译码器(行、列、块)将在存储阵列中选中一个存储单元。且字线的电压由字线电压转换模块3的转化后为vdd。放大器511与PMOS反馈管511将作为电压跟随器，在存储阵列1对应选中的忆阻器单元上端提供V_read电压，提供稳定快速的电压，而对应选中的忆阻器单元的下端将接地。此时在选中的忆阻器单元上将会施加一个正向的读电压V_read，此时该条支路会产生读电流，经过饱和连接的PMOS管521，在差分灵敏放大器56一端产生一个电压。同时在参考电阻55端产生V_read电压，得到读电流，经过二极管连接PMOS反馈管531在差分灵敏放大器531的另一端产生对照电压。

其中参考电阻55的选择将介入忆阻器高阻与低阻之间，例如，当忆阻器单元为低阻状态时，PMOS反馈管521电压将小于PMOS反馈管541的电压，当忆阻器单元为高阻状态时，PMOS反馈管521电压将小于PMOS反馈管541的电压，差分灵敏放大器56将两端电压比较放大，将得到一个高(Vdd)或低(0)电压值，即代表存储数据1与0。然后由差分灵敏放大器56读出的数据经过IO模块7输出给其他外接设备。

作为本发明的字线电压转化模块3，主要实现的作用是电压的转化，在具体的电路结构上，具体给出如下两种实施方式，其中之一如图9中所示，其中，由PMOS管31及NMOS管32组成，其中有待转化的输入信号同时输入PMOS管31及NMOS管32的栅极，其中PMOS管31的漏极接NMOS管32的源极，其中NMOS管32的漏极接地，而PMOS管31的源极输出为转化后的电压。

如图10中所示，作为本发明的字线电压转化电路的另外一种实施方式，其中上述电路包括有PMOS管33、PMOS管34、NMOS管35、NMOS管36，反相器37，其中电压转化前的电压同时输入至NMOS管35、经反相器37后输入NMOS管36的栅极，其中NMOS管35、NMOS管36的漏极同时连接接地，NMOS管35源极接PMOS管33的漏极，NMOS管36的源极接PMOS管34的漏极，NMOS管35源极接PMOS管33的漏极之间的电压输入至PMOS管34的栅极，其中PMOS管33与PMOS管34的源极接转化参考电压，其中PMOS管33的栅极输出为转化后的电压。

如图11中所示，本发明还提出了一种忆阻器芯片的字线电压转化方法，主要包括的工作步骤如下：

通过逻辑控制模块3选中导通相同的忆阻器单元，此时电源管理模块6输出相应的供应电压，在读写模块5根据相应操作的影响控制信号控制其中的选择器选择电压输入至相应的存储阵列，从而形成相应操作的回路，而此时作用于字线的电压会将经过列译码器23后的电压转化电路输出后作用于字线晶体管的栅极，达到限流的作用。

总之，按照本发明提供了一种忆阻器存储芯片，针对忆阻器，提供了合理的读写方法与模型。

其中，按照本发明的限流作用的设置，电压转化的大小主要依据限流大小进行设定，包括如下参数：忆阻器存储单元高低阻，字线晶体管参数包括宽长比、工艺导通电压Vth，也即是评估所限回路所具备的器件参数情况来进行限流大小的设计。

其中，本实施方式中明确限定反馈管为PMOS，但这并不严格限定，依据在电路中的导通方式选择不同的MOS管，针对各极的导通连接进行改型选择即可。

对于不同的双极性存储单元而已，高阻和低阻的设置对应写、擦、读等各种操作所施加的正反向电压及对应的读写电路设置，可依据存储单元材料性质设置对应的限流电路结构形式，并对限流参数进行设计改型，对于多值忆阻器，同样可以根据各个电阻态来设置对应的操作电路，对于不同的电阻态所对应的操作回路，皆可依据本发明的思路对限流大小设计相应电压转化电路。

按照本发明实现的读写电路，需要由控制器进行各类控制信号的产生实现存储单元阵列的选择及读写控制，该控制器设置为本领域技术人员的常规设置，另外，选择器电路结构也为现有技术能够获得的芯片、电路等产品，在此不再赘述其具体结构形式。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种忆阻器芯片，其特征在于，所述芯片包括电源管理模块(6)，译码模块(2)，包含若干存储阵列的存储模块(1)，逻辑控制模块(4)，读写模块(5)，I/O模块(7)；

所述逻辑控制模块(4)为所述芯片提供控制信号，所述译码器模块(2)接收所述逻辑控制模块(4)的控制对待操作的存储阵列执行选址，所述读写模块(5)在选址后依据所述逻辑控制模块(4)提供的控制信号对存储阵列执行相应的操作，所述接口模块(7)用于将所述读写模块(5)读出的数据输出，所述译码模块(2)的字线译码器(23)与所述存储模块(1)之间设置有字线电压转化模块(3)，以此方式，输入至存储阵列中的字线晶体管(13)栅极的电压是经过调节后的电压。

2.如权利要求1所述的忆阻器芯片，其特征在于，所述字线电压转化电路(3)将输入所述字线晶体管(13)的栅极电压依据限流大小进行设定，包括如下参数：忆阻器存储单元高低阻，所述字线晶体管(13)参数包括宽长比、工艺导通电压Vth。

3.如权利要求1或2中所述的忆阻器芯片，其特征在于，所述字线电压转化电路(3)由第一MOS管(31)及第二MOS管(32)组成，其中有待转化的输入信号同时输入第一MOS管(31)及第二MOS管(32)的栅极，其中第一MOS管(31)的漏极接第二MOS管(32)的源极，其中第二MOS管(32)的漏极接地，第一MOS管(31)的源极输出为转化后的电压。

4.如权利要求1或2中所述的忆阻器芯片，其特征在于，所述字线电压转化电路(3)有第三MOS管(33)、第四MOS管(34)、第五MOS管(35)、第六MOS管(36)，反相器(37)，转化前的电压同时输入至第五MOS管(35)、并经过所述反相器(37)后输入至第六MOS管(36)的栅极，所述第五MOS管(35)、第六MOS管(36)的漏极同时连接接地，第五MOS管(35)源极接第三MOS管(33)的漏极，第六MOS管(36)的源极接第四MOS管(34)的漏极，第五MOS管(35)源极接第三MOS管(33)的漏极之间的电压输入至第四MOS管的栅极，其中第三MOS管(33)与第四MOS管(34)的源极接电压转化参考电压，其中第三MOS管(33)的栅极输出为转化后的电压。

5.如权利要求1或2中所述的忆阻器芯片，其特征在于，所述读写模块(5)中的写电路包括第一极写电路电压选择器(8)及第二极写电路电压选择器(9)，用于选取对应操作所施加的电压从而形成回路。

6.如权利要求1或2中所述的忆阻器芯片，其特征在于，所述读写模块(5)中的读电路包括有与所述存储模块(1)连接的读电压跟随电路(51)，以及与读电压跟随电路(51)连接的读电压转化电路(52)，其中还包括与接地参考电阻(55)形成回路的参考电压跟随电路(53)，以及与所述参考电压跟随电路(53)连接的参考电压转化电路(54)，所述写电压转化电路(52)以及与所述参考电压转化电路(54)输出的信号经过差分灵敏放大器(56)转化为读出信号输出。

7.一种忆阻器芯片的操作方法，其特征在于，所述操作方法主要包括如下步骤：

通过逻辑控制模块(3)选中导通相应的忆阻器单元，此时电源管理模块(6)输出操作电压，读写模块(5)根据相应操作的控制信号控制选择器选择电压形成操作回路，输入至存储阵列中的字线晶体管(13)栅极的电压经过列译码器(23)后的字线电压转化模块(3)调节，达到限流的作用。

8.如权利要求7中所述的操作方法，其特征在于，所述字线电压转化电路(3)将输入所述字线晶体管(13)的栅极电压依据限流大小来进行设定，包括如下参数：忆阻器存储单元高低阻，所述字线晶体管(13)参数包括宽长比、工艺导通电压Vth。

9.一种忆阻器的字线电压转化电路，其特征在于，所述字线电压转化电路利用所述忆阻器存储阵列中的开关管字线晶体管(13)同时作为限流器件，所述字线电压转化电路设置于字线译码器(23)及所述字线晶体管(13)之间，将输入所述字线晶体管(13)的栅极电压依据设定限流大小进行转化。

10.如权利要求9中所述的字线电压转化电路，其特征在于，其在工艺实现上与所述存储阵列集成，或设置于外围电路中。

Images