CN110783321A - 一种制作smim电容结构的方法及电容结构 - Google Patents
一种制作smim电容结构的方法及电容结构 Download PDFInfo
- Publication number
- CN110783321A CN110783321A CN201910978367.3A CN201910978367A CN110783321A CN 110783321 A CN110783321 A CN 110783321A CN 201910978367 A CN201910978367 A CN 201910978367A CN 110783321 A CN110783321 A CN 110783321A
- Authority
- CN
- China
- Prior art keywords
- layer
- contact groove
- electrode
- photoresist
- medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种制作SMIM电容结构的方法及电容结构,其中方法包括:在具有第一层电极、第一介质层、第二层电极和第二介质层的晶圆上涂布光阻;使用具有不同透光程度的光罩进行曝光显影,半遮光膜对应介质接触槽处,所遮光膜或者全透光对应金属接触槽处;以光阻为掩膜蚀刻介质层可以同时得到金属接触槽和介质接触槽;在金属接触槽和介质接触槽的位置沉积金属;本发明省去传统工艺中的多道工艺,简化制作SMIM电容的工艺流程,缩短了生产周期,提高生产效率。
Description
技术领域
本发明涉及电容制作技术领域,尤其涉及一种制作SMIM电容结构的方法及电容结构。
背景技术
在半导体器件领域,电容器是常用的无源器件之一,其通常整合于双极晶体管或互补式金属氧化物半导体晶体管等有源器件中。其中堆叠薄膜电容(STACK MIM简称SMIM)电容广泛应用于集成电路中,相同面积下比单层电容的容值高,节约器件面积。其主要涉及到许多工艺步骤,沉积、曝光、显影、蚀刻。这些工艺步骤的重复性高,但间隔短,往往一两个步骤便要进行上一步类似的工艺操作,导致整个电容制作周期长。所以业界都在寻求一种更为简便的制作SMIM电容的方法。
发明内容
为此,需要提供一种制作SMIM电容结构的方法及电容结构,解决SMIM电容制作过程周期长、操作复杂的问题。
为实现上述目的,发明人提供了一种制作SMIM电容结构的方法及电容结构,包括如下步骤:
在具有第一层电极、第一介质层、第二层电极和第二介质层的晶圆上涂布光阻,第一层电极在晶圆上,第一介质层覆盖第一层电极,第一介质层上具有连通第一层电极的开口,第二层电极位于第二介质层上,第二介质层覆盖第二层电极和第一介质层;
将设置有全遮光膜、半遮光膜、全透光三个区域的光罩对光阻进行图形化,所述半遮光膜对应介质接触槽处,所述全遮光膜或者全透光对应金属接触槽处;
对光阻显影得到完全显影区和不完全显影区,完全显影区对应金属接触槽,不完全显影区对应介质接触槽;
以光阻和介质层为掩膜蚀刻完全显影区和不完全显影区分别得到金属接触槽和介质接触槽。
进一步地,所述介质接触槽在第二层电极上方,介质接触槽的槽底为第二介质层的一部分;
所述金属接触槽为第一金属接触槽与第二金属接触槽,第一金属接触槽的槽底为第二层电极,第二金属接触槽位于开口的位置,第二金属接触槽的槽底为第一层电极。
进一步地,还包括如下步骤:
去除光阻,继续涂布光阻,在光阻上的金属接触槽和介质接触槽处进行显影;
蒸镀金属,在第一金属接触槽处形成连接金属,在介质接触槽与第二金属接触槽之间的区域形成连接的第三层电极。
进一步地,所述具有第一层电极、第一介质层、第二层电极和第二介质层的晶圆通过如下步骤制得:
在晶圆上制作第一层电极;
沉积第一介质层,第一介质层覆盖第一层电极;
涂布光阻,显影光阻并以光阻为掩膜在第一介质层上制作开口;
去除光阻,继续涂布光阻,在第一层极板上方显影;
沉积金属,形成第二层电极;
沉积第二介质层。
进一步地,所述光罩上的全遮光区域、半遮光区域为铬膜。
本发明提供了一种SMIM电容结构,所述SMIM电容结构由上述任意一项所述的制作SMIM电容的方法制得。
区别于现有技术,上述技术方案在具有第一层电极、第一介质层、第二层电极和第二介质层的晶圆上,涂布光阻并使用具有不同透光程度的光罩进行曝光显影,随后能够同时蚀刻介质层得到金属接触槽和介质接触槽,而后在金属接触槽和介质接触槽的位置沉积金属,省去传统工艺中的多道工艺。简化制作SMIM电容的工艺流程,缩短了生产周期,提高生产效率。
附图说明
图1为本发明在晶圆上制作第一层电极的剖面结构示意图;
图2为本发明在晶圆上制作第一节介质层的剖面结构示意图;
图3为本发明在晶圆上制作开口时显影光阻的剖面结构示意图;
图4为本发明所述开口的剖面结构示意图;
图5为本发明在晶圆上制作第二层电极的剖面结构示意图;
图6为本发明所述第二层电极的剖面结构示意图;
图7为本发明在晶圆上制作第二介质层的剖面结构示意图;
图8为本发明在晶圆上使用光罩显影光阻的剖面结构示意图;
图9为本发明在晶圆上制作金属接触槽和介质接触槽的剖面结构示意图;
图10为本发明在晶圆上所述金属接触槽和介质接触槽的剖面结构示意图;
图10A为传统技术所述制作金属接触槽和凹槽的工艺流程图;
图11为本发明在晶圆上制作第三层电极的剖面结构示意图;
图12为本发明所述第三层电极的剖面结构示意图;
附图标记说明:
1、晶圆;
2、第一层电极;
3、第一介质层;
31、晶圆表面开口;
32、开口;
4、第二层电极;
5、第二介质层;
51、介质接触槽;
52、第一金属接触槽;
53、第二金属接触槽;
6、光罩;
61、全遮光膜;
62、半遮光膜;
63、全透光;
7、第三层电极;
71、连接金属;
8、氮化物层。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果,以下结合具体实施例并配合附图详予说明。
请参阅图1至图12,本实施例提供了一种SMIM电容结构的制作方法,本制作方法可以在晶圆1上进行制作。包括如下步骤:在晶圆1上制作第一层电极2;首先在晶圆1上涂布光阻,图形化光阻,即曝光显影使得要沉积金属的部位开口,然后沉积金属,沉积金属的方式可以是蒸镀、溅镀或者电镀,最后金属举离与去除光阻,保留开口内的金属,以此得到第一层电极2,第一层电极2的结构如图1所示。第一层电极2作为下层电容的极板。
在第一层电极2制作完毕后,为了实现两个极板(第一层电极2和第二层电极4)的隔离,避免两个极板之间的电连接,在第一层电极2上覆盖第一层电极2的制作第一介质层3;可以使用化学气相沉积法在晶圆上镀上第一介质层3,第一介质层3覆盖第一层电极2,位于第一层电极2与第二层电极4之间的第一介质层3作为下层电容的介质层,结构如图2所示。第一介质层3可以是绝缘的材料,如氮化物(氮化硅等)或者其他介质材料。
在第一介质层3上制作开口;具体工艺为在晶圆1上涂布光阻,图形化光阻,即对第一层电极2上的一侧的区域和晶圆1上的一侧的区域进行曝光显影,曝光显影后光阻的结构如图3所示,随后以光阻为掩模蚀刻第一介质层3至晶圆1,形成晶圆表面开口31,同时也以光阻为掩模蚀刻第一介质层3至第一层电极2,形成开口32,最后清除光阻,晶圆表面开口31的底部为晶圆1,开口32的底部为第一层电极2,晶圆表面开口31与开口32的结构如图4所示。在某些实施例中,晶圆表面开口31也可以不需要制作,此后的第二层电极4在第一介质层3上也便不需要通过晶圆表面开口31与晶圆1连接。
然后在第一介质层3上制作第二层电极4,第二层电极4作为上下层电容的共用极板,具体工艺为在晶圆1上涂布光阻,图形化光阻,接着对第一层电极2与晶圆表面开口31之间的区域进行曝光显影,使要沉积金属的部位开口,曝光显影后的结构如图5所示,而后沉积金属,沉积金属的方式可以是蒸镀、溅镀或者电镀,最后金属举离与去除光阻,保留开口内的金属,以此得到第二层电极4,第二层电极4的结构如图6所示。第二层电极4通过晶圆表面开口31与晶圆1连接,位于第一层电极2上方的第二层电极4作为下层电容的极板,进而第一层电极2、第二层电极4和第一介质层3之间组成下层电容。
第二层电极4制作完毕后,进行第二介质层5的制作;可以使用化学气相沉积法镀上第二介质层5,结构如图7所示,第二介质层5可以是绝缘的材料,如氮化物(氮化硅等)或者其他介质材料,第二介质层5覆盖第二层电极4和第一介质层3并通过开口32与第一层电极2相连接,形成在第二层电极4与第三层电极7之间的第二介质层5作为上层电容的介质层。
上述步骤用于制得具有第一层电极2、第一介质层3、第二层电极4、第二介质层5的晶圆1,本发明重点在于如下步骤。请参阅图8,在第二介质层5上涂布光阻,在曝光所需要的光罩6上设置有全遮光膜61、半遮光膜62、全透光63三个区域,全遮光膜61和半遮光膜62的材料可以是铬膜。半遮光膜62对应介质接触槽处51,所述全遮光膜61或者全透光63对应金属接触槽处,金属接触槽分为第一金属接触槽52与第二金属接触槽53。如涂布的为正性光阻(positive photoresist),则全透光63对应金属接触槽,如涂布的为负性光阻(negativephotoresist),则全遮光膜61对应金属接触槽。对光阻进行显影的过程中,如涂布的是正性光阻时,全透光63对应的区域为完全显影区,完全显影区域在晶圆表面开口31上方的区域或开口32上方的区域,半遮光膜62对应的区域为不完全显影区,不完全显影区位于第二层电极4上方的一侧的区域,以光阻和第二介质层5为掩模蚀刻完全显影区和不完全显影区分别得到金属接触槽和介质接触槽51;第一金属接触槽52位于晶圆表面开口31上方的第二介质层5的位置,第一金属接触槽52的槽底为晶圆表面开口31上的第二层电极4;第二金属接触槽53位于开口32的位置,第二金属接触槽53的槽底为第一层电极2;介质接触槽51位于第二层电极4上的一侧的第二介质层5的位置,介质接触槽51的槽底为第二介质层5的一部分;全遮光区域的光阻得到保留,结构如图9所示。如涂布的是负性光阻时,同样地,全遮光膜61对应的区域为完全显影区,半遮光膜62对应的区域为不完全显影区。以光阻和第二介质层5为掩模蚀刻完全显影区和不完全显影区分别得到金属接触槽(第一金属接触槽52与第二金属接触槽53)和介质接触槽51,全透光63区域的光阻得到保留。此过程使用设置有不同遮光程度区域的光罩6对光阻进行显影,而后以光阻为掩模蚀刻第二介质层5便能同时得到第一金属接触槽52、第二金属接触槽53和介质接触槽51,清除光阻后的结构如图10所示。
而在传统工艺中,请参阅图10A,具有第一层电极2、第一介质层3、第二层电极4、氮化物层8(在本发明中已不需要制作)的晶圆1的结构如图10A的第一个图所示,从具有第一层电极2、第一介质层3、第二层电极4、氮化物层8(在本发明中已不需要制作)的晶圆1得到如图10的结构需要进行以下步骤:1、涂布光阻并对第二层电极4上的区域曝光显影,蚀刻氮化物层8至第二层电极4得到凹槽,凹槽的底部为第二层电极4,清除光阻,结构如图10A的第二个图所示;2、沉积第二介质层5,第二介质层5覆盖第二层电极4与氮化物层8,形成在凹槽的槽底上的第二介质层5作为上层电容的介质层,结构如图10A的第三个图所示;3、涂布光阻并对晶圆表面开口31与开口32上的区域进行曝光显影,显影后的结构图10A的第四个图所示,蚀刻第二介质层5至第二层电极4与第一层电极2分别得到第一金属接触槽52和第二金属接触槽53,结构如图10A的第五个图所示。本发明只进行一个蚀刻步骤便能同时蚀刻光阻和介质层,相对于传统工艺简化了工艺步骤,在很大程度上缩短生产周期,提高生产效率。
接着制作第三层电极7与连接金属71;如图11所示,在晶圆1上涂布光阻,对第一金属接触槽52上的位置、对第二金属接触槽53与介质接触槽51之间的位置进行曝光显影,得到开口,而后沉积金属,沉积金属的方式可以是蒸镀、溅镀或者电镀,最后金属举离与去除光阻,保留开口内的金属。第三层电极7和连接金属71的结构如图12所示,沉积在第一金属接触槽52位置的金属作为连接金属71,连接金属71可以作为外接电路与电容的连接点,连接电容与外部电路;形成在第二金属接触槽53与介质接触槽51之间位置的金属作为第三层电极7,位于介质接触槽51上的第三层电极7作为上层电容的极板,第三层电极7、第二层电极4和第二介质层5组成上层电容器,位于第二金属接触槽53上的第三层电极7通过第二金属接触槽53与第一层电极2连接,连接上层电容与下层电容的并联结构,即形成堆叠的SMIM电容。
在某些实施例中,为了实现对电容结构的保护,避免外部结构与电容的直接接触,本发明还包括保护层的制作。在第三层电极7与第二介质层5上制作保护层,可以通过化学气相沉积法镀上氮化硅或其他保护层材料(保护层材料为绝缘性的材料,可以与介质层相同)。保护层覆盖第三层电极7和第二介质层5,覆盖住后,从外部只会接触到保护层,而不会接触到电容结构。
本发明提供了一种SMIM电容结构,所述SMIM电容结构由上述任意一项所述的制作SMIM电容的方法制得。
需要说明的是,尽管在本文中已经对上述各实施例进行了描述,但并非因此限制本发明的专利保护范围。因此,基于本发明的创新理念,对本文所述实施例进行的变更和修改,或利用本发明说明书及附图内容所作的等效结构或等效流程变换,直接或间接地将以上技术方案运用在其他相关的技术领域,均包括在本发明的专利保护范围之内。
Claims (6)
1.一种制作SMIM电容结构的方法,其特征在于,包括如下步骤:
在具有第一层电极、第一介质层、第二层电极和第二介质层的晶圆上涂布光阻,第一层电极在晶圆上,第一介质层覆盖第一层电极,第一介质层上具有连通第一层电极的开口,第二层电极位于第二介质层上,第二介质层覆盖第二层电极和第一介质层;
将设置有全遮光膜、半遮光膜、全透光三个区域的光罩对光阻进行图形化,所述半遮光膜对应介质接触槽处,所述全遮光膜或者全透光对应金属接触槽处;
对光阻显影得到完全显影区和不完全显影区,完全显影区对应金属接触槽,不完全显影区对应介质接触槽;
以光阻和介质层为掩膜蚀刻完全显影区和不完全显影区分别得到金属接触槽和介质接触槽。
2.根据权利要求1所述的一种制作SMIM电容结构的方法,其特征在于,所述介质接触槽在第二层电极上方,介质接触槽的槽底为第二介质层的一部分;
所述金属接触槽为第一金属接触槽与第二金属接触槽,第一金属接触槽的槽底为第二层电极,第二金属接触槽位于开口的位置,第二金属接触槽的槽底为第一层电极。
3.根据权利要求2所述的一种制作SMIM电容结构的方法,其特征在于,还包括如下步骤:
去除光阻,继续涂布光阻,在光阻上的金属接触槽和介质接触槽处进行显影;
蒸镀金属,在第一金属接触槽处形成连接金属,在介质接触槽与第二金属接触槽之间的区域形成连接的第三层电极。
4.根据权利要求1所述的一种制作SMIM电容结构的方法,其特征在于,所述具有第一层电极、第一介质层、第二层电极和第二介质层的晶圆通过如下步骤制得:
在晶圆上制作第一层电极;
沉积第一介质层,第一介质层覆盖第一层电极;
涂布光阻,显影光阻并以光阻为掩膜在第一介质层上制作开口;
去除光阻,继续涂布光阻,在第一层极板上方显影;
沉积金属,形成第二层电极;
沉积第二介质层。
5.如权利要求1所述的一种制作SMIM电容结构的方法,其特征在于,所述光罩上的全遮光区域、半遮光区域为铬膜。
6.一种SMIM电容结构,其特征在于,所述SMIM电容结构由权利要求1至5任意一项所述的制作SMIM电容的方法制得。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910978367.3A CN110783321B (zh) | 2019-10-15 | 2019-10-15 | 一种制作smim电容结构的方法及电容结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910978367.3A CN110783321B (zh) | 2019-10-15 | 2019-10-15 | 一种制作smim电容结构的方法及电容结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110783321A true CN110783321A (zh) | 2020-02-11 |
CN110783321B CN110783321B (zh) | 2021-03-19 |
Family
ID=69385656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910978367.3A Active CN110783321B (zh) | 2019-10-15 | 2019-10-15 | 一种制作smim电容结构的方法及电容结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110783321B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102290398A (zh) * | 2011-07-26 | 2011-12-21 | 深圳市华星光电技术有限公司 | 储存电容架构及其制造方法与像素结构 |
CN102799017A (zh) * | 2012-07-26 | 2012-11-28 | 京东方科技集团股份有限公司 | 彩膜基板、液晶显示面板及其制造方法 |
CN105140181A (zh) * | 2015-09-21 | 2015-12-09 | 京东方科技集团股份有限公司 | Tft阵列基板的制造方法、tft阵列基板及显示装置 |
CN105867689A (zh) * | 2016-04-07 | 2016-08-17 | 京东方科技集团股份有限公司 | 一种触控显示基板的制作方法及触控显示装置的阵列基板 |
CN108196421A (zh) * | 2017-12-14 | 2018-06-22 | 深圳市路维光电股份有限公司 | 灰阶掩膜版制作方法 |
CN109659312A (zh) * | 2018-10-15 | 2019-04-19 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法 |
CN109860147A (zh) * | 2019-02-22 | 2019-06-07 | 福建省福联集成电路有限公司 | 一种叠状电容制作方法及半导体器件 |
CN110047738A (zh) * | 2019-04-24 | 2019-07-23 | 合肥鑫晟光电科技有限公司 | 掩膜版、薄膜晶体管和阵列基板及制作方法、显示装置 |
-
2019
- 2019-10-15 CN CN201910978367.3A patent/CN110783321B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102290398A (zh) * | 2011-07-26 | 2011-12-21 | 深圳市华星光电技术有限公司 | 储存电容架构及其制造方法与像素结构 |
CN102799017A (zh) * | 2012-07-26 | 2012-11-28 | 京东方科技集团股份有限公司 | 彩膜基板、液晶显示面板及其制造方法 |
CN105140181A (zh) * | 2015-09-21 | 2015-12-09 | 京东方科技集团股份有限公司 | Tft阵列基板的制造方法、tft阵列基板及显示装置 |
CN105867689A (zh) * | 2016-04-07 | 2016-08-17 | 京东方科技集团股份有限公司 | 一种触控显示基板的制作方法及触控显示装置的阵列基板 |
CN108196421A (zh) * | 2017-12-14 | 2018-06-22 | 深圳市路维光电股份有限公司 | 灰阶掩膜版制作方法 |
CN109659312A (zh) * | 2018-10-15 | 2019-04-19 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法 |
CN109860147A (zh) * | 2019-02-22 | 2019-06-07 | 福建省福联集成电路有限公司 | 一种叠状电容制作方法及半导体器件 |
CN110047738A (zh) * | 2019-04-24 | 2019-07-23 | 合肥鑫晟光电科技有限公司 | 掩膜版、薄膜晶体管和阵列基板及制作方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN110783321B (zh) | 2021-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109671726B (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
JP4728292B2 (ja) | 薄膜トランジスタ液晶ディスプレイのアレイ基板構造及びその製造方法 | |
US8269232B2 (en) | TFT LCD array substrate and manufacturing method thereof | |
JP5741992B2 (ja) | Tft−lcdアレイ基板及びその製造方法 | |
CN109509707A (zh) | 显示面板、阵列基板、薄膜晶体管及其制造方法 | |
US7001796B2 (en) | Method for fabricating array substrate of liquid crystal display device | |
CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
CN110634731B (zh) | 一种mim电容及制作方法 | |
CN110752207B (zh) | 一种背面电容结构及制作方法 | |
CN110783321B (zh) | 一种制作smim电容结构的方法及电容结构 | |
CN106206428A (zh) | 阵列基板及其制作方法、显示面板 | |
US11574880B2 (en) | Electronic device with an integral filtering component | |
CN110473861B (zh) | 一种环柱电容结构及制作方法 | |
CN110265361B (zh) | 图案制作方法 | |
CN109212854B (zh) | 一种ltps阵列基板的制造方法 | |
CN107785307B (zh) | 具有台阶型的氮化钛图形的制造方法 | |
CN111048525A (zh) | 阵列基板的制备方法及阵列基板 | |
CN110223970A (zh) | 一种孔槽式的电容结构及制作方法 | |
US6316358B1 (en) | Method for fabricating an integrated circuit device | |
CN113419384B (zh) | 阵列基板及其制备方法和显示面板 | |
KR100313957B1 (ko) | 커패시터 제조방법 | |
JP2667517B2 (ja) | 層間絶縁膜における開孔部の形成方法 | |
CN116487372A (zh) | 一种mim电容结构及其制作方法 | |
KR100252852B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
CN117750872A (zh) | 一种超导量子电路及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |