CN110634731B - 一种mim电容及制作方法 - Google Patents

一种mim电容及制作方法 Download PDF

Info

Publication number
CN110634731B
CN110634731B CN201910747380.8A CN201910747380A CN110634731B CN 110634731 B CN110634731 B CN 110634731B CN 201910747380 A CN201910747380 A CN 201910747380A CN 110634731 B CN110634731 B CN 110634731B
Authority
CN
China
Prior art keywords
metal
contact groove
layer
photoresist
shielding film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910747380.8A
Other languages
English (en)
Other versions
CN110634731A (zh
Inventor
吴恋伟
魏育才
林伟铭
林锦伟
邓丹丹
赵玉会
翁佩雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UniCompound Semiconductor Corp
Original Assignee
UniCompound Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UniCompound Semiconductor Corp filed Critical UniCompound Semiconductor Corp
Priority to CN201910747380.8A priority Critical patent/CN110634731B/zh
Publication of CN110634731A publication Critical patent/CN110634731A/zh
Application granted granted Critical
Publication of CN110634731B publication Critical patent/CN110634731B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种MIM电容及制作方法，其中方法包括如下步骤：在具有介质层与第一层金属电极的晶圆上涂布光阻，将设置有全遮光膜、半遮光膜、全透光三个区域的光罩对光阻进行图形化，半遮光膜对应介质接触槽处，所遮光膜或者全透光对应金属接触槽处；以光阻和介质层为掩膜蚀刻分别得到金属接触槽和介质接触槽。本方案省去传统工艺中的多道工艺，简化制作MIM电容的工艺流程，缩短了生产周期，提高生产效率。

Description

一种MIM电容及制作方法
技术领域
本发明涉及电容制作技术领域，尤其涉及一种MIM电容及制作方法。
背景技术
在半导体器件领域，电容器是常用的无源器件之一，其通常整合于双极晶体管或互补式金属氧化物半导体晶体管等有源器件中。传统制作MIM电容器的工艺涉及到许多工艺步骤，沉积、曝光、显影、蚀刻。这些工艺步骤的重复性高，但间隔短，往往一两个步骤便要进行上一步类似的工艺操作，导致整个电容制作周期长。所以业界都在寻求一种更为简便的制作MIM电容的方法。
发明内容
为此，需要提供操作更为简单的一种制作MIM电容的方法，解决MIM电容制作过程周期长、操作复杂的问题。
为实现上述目的，发明人提供了一种制作MIM电容的方法，所述一种制作MIM电容的方法包括以下步骤：
在具有介质层与第一层金属电极的晶圆上涂布光阻，所述介质层覆盖在第一层金属电极上；
将设置有全遮光膜、半遮光膜、全透光三个区域的光罩对光阻进行图形化，所述半遮光膜对应介质接触槽处，所述全遮光膜或者全透光对应金属接触槽处；
对光阻显影得到完全显影区和不完全显影区，完全显影区对应金属接触槽处，不完全显影区对应介质接触槽处；
以光阻和介质层为掩膜蚀刻完全显影区和不完全显影区分别得到金属接触槽和介质接触槽。
进一步地，所述的具有介质层与第一层金属电极的晶圆通过以下步骤制得：
在晶圆上涂布光阻；
显影光阻并制作第一层金属电极；
去除光阻并沉积介质层。
进一步地，还包括以下步骤：
涂布光阻，在光阻上的金属接触槽处和介质接触槽处进行显影；
蒸镀金属，在金属接触槽处形成第一层金属电极连接金属，在介质接触槽处形成第二层电极。
进一步地，所述的光罩上的全遮光区域、半遮光区域为铬膜。
本发明提供一种MIM电容结构，所述MIM电容结构由本发明实施例任意一项所述的制作MIM电容的方法制得。
区别于现有技术，上述技术方案在实施过程中，在具有介质层与第一层金属电极的晶圆上涂布光阻后，使用具有不同透光程度的光罩进行曝光显影，随后能够同时蚀刻介质层与光阻，省去传统工艺中的多道工艺。简化制作MIM电容的工艺流程，缩短了生产周期，提高生产效率。
附图说明
图1为具体实施方式所述制作第一层金属电极的结构图；
图2为具体实施方式所述沉积介质层的结构图；
图3为具体实施方式所述蚀刻光阻和介质层的结构图；
图4为具体实施方式所述金属接触槽和介质接触槽的结构图；
图4A为传统工艺所述制作金属接触槽和介质接触槽的流程图；
图5为具体实施方式所述制作第二层电极的结构图；
图6为具体实施方式所述制作第三层电极的结构图。
附图标记说明：
1、晶圆；
2、第一层金属电极；
3、介质层；
4、光阻；
41、金属接触槽；
42、介质接触槽；
5、光罩；
51、全遮光区域；
52、全透光区域；
53、半遮光区域；
6、第二层电极；
7、光阻；
8、接线层。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1至图6，本实施例提供一种MIM电容的制作方法，本制作方法可以在晶圆1上进行制作。包括如下步骤：在晶圆1上制作第一层金属电极2，对应图1，首先在晶圆1上涂布光阻，图形化光阻，即曝光显影使得要蒸镀金属的部位开口，然后溅镀或蒸镀上所需要的金属，金属举离去除光阻，保留开口内的金属，以此得到第一层金属电极2。
在第一层金属电极2制作完毕后，成为电容极板一，为了避免第一层金属电极2和第二层电极6之间的电连接，于是在第一层2电极上制作覆盖第一层金属电极2的介质层3，结构如图2所示，从而实现两个极板间的分离。使用化学气相沉积法镀上介质材料，介质层可以是绝缘的材料，如氮化物(氮化硅等)或者其他介质材料。
上述步骤用于制得具有介质层3与第一层金属电极2的晶圆1，本发明重点在于下面步骤。如图3所示，在介质层上涂布光阻，在曝光所需要的光罩5上设置有全遮光膜51、半遮光膜52、全透光53三个区域，全遮光膜51和半遮光膜52的材料可以是铬膜。所述半遮光膜52对应介质接触槽42处，所述全遮光膜51或者全透光53对应金属接触槽41处，如正性光阻，则全透光53对应金属接触槽42，如负性光阻，则全遮光膜51对应金属接触槽41。对光阻进行显影的过程中，如涂布的是正性光阻时，全透光膜53对应的区域为完全显影区，半遮光膜52对应的区域为不完全显影区。以光阻和介质层为掩模蚀刻完全显影区和不完全显影区分别得到金属接触槽41和介质接触槽42，全遮光51区域的光阻得到保留。当涂布的是负性光阻时，全遮光膜51对应的区域为完全显影区，半遮光膜52对应的区域为不完全显影区。以光阻和介质层为掩模蚀刻完全显影区和不完全显影区分别得到金属接触槽42和介质接触槽42，全透光53区域的光阻得到保留。金属接触槽41的槽底为第一层金属电极2金属，介质接触槽42的槽底为介质层3。此过程使用设置有不同遮光程度区域的光罩对光阻进行显影，只进行一个蚀刻步骤便能同时蚀刻光阻和介质层，得到如图4的结构。而在传统工艺中，从具有介质层3与第一层金属电极2的晶圆1上到要值得如图4的结构，如图4A所示，传统工艺需要如下步骤：1、涂布光阻显影，蚀刻介质层得到两个金属接触槽；2、沉积新的介质，两个金属接触槽底部都沉积上新的介质；3、涂布光阻，蚀刻其中一个金属接触槽底部的介质。本发明相对于传统工艺简化了工艺步骤，在很大程度上缩短生产周期，提高生产效率。
如图5所示，在晶圆1涂布光阻7，对光阻上金属接触槽41和介质接触槽42的区域进行曝光、显影，然后采用蒸镀方式镀上金属，而后金属举离和去胶清洗。在介质接触槽42中的金属形成极板二，即第二层电极6。在金属接触槽41的金属与第一层金属电极2接触，作为第一层金属电极2与半导体上的其它电路的接线金属。这样便制得具有第一层金属电极2、介质层3和第二层电极6的MIM电容。
在需要的情况下，可以制作第二层电极6接线层，制作方法与第二层电极6的制作步骤相同，涂布光阻，显影第二层电极6部位并蒸镀金属，得到接线层8，结构图如图6所示，接线层8便于接线连接。
本发明提供一种MIM电容结构，所述MIM电容结构由本发明实施例任意一项所述的制作MIM电容的方法制得。本发明制得的MIM电容结构可以节省工艺步骤，提高生产效率。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

Claims (4)

1.一种制作MIM电容的方法，其特征在于，包括以下步骤：
在具有介质层与第一层金属电极的晶圆上涂布光阻，所述介质层覆盖在第一层金属电极上；
将设置有全遮光膜、半遮光膜、全透光三个区域的光罩对光阻进行图形化，所述半遮光膜对应介质接触槽处，所述全遮光膜或者全透光对应金属接触槽处；
对光阻显影得到完全显影区和不完全显影区，完全显影区对应金属接触槽处，不完全显影区对应介质接触槽处；
以光阻和介质层为掩膜蚀刻完全显影区和不完全显影区分别得到金属接触槽和介质接触槽；
金属接触槽的底面为第一层金属电极，介质接触槽的底面为介质层，所述第一层金属电极延伸到介质接触槽底面的介质层下方；
涂布光阻，在光阻上的金属接触槽处和介质接触槽处进行显影；
蒸镀金属，在金属接触槽处形成第一层金属电极连接金属，在介质接触槽处形成第二层电极，所述第一层金属电极连接金属与第二层电极之间具有间隔。
2.如权利要求1所述的一种制作MIM电容的方法，其特征在于，所述的具有介质层与第一层金属电极的晶圆通过以下步骤制得：
在晶圆上涂布光阻；
显影光阻并制作第一层金属电极；
去除光阻并沉积介质层。
3.如权利要求1所述的一种制作MIM电容的方法，其特征在于，所述的光罩上的全遮光区域、半遮光区域为铬膜。
4.一种MIM电容，其特征在于：所述MIM电容结构由权利要求1到3任意一项所述的制作MIM电容的方法制得。
CN201910747380.8A 2019-08-14 2019-08-14 一种mim电容及制作方法 Active CN110634731B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910747380.8A CN110634731B (zh) 2019-08-14 2019-08-14 一种mim电容及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910747380.8A CN110634731B (zh) 2019-08-14 2019-08-14 一种mim电容及制作方法

Publications (2)

Publication Number Publication Date
CN110634731A CN110634731A (zh) 2019-12-31
CN110634731B true CN110634731B (zh) 2021-12-10

Family

ID=68969718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910747380.8A Active CN110634731B (zh) 2019-08-14 2019-08-14 一种mim电容及制作方法

Country Status (1)

Country Link
CN (1) CN110634731B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314532B (zh) * 2020-02-27 2022-11-04 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100633683B1 (ko) * 2005-12-29 2006-10-12 동부일렉트로닉스 주식회사 반도체 소자의 ｍｉｍ 캐패시터 제조 방법
CN104576542A (zh) * 2015-01-26 2015-04-29 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070273803A1 (en) * 2006-05-25 2007-11-29 Meng-Chi Liou Active component array substrate and fabricating method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100633683B1 (ko) * 2005-12-29 2006-10-12 동부일렉트로닉스 주식회사 반도체 소자의 ｍｉｍ 캐패시터 제조 방법
CN104576542A (zh) * 2015-01-26 2015-04-29 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN110634731A (zh) 2019-12-31

Similar Documents

Publication Publication Date Title
JP4728292B2 (ja) 薄膜トランジスタ液晶ディスプレイのアレイ基板構造及びその製造方法
CN109671726B (zh) 阵列基板及其制造方法、显示面板、显示装置
JP5741992B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
CN110634731B (zh) 一种mim电容及制作方法
CN110752207B (zh) 一种背面电容结构及制作方法
CN110783321B (zh) 一种制作smim电容结构的方法及电容结构
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
KR100482029B1 (ko) 엠아이엠 캐패시터 형성방법
KR20070071613A (ko) 반도체 소자의 제조 방법
KR0121106B1 (ko) 반도체 소자의 금속배선 형성방법
US6316358B1 (en) Method for fabricating an integrated circuit device
KR100313957B1 (ko) 커패시터 제조방법
KR100361173B1 (ko) 캐패시터콘택홀을 갖는 반도체장치 제조방법
KR100252852B1 (ko) 반도체 소자의 커패시터 제조방법
KR100218338B1 (ko) 실린더형 캐패시터 제조방법
KR100348297B1 (ko) 반도체소자의 커패시터 제조방법
KR950010853B1 (ko) 반도체장치의 역 콘택 제조 방법
KR100257770B1 (ko) 반도체 소자의 미세한 전도막 패턴 형성 방법
KR20000020310A (ko) 반도체소자제조방법
KR0130200B1 (ko) 반도체 소자 제조방법
US20040150809A1 (en) [mask for fabricating a contact and contact process thereof]
CN117750872A (zh) 一种超导量子电路及其制作方法
CN116487372A (zh) 一种mim电容结构及其制作方法
KR100359786B1 (ko) 반도체 소자의 제조방법
CN116978863A (zh) 显示面板、阵列基板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant