CN110783215B - 测试半导体器件的系统和方法以及制造半导体器件的方法 - Google Patents

测试半导体器件的系统和方法以及制造半导体器件的方法 Download PDF

Info

Publication number
CN110783215B
CN110783215B CN201910675475.3A CN201910675475A CN110783215B CN 110783215 B CN110783215 B CN 110783215B CN 201910675475 A CN201910675475 A CN 201910675475A CN 110783215 B CN110783215 B CN 110783215B
Authority
CN
China
Prior art keywords
test
openings
semiconductor device
cover
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910675475.3A
Other languages
English (en)
Other versions
CN110783215A (zh
Inventor
金俊培
赵容晧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110783215A publication Critical patent/CN110783215A/zh
Application granted granted Critical
Publication of CN110783215B publication Critical patent/CN110783215B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Environmental & Geological Engineering (AREA)
  • Electromagnetism (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明涉及测试半导体器件的系统和方法以及制造半导体器件的方法。该半导体器件测试系统可以包括：主体，提供其中装载测试器件的内部空间；以及盖，联接到主体以覆盖内部空间。盖可以包括第一盖和第二盖，第一盖包括二维布置的第一开口，第二盖包括二维布置的第二开口。第一开口的布置可以不同于第二开口的布置。

Description

测试半导体器件的系统和方法以及制造半导体器件的方法
技术领域
本发明构思涉及测试半导体器件的系统和方法，更具体地，涉及测试影响半导体器件的电磁干扰(EMI)的系统和方法。
背景技术
半导体制造工艺复杂并且需要检查。因此，为了管理所制造的半导体器件的质量，有必要针对缺陷测试半导体器件。针对缺陷检查半导体器件顾及缺陷检测，并因此使制造半导体器件的过程中产出的半导体器件的可靠性提高。半导体器件的可靠性还可以通过测试并评估半导体器件的电磁干扰特性而提高。
发明内容
本发明构思提供了测试半导体器件的系统和方法从而提高可靠性。
根据本发明构思的一示例性实施方式，一种半导体器件测试系统可以包括主体，主体形成其中装载测试器件的内部空间。盖联接到主体以覆盖内部空间。盖还可以包括第一盖和第二盖，第一盖包括第一开口的阵列，第二盖包括第二开口的阵列。第一开口的阵列不同于第二开口的阵列。
根据本发明构思的一示例性实施方式，提供了一种测试半导体器件的方法。该方法使用半导体器件测试系统来执行，该半导体器件测试系统包括其中装载测试器件的主体。第一盖联接到主体并具有布置成第一阵列的第一开口。第二盖联接到主体并具有布置成第二阵列的第二开口，第二阵列不同于第一阵列。该方法包括将测试器件装载到主体中并使用第一盖对测试器件执行第一测试工艺。该方法还包括使用第二盖对测试器件执行第二测试工艺。通过第一测试工艺和第二测试工艺获得的数据被重叠，以获得关于测试器件的测试数据。
根据本发明构思的示例性实施方式，一种制造半导体器件的方法可以包括对半导体器件执行封装工艺。在封装工艺之后可以对半导体器件执行测试工艺。执行测试工艺可以包括将半导体器件装载到测试插口中。可以对半导体器件执行第一测试工艺，在第一测试工艺中测试探针被插入到第一开口中，第一开口形成在覆盖测试插口的第一盖中。对半导体器件执行第二测试工艺，在第二测试工艺中测试探针被插入到第二开口中，第二开口形成在覆盖测试插口的第二盖中。当从俯视图看时，第二开口从第一开口偏移。接着，执行用于重叠通过第一测试工艺和第二测试工艺获得的数据的步骤。
附图说明
本发明构思的以上和另外的特征将由以下结合附图的描述被更清楚地理解，附图中：
图1是示意性地示出根据本发明构思的一示例性实施方式的半导体器件测试系统的分解透视图；
图2A是示出根据本发明构思的一示例性实施方式的第一盖的俯视图，图2B是示出根据本发明构思的一示例性实施方式的第二盖的俯视图；
图2C是示出图2A的第一盖和图2B的第二盖彼此重叠的俯视图；
图3A是示出根据本发明构思的一示例性实施方式的第一盖的俯视图，图3B是示出根据本发明构思的一示例性实施方式的第二盖的俯视图；
图3C是示出图3A的第一盖和图3B的第二盖彼此重叠的俯视图；
图4A是示出根据本发明构思的一示例性实施方式的第一盖的俯视图，图4B是示出根据本发明构思的一示例性实施方式的第二盖的俯视图；
图4C是示出图4A的第一盖和图4B的第二盖彼此重叠的俯视图；
图5是示出根据本发明构思的一示例性实施方式的使用依据图1的半导体器件测试系统制造半导体器件的过程的流程图；
图6A、6B、6C和6D是示出根据本发明构思的一示例性实施方式的使用图2A至2C的第一盖和第二盖测试半导体器件的过程的图；
图7A、7B和7C是示出根据本发明构思的一示例性实施方式的使用图3A至3C的第一盖和第二盖测试半导体器件的过程的图；
图8是示意性地示出根据本发明构思的一示例性实施方式的半导体器件测试系统的图。
具体实施方式
现在将参照附图更全面地描述本发明构思的示例性实施方式。
图1是示意性地示出根据本发明构思的一示例性实施方式的半导体器件测试系统100的分解透视图。在本说明书的附图中，为了便于说明和描述，一些示出的元件的尺寸可以不同于其实际形状的尺寸。半导体器件测试系统100可以是例如测试插口结构。半导体器件测试系统100可以包括主体110、弹簧针(pogo-pin)120、测试板130和盖140。
主体110可以安装在测试板130上。主体110可以被构造为提供其中装载测试器件TD的内部空间112。例如，主体110可以具有中空结构，但本发明构思不限于此。主体110可以包括塑料材料。根据本发明构思的在图1中描绘的示例性实施方式，从俯视图看到的测试板130的平面表面面积可以不同于主体110的平面表面面积。例如，主体110的侧边缘可以具有离测试板130的相邻侧边缘的均匀距离。
如图1所示，内部空间112可以被提供为对应于测试器件TD或者具有与测试器件TD相同的尺寸和形状，但本发明构思不限于此。根据图1所示的示例性实施方式，内部空间112可以是形成在主体110的与接触测试板130的一侧相反的一侧的空腔，但本发明构思不限于此。
弹簧针120可以提供在内部空间112中。根据本发明构思的一示例性实施方式，弹簧针120可以设置在与主体110的表面的平面不同的平面上。例如，弹簧针120可以在主体110内部从主体110的表面凹入。弹簧针120可以被构造为接触测试器件TD的相应外部连接构件12，并且可以将测试器件TD电连接到测试板130。测试板130可以包括例如测试用的印刷电路板(PCB)。测试器件TD可以是半导体器件。测试器件TD可以包括单个芯片10。测试器件TD还可以包括提供在单个芯片10下方的外部连接构件12。外部连接构件12可以是焊料球和/或焊料凸块。测试器件TD可以包括存储芯片，但本发明构思不限于此。例如，测试器件TD可以是动态随机存取存储(DRAM)芯片、半导体封装或电子设备(例如蜂窝电话)。在本说明书中，术语“测试器件”和“半导体器件”可以互换使用以指代元件TD。
盖140可以与主体110结合。盖140可以与主体110联接以密封内部空间112。盖140可以包括第一盖142和第二盖144，第一盖142和第二盖144可以具有基本相似的宽度和长度，但不限于此。
第一盖142可以包括多个第一开口143。第一开口143可以被提供为穿透第一盖142。第一开口143可以在第一盖142中二维地布置。例如，第一开口143可以形成为沿第一方向延伸的行和沿交叉第一方向的第二方向延伸的列。每个第一开口143可以被构造为允许将参照图6A进一步详细描述的测试探针P插入其中。每个第一开口143的尺寸可以大于或等于测试探针P的尺寸。根据本发明构思的一示例性实施方式，测试探针P的尺寸可以对应于第一开口143的直径和/或截面积。第一盖142可以包括塑料材料。例如，所选择的塑料材料可以是不施加电磁力或者不与电磁力相互作用的塑料。第二盖144可以包括第二开口145。第二开口145可以被提供为穿透第二盖144。第二开口145可以在第二盖144中二维地布置。例如，第二开口145可以形成为行和列。第二开口145的布置可以不同于第一开口143的布置。每个第二开口145可以被构造为允许测试探针P插入其中。每个第二开口145的尺寸可以大于或等于测试探针P的尺寸。第二盖144可以包括塑料材料。例如，所选择的塑料材料可以包括不施加电磁力或者不与电磁力相互作用的塑料。
在本说明书中，开口的布置可以表示开口在平面上如何布置。例如，开口的布置可以取决于开口的数量和/或尺寸、开口的中心之间的距离、或开口的密度。
此外，半导体器件测试系统100还可以包括控制器。控制器可以被配置为控制主体110、弹簧针120、测试板130和盖140。此外，控制器可以在下面将详细描述的测试工艺期间控制测试探针P。控制器可以包括用于显示测试结果的显示部。而且，额外的固定部可以提供在盖140的底表面上以固定测试器件TD。
图2A是示出根据本发明构思的一示例性实施方式的第一盖142a的俯视图。图2B示出了根据本发明构思的一示例性实施方式的第二盖144a。为了比较第一盖142a或第二盖144a与测试器件TD之间的面积，在图2A和2B中示出了区域TDR，其面积对应于测试器件TD的尺寸。图2C示出了图2A的第一盖142a和图2B的第二盖144a彼此重叠。图2C示出了图2A的第一盖142a与图2B的第二盖144a之间的重叠。第一开口143a由实线绘出，第二开口145a由虚线绘出。将参照图2A至2C更详细地描述第一盖142a和第二盖144a。
参照图2A，第一盖142a可以包括第一开口143a。第一开口143a可以在第一盖142a中二维地布置。例如，第一开口143a可以布置成沿第一方向延伸的行和沿交叉第一方向的第二方向延伸的列。第一开口143a可以例如布置成3×3矩阵的形式。当在俯视图中看时，第一区域R1a由连接第一开口143a中最外侧的第一开口的中心C1的线限定。例如，第一区域R1a可以由连接包括第一开口143a的布置的周界的第一开口143a的中心C1的线界定。根据本发明构思的一示例性实施方式，第一区域R1a可以与测试器件区域TDR重叠。例如，当从俯视图看时，测试器件区域TDR可以具有比第一区域R1a大的平面面积，因而可以由第一区域R1a仅部分重叠，但本发明构思不限于此。参照图2B，第二盖144a可以包括第二开口145a。第二开口145a可以在第二盖144a中二维地布置。例如，第二开口145a可以布置成沿第一方向延伸的行和沿交叉第一方向的第二方向延伸的列。第二开口145a的布置可以不同于第一开口143a的布置。第二开口145a的数量可以不同于第一开口143a的数量。例如，第二开口145a的数量可以大于第一开口143a的数量。第二开口145a可以布置成4×4矩阵的形式。
当从俯视图看时，测试器件区域TDR可以与第二区域R2a重叠，第二区域R2a由连接第二开口145a中最外侧的第二开口的中心C2的线界定。例如，第二区域R2a可以由连接包括第二开口145a的布置的周界的第二开口145a的中心C2的线界定。换言之，第二区域R2a的一部分可以与测试器件区域TDR重叠。例如，第二区域R2a可以相对于测试器件区域TDR在俯视图中具有更大的平面面积。当从俯视图看时，第一区域R1a可以与第二区域R2a重叠。换言之，当从俯视图看时，第二区域R2a的一部分可以与第一区域R1a重叠。例如，当从俯视图看时，第一区域R1a可以具有比第二区域R2a小的平面面积。
参照图2C，第一开口143a的尺寸可以与第二开口145a的尺寸基本相同。换言之，第一开口143a的半径r1可以与第二开口145a的半径r2基本相同。距离D1和D2表示第一开口143a中的任意两个相邻开口的中心到与其相邻的第二开口145a之间的距离。距离D1和D2可以彼此基本相等。根据图2C所示的示例性实施方式，第一开口143a和第二开口145a可以相对于彼此错开。
根据本发明构思的一示例性实施方式，测试器件TD的特性可以通过分别将测试探针插入到第一盖142a的第一开口143a和第二盖144a的第二开口145a的每个中而被测试。测试探针可以被插入到第一开口143a和第二开口145a中以接触测试器件TD的表面。测试探针可以用于在与第一开口143a和第二开口145a对应的位置处对测试器件TD的特性进行测试。因为当从俯视图看时第一开口143a和第二开口145a彼此偏移(例如，第一开口143a的中心分别从第二开口145a的中心偏移)，所以可以减小将由测试探针测试的区域之间的平均距离。因此，可以提高测试工艺中的可靠性和精度。此外，可以在没有额外焊接工艺的情况下对测试器件TD执行测试工艺，因而可以防止测试器件TD引发热损坏。
图3A示出了根据本发明构思的一示例性实施方式的第一盖142b。图3B示出了根据本发明构思的一示例性实施方式的第二盖144b。在图3A和3B中示出了区域TDR以显示第一盖142b和第二盖144b相对于测试器件TD的对比面积，区域TDR的面积对应于测试器件TD的尺寸。图3C示出了彼此重叠的图3A的第一盖142b和图3B的第二盖144b。图3C是示出图3A的第一盖142b与图3B的第二盖144b之间的重叠的俯视图。第一开口143b由实线绘出，第二开口145b由虚线绘出。将参照图3A至3C更详细地描述第一盖142b和第二盖144b。
参照图3A，第一盖142b可以包括第一开口143b。第一开口143b可以在第一盖142b中二维地布置。第一开口143b可以布置成3×3矩阵的形式。当从俯视图看时，由连接第一开口143b中最外侧的第一开口的中心C1的线界定的第一区域R1b可以与测试器件区域TDR重叠。换言之，当从俯视图看时，测试器件区域TDR的一部分可以与第一区域R1b重叠。
参照图3B，第二盖144b可以包括第二开口145b。第二开口145b可以在第二盖144b中二维地布置。第二开口145b的布置可以不同于第一开口143b的布置。第二开口145b的数量可以不同于第一开口143b的数量。第二开口145b的数量可以大于第一开口143b的数量。第二开口145b可以布置成4×4矩阵的形式。
当从俯视图看时，测试器件区域TDR可以与第二区域R2b重叠。第二区域R2b由连接第二开口145b中最外侧的第二开口的中心C2的线界定。换言之，当从俯视图看时，第二区域R2b的一部分可以与测试器件区域TDR重叠。当从俯视图看时，第一区域R1b可以与第二区域R2b重叠。例如，当从俯视图看时，第二区域R2b的一部分可以与第一区域R1b重叠。
参照图3C，第一开口143b的尺寸可以不同于第二开口145b的尺寸。例如，第一开口143b的尺寸可以大于第二开口145b的尺寸，因此第一开口143b的半径r1可以不同于第二开口145b的半径r2。距离D1和D2表示第一开口143b中的任意两个相邻开口的中心到与其相邻的第二开口145b之间的距离。距离D1和D2可以彼此基本相等。根据本发明构思的一示例性实施方式，第一开口143b和第二开口145b可以相对于彼此错开。然而，本发明构思不限于此。例如，第一开口143b和第二开口145b中的一些可以彼此部分重叠，而其它开口则不是。
根据本发明构思的一示例性实施方式，第一盖142b和第二盖144b用于对测试器件TD的特性进行测试。不同类型的测试探针可以被插入到第一开口143b中的相应第一开口和第二开口145b中的相应第二开口中。例如，因为第一开口143b和第二开口145b具有不同的尺寸，所以当测试器件TD的特性被测试时，不同类型的测试探针可以被插入到第一开口143b和第二开口145b中。将插入到每个开口中的测试探针的类型可以基于将执行的测试工艺的目的和效果来选择。此外，因为第一开口143b和第二开口145b具有彼此偏移的不同尺寸，所以可以减小将由测试探针测试的区域之间的平均距离。然而，本发明构思不限于此。根据一示例性实施方式，第一开口143b和第二开口145b中的一些可以彼此部分重叠。因此，可以提高测试工艺中的可靠性和精度。
图4A示出了根据本发明构思的一示例性实施方式的第一盖142c。图4B示出了根据本发明构思的一示例性实施方式的第二盖144c。为了比较第一盖142c和第二盖144c相对于测试器件TD的相对面积，在图4A和4B中示出了区域TDR，其具有与测试器件TD的尺寸对应的面积。图4C示出了彼此重叠的图4A的第一盖142c和图4B的第二盖144c。在示出了图4A的第一盖142c与图4B的第二盖144c之间的重叠的图4C中，第一开口143c由实线绘出，第二开口145c由虚线绘出。将参照图4A至4C更详细地描述第一盖142c和第二盖144c。
参照图4A，第一盖142c可以包括第一开口143c。第一开口143c可以在第一盖142c中二维地布置。根据本发明构思的一示例性实施方式，第一开口143c可以布置成沿第一方向延伸的行和沿交叉第一方向的第二方向延伸的列。例如，第一开口143c可以布置成3×3矩阵的形式。当从俯视图看时，第一区域R1c由连接最外侧的第一开口143c的中心C1的线界定，并且可以与半导体器件区域TDR重叠。换言之，当从俯视图看时，半导体器件区域TDR的一部分可以与第一区域R1c重叠。
参照图4B，第二盖144c包括第二开口145c。第二开口145c可以在第二盖144c中二维地布置。第二开口145c的布置可以不同于第一开口143c的布置。第二开口145c的数量可以不同于第一开口143c的数量。第二开口145c的数量可以大于第一开口143c的数量。
第二盖144c还可以包括第三开口146。第三开口146的布置可以不同于第一开口143c的布置和第二开口145c的布置。作为示例，第二盖144c的其中形成第三开口146的区域可以与测试器件区域TDR的中央区域重叠，并且第二盖144c的其中形成第二开口145c的区域可以与测试器件区域TDR的边缘区域重叠。
当从俯视图看时，测试器件区域TDR可以与第二区域R2c重叠，第二区域R2c由连接最外侧的第二开口145c的中心C2的线界定。换言之，当从俯视图看时，第二区域R2c的一部分可以与半导体器件区域TDR重叠。当从俯视图看时，由连接第三开口146中最外侧的第三开口的中心C3的线界定的第三区域R3c可以与测试器件区域TDR重叠。换言之，当从俯视图看时，测试器件区域TDR的一部分可以与第三区域R3c重叠。虽然未示出，但是当从俯视图看时，第一区域R1c可以与第二区域R2c重叠。换言之，当从俯视图看时，第二区域R2c的一部分可以与第一区域R1c重叠。
参照图4C，第一开口143c的半径r1可以不同于第二开口145c的半径r2。第一开口143c的尺寸可以大于第二开口145c的尺寸。距离D1和D2表示从第一开口143c中的任意两个相邻开口的中心到与其相邻的第二开口145c的距离，并且可以彼此基本相等。第三开口146的半径r3可以基本上等于第一开口143c的半径r1。根据本发明构思的一示例性实施方式，第三开口146的半径r3可以不同于第二开口145c的半径r2。例如，第三开口146的尺寸可以大于第二开口145c的尺寸。距离D3和D4表示从第一开口143c中的任意两个相邻开口的中心到与其相邻的第三开口146的距离。距离D3和D4可以彼此基本相等。
根据本发明构思的一示例性实施方式，在第一盖142c和第二盖144c用于对测试器件TD的特性进行测试的情况下，可以使用不同类型的测试探针来对测试器件TD的特性进行测试。不同类型的测试探针可以被插入到第一开口143c、第二开口145c和第三开口146的每个中。换言之，因为第一开口143c、第二开口145c和第三开口146可以具有不同的尺寸，所以不同类型的测试探针可以分别被插入到第一开口143c、第二开口145c和第三开口146中。将插入到每个开口中的测试探针的类型可以基于将执行的测试工艺的目的和效果来选择。例如，所用测试探针可以是配备为在x、y和/或z平面中进行测量的E场/H场测试探针。此外，插入到各开口中的测试探针的密度可以取决于测试器件TD上的位置而变化。作为示例，当需要对测试器件TD的边缘区域相比于对测试器件TD的中央区域更精确地执行测试工艺时，测试区域的密度可以在测试器件TD的边缘区域中比在测试器件TD的中央区域中更高。因此，可以提高测试工艺中的可靠性和精度。
图5是示出使用图1的半导体器件测试系统100制造半导体器件的过程的流程图。
可以对半导体器件执行封装工艺(S10)。半导体器件可以包括存储芯片。作为示例，封装工艺可以包括供应环氧树脂模制化合物以包封存储芯片、以及形成模制层以保护存储芯片。
在封装工艺之后，可以进行对半导体器件执行测试工艺的步骤(S20)。测试工艺可以包括测试半导体器件的质量和/或特性的工艺。作为示例，测试工艺可以包括测试半导体器件的电磁干扰特性的工艺。半导体器件的测试工艺可以包括装载测试器件的步骤(S22)、使用第一盖执行第一测试工艺(S24)、使用第二盖执行第二测试工艺(S26)、以及重叠通过第一测试工艺和第二测试工艺获得的测试数据(S28)。
图6A至6D是示出分别使用图2A至2C的第一盖142a和第二盖144a测试半导体器件TD的过程的图。
参照图5和6A，装载测试器件TD的步骤(S22)可以包括将测试器件TD装载到半导体器件测试系统的主体110的内部空间112中。可以提供输送装置以输运半导体器件TD。作为示例，半导体器件TD可以被固定到输送装置以由输送装置输运。
可以准备用于测试工艺的测试探针P。测试探针P可以包括测试探针尖端PT，测试探针尖端PT作为测试探针P的下部被提供。测试探针尖端PT可以在测试工艺期间直接接触半导体器件TD。
参照图5、6B和6C，可以使用第一盖142a对半导体器件TD执行第一测试工艺(S24)。在装载半导体器件TD之后，第一盖142a可以被联接到主体110以覆盖半导体器件TD。测试探针P可以插入到第一盖142a的第一开口143a之一中。测试探针P可以被插入到第一开口143a中，使得测试探针尖端PT与半导体器件TD的表面接触。根据本发明构思的一示例性实施方式，归因于内部空间112的间隙可以存在于半导体器件TD的上表面与第一盖142a之间，使得测试探针P的侧表面可以在测试探针尖端PT与半导体器件TD接触的同时暴露在该间隙中。测试探针P可以在与测试探针P接触的区域处测试半导体器件TD的EMI特性。如果测试工艺在第一开口143a之一处完成，则测试探针P可以用于在剩余的第一开口143a处进一步执行测试工艺。
参照图5和6D，可以使用第二盖144a对半导体器件TD执行第二测试工艺(S26)。根据本发明构思的一示例性实施方式，第二盖144a(代替第一盖142a)可以被联接到主体110，以覆盖位于内部空间112中的半导体器件TD。测试探针P可以被插入到第二盖144a的第二开口145a之一中。测试探针P可以穿过第二开口145a接触半导体器件TD的表面。测试探针P可以在与测试探针P接触的区域处测试半导体器件TD的EMI特性。当测试工艺在第二开口145a之一处完成时，测试探针P可以用于在剩余的第二开口145a处执行测试工艺。
第一测试工艺和第二测试工艺可以彼此类似，并且可以使用相同的测试探针P对半导体器件TD执行第一测试工艺和第二测试工艺。
此后，通过第一测试工艺和第二测试工艺获得的测试数据可以被重叠(S28)。通过第一测试工艺和第二测试工艺获得的测试数据可以被重叠。换言之，通过第一测试工艺和第二测试工艺获得的测试数据可以被组合，以获得关于半导体器件TD的整个区域的测试结果。例如，测试结果可以用于产生整个半导体器件TD的强度图。
图7A至7C是示出使用图3A至3C的第一盖142b和第二盖144b测试半导体器件TD的过程的图。
参照图5和7A，测试器件TD可以被装载到半导体器件测试系统的主体110的内部空间112中(S22)。可以为测试工艺准备测试探针P1和P2。第一测试探针P1和第二测试探针P2可以是彼此不同的单独的测试探针。测试探针P1和P2还可以分别包括测试探针尖端PT1和PT2，测试探针尖端PT1和PT2的每个作为相应的测试探针P1和P2的下部被提供。测试探针尖端PT1和PT2在测试工艺期间可以与半导体器件TD直接接触。
参照图5和7B，可以使用第一盖对半导体器件TD执行测试工艺(S24)。在将半导体器件TD装载到内部空间112中之后，第一盖142b可以被联接到主体110以覆盖半导体器件TD。第一测试探针P1可以插入到第一盖142b的第一开口143b之一中。第一测试探针P1可以穿过第一开口143b接触半导体器件TD的表面。第一测试探针P1可以在与第一测试探针P1接触的区域处测试半导体器件TD的EMI特性。当第一开口143b之一处的测试工艺完成时，第一测试探针P1可以用于在剩余的第一开口143b处执行测试工艺。
参照图5和7C，可以使用第二盖144b对半导体器件TD执行第二测试工艺(S26)。根据本发明构思的一示例性实施方式，第二盖144b(代替第一盖142b)可以被联接到主体110，以覆盖位于内部空间112中的半导体器件TD。第二测试探针P2可以被插入到第二盖144b的第二开口145b之一中。第二测试探针P2可以穿过第二开口145b接触半导体器件TD的表面。第二测试探针P2可以测试半导体器件TD在与第二测试探针P2接触的区域处的EMI特性。如果第二开口145b之一处的测试工艺完成，则第二测试探针P2可以用于在剩余的第二开口145b处执行测试工艺。
可以使用测试探针P1和P2对半导体器件TD执行第一测试工艺和第二测试工艺，测试探针P1和P2也可以彼此不同。作为示例，与第二测试探针P2不同，第一测试探针P1可以用于仅在特定带宽上执行测试工艺。根据本发明构思的示例性实施方式，与第二测试探针P2相比，第一测试探针P1可以具有更高的灵敏度。
然后通过第一测试工艺和第二测试工艺获得的测试数据可以被重叠(S28)。通过第一测试工艺和第二测试工艺获得的测试数据可以被重叠，以获得关于半导体器件TD的整个区域的测试结果或测试数据。例如，测试结果可以用于产生整个半导体器件TD的强度图。
图8是示意性地示出根据本发明构思的一示例性实施方式的半导体器件测试系统200的图。半导体器件测试系统200可以包括主体210、内部空间212、弹簧针、测试板230和盖240。盖240可以包括第一盖242和第二盖244。第一盖242可以具有第一开口243。第二盖244可以具有第二开口245。图8的主体210、内部空间212、测试板230和盖240可以与参照图1描述的半导体器件测试系统100的主体110、内部空间112、测试板130和盖140基本相同或相似。因此将省略其详细描述。对其使用图8的半导体器件测试系统200的测试器件TD可以是包括芯片10的电子设备。作为示例，测试器件TD可以是其中壳体被打开且芯片10被暴露的便携式电话。
在本发明构思的一示例性实施方式中，盖140和240已经被描述为包括两个盖(例如第一盖和第二盖)。然而，根据本发明构思的另外的示例性实施方式，盖140和240可以包括三个或更多个盖。此外，如上所述，盖140或240可以被构造为具有开口，开口的布置可以取决于特定的测试工艺而改变。而且，开口243和245的布置可以考虑到对应的测试器件TD的特性而各种各样地改变。在图8所示的示例性实施方式中，盖240可以具有不规则的六边形形状。例如，盖240的形状可以包括：间隔开第一宽度并彼此偏移的两个平行边；从平行边延伸比第一宽度短的第二宽度的垂直边，其中对角线将垂直边与相对的平行边连接，对角线从该相对的平行边延伸。
根据本发明构思的一示例性实施方式，可以提供测试半导体器件的系统和方法以提高可靠性和精度。
虽然已经具体显示并描述了本发明构思的示例性实施方式，但是本领域普通技术人员将理解，可以在其中进行在形式和细节上的变化而不背离所附权利要求的精神和范围。
本申请要求享有2018年7月26日在韩国知识产权局提交的韩国专利申请第10-2018-0087209号的优先权，其公开通过引用全文在此合并。

Claims (18)

1.一种半导体器件测试系统，包括：
主体，包括其中装载测试器件的内部空间；
第一盖，其选择性地联接所述主体以覆盖所述内部空间，其中，所述第一盖包括第一开口；和
第二盖，其选择性地联接所述主体以覆盖所述内部空间，其中，所述第二盖包括第二开口，
其中，所述第一开口的布置不同于所述第二开口的布置，以及
其中，当从俯视图看时所述第一开口和所述第二开口偏移。
2.根据权利要求1所述的半导体器件测试系统，其中当在俯视图中看时，所述第一开口的中心分别从所述第二开口的中心偏移。
3.根据权利要求1所述的半导体器件测试系统，其中当在俯视图中看时，第一区域与第二区域重叠，所述第一区域由连接所述第一开口中最外侧的第一开口的中心的线限定，所述第二区域由连接所述第二开口中最外侧的第二开口的中心的线限定。
4.根据权利要求3所述的半导体器件测试系统，其中，当在俯视图中看时，所述第一区域具有比所述测试器件小的面积，并且所述测试器件具有比所述第二区域小的面积。
5.根据权利要求1所述的半导体器件测试系统，其中从所述第一开口中的两个相邻开口的中心到所述第二开口中与其相邻的一个的距离彼此基本相等。
6.根据权利要求1所述的半导体器件测试系统，其中所述第一开口和所述第二开口的每个的尺寸等于或大于测试探针的尺寸。
7.根据权利要求1所述的半导体器件测试系统，其中所述第一开口的每个的尺寸基本上等于所述第二开口的每个的尺寸。
8.根据权利要求1所述的半导体器件测试系统，其中所述第一开口的数量不同于所述第二开口的数量。
9.根据权利要求1所述的半导体器件测试系统，其中所述第一开口布置成3×3矩阵，所述第二开口布置成4×4矩阵。
10.根据权利要求1所述的半导体器件测试系统，其中所述第二盖还包括第三开口，所述第三开口的布置不同于所述第二开口的布置。
11.根据权利要求10所述的半导体器件测试系统，其中，当在俯视图中看时，所述第二盖的其中形成所述第二开口的第一部分与所述测试器件的边缘重叠，并且所述第二盖的其中形成所述第三开口的第二部分与所述测试器件的中央区域重叠。
12.根据权利要求1所述的半导体器件测试系统，其中所述第一开口之一的尺寸不同于所述第二开口之一的尺寸。
13.根据权利要求1所述的半导体器件测试系统，其中所述第一盖或所述第二盖包括塑料材料。
14.一种使用半导体器件测试系统测试半导体器件的方法，所述半导体器件测试系统包括其中装载测试器件的主体、选择性联接到所述主体并具有第一开口的第一盖、以及选择性联接到所述主体并具有第二开口的第二盖，其中，所述第一开口的布置不同于所述第二开口的布置，当从俯视图看时第一开口和第二开口彼此偏移，
所述方法包括：
将所述测试器件装载到所述主体中；
通过将测试探针依次插入到所述第一盖的第一开口的每一个中对所述测试器件执行第一测试工艺；
通过将所述测试探针依次插入到所述第二盖的第二开口的每一个中对所述测试器件执行第二测试工艺；以及
重叠通过所述第一测试工艺和所述第二测试工艺获得的数据，以获得关于所述测试器件的测试数据。
15.根据权利要求14所述的方法，其中，当执行所述第一测试工艺和所述第二测试工艺时，所述测试探针与所述测试器件的表面接触。
16.根据权利要求14所述的方法，其中当在俯视图中看时，所述第一开口的中心分别从所述第二开口的中心偏移。
17.根据权利要求14所述的方法，其中所述第一测试工艺和所述第二测试工艺被执行以测试所述测试器件的电磁干扰特性。
18.一种制造半导体器件的方法，包括：
对半导体器件执行封装工艺；以及
在执行所述封装工艺之后，对所述半导体器件执行测试工艺，其中执行所述测试工艺包括：
将所述半导体器件装载到测试插口中；
将测试探针依次插入到第一开口的每一个中以对所述半导体器件执行第一测试工艺，其中，所述第一开口布置在覆盖所述测试插口的第一盖中；
将所述测试探针依次插入到第二开口的每一个中以对所述半导体器件执行第二测试工艺，其中，所述第二开口布置在覆盖所述测试插口的第二盖中，并且当在俯视图中看时所述第二开口与所述第一开口偏移；和
重叠通过所述第一测试工艺和所述第二测试工艺获得的数据。
CN201910675475.3A 2018-07-26 2019-07-25 测试半导体器件的系统和方法以及制造半导体器件的方法 Active CN110783215B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0087209 2018-07-26
KR1020180087209A KR20200012211A (ko) 2018-07-26 2018-07-26 반도체 소자 테스트 시스템, 반도체 소자 테스트 방법, 및 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
CN110783215A CN110783215A (zh) 2020-02-11
CN110783215B true CN110783215B (zh) 2024-02-06

Family

ID=69177668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910675475.3A Active CN110783215B (zh) 2018-07-26 2019-07-25 测试半导体器件的系统和方法以及制造半导体器件的方法

Country Status (3)

Country Link
US (1) US11137435B2 (zh)
KR (1) KR20200012211A (zh)
CN (1) CN110783215B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292003B1 (en) * 1998-07-01 2001-09-18 Xilinx, Inc. Apparatus and method for testing chip scale package integrated circuits
JP2004085281A (ja) * 2002-08-26 2004-03-18 Nec Engineering Ltd プローブカードのプローブテストヘッド構造
JP2006292456A (ja) * 2005-04-07 2006-10-26 Matsushita Electric Ind Co Ltd 半導体装置の検査装置および検査方法
US7180318B1 (en) * 2004-10-15 2007-02-20 Xilinx, Inc. Multi-pitch test probe assembly for testing semiconductor dies having contact pads

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534787A (en) * 1994-12-09 1996-07-09 Vlsi Technology, Inc. High-frequency coaxial interface test fixture
KR100374630B1 (ko) * 1999-12-20 2003-03-03 삼성전자주식회사 반도체 장치용 소켓과 인쇄 회로 기판 및 테스트 방법
US20020039030A1 (en) 2000-08-03 2002-04-04 Mehyar Khazei System, method, and apparatus for product diagnostic and evaluation testing
US7043848B2 (en) 2003-11-26 2006-05-16 The Micromanipulator Company Method and apparatus for maintaining accurate positioning between a probe and a DUT
KR100946482B1 (ko) 2004-11-22 2010-03-10 가부시키가이샤 어드밴티스트 전자 부품 핸들링 장치용 인서트, 푸셔, 테스트 헤드용소켓 가이드 및 전자 부품 핸들링 장치
US7170169B2 (en) 2005-03-11 2007-01-30 Tyco Electronics Corporation LGA socket with EMI protection
US7279911B2 (en) * 2005-05-03 2007-10-09 Sv Probe Pte Ltd. Probe card assembly with dielectric structure
WO2007010610A1 (ja) 2005-07-21 2007-01-25 Advantest Corporation プッシャ、プッシャユニットおよび半導体試験装置
KR20080113884A (ko) 2007-06-26 2008-12-31 세크론 주식회사 테스트 헨들러용 푸셔 어셈블리 및 이를 갖는 테스트헨들러용 소자 접속장치
KR101398632B1 (ko) 2008-01-07 2014-05-22 삼성전자주식회사 반도체 패키지 테스트 장치 및 그에 채용되는 멀티 레벨푸셔
US8230593B2 (en) * 2008-05-29 2012-07-31 Microprobe, Inc. Probe bonding method having improved control of bonding material
US8970241B2 (en) 2011-03-18 2015-03-03 Apple Inc. Device retention for test socket
US8832933B2 (en) * 2011-09-15 2014-09-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating a semiconductor test probe head
WO2015060845A1 (en) 2013-10-23 2015-04-30 Intel Corporation Emi mitigation on high-speed lanes using false stall
US20200003802A1 (en) * 2018-07-02 2020-01-02 Powertech Technology Inc. Testing socket and testing apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292003B1 (en) * 1998-07-01 2001-09-18 Xilinx, Inc. Apparatus and method for testing chip scale package integrated circuits
JP2004085281A (ja) * 2002-08-26 2004-03-18 Nec Engineering Ltd プローブカードのプローブテストヘッド構造
US7180318B1 (en) * 2004-10-15 2007-02-20 Xilinx, Inc. Multi-pitch test probe assembly for testing semiconductor dies having contact pads
JP2006292456A (ja) * 2005-04-07 2006-10-26 Matsushita Electric Ind Co Ltd 半導体装置の検査装置および検査方法

Also Published As

Publication number Publication date
KR20200012211A (ko) 2020-02-05
CN110783215A (zh) 2020-02-11
US11137435B2 (en) 2021-10-05
US20200033389A1 (en) 2020-01-30

Similar Documents

Publication Publication Date Title
US20060049823A1 (en) Probe card and method for testing magnetic sensor
US8547127B2 (en) Probe block
US7425839B2 (en) Systems and methods for testing packaged microelectronic devices
TWI787250B (zh) 電子元件測試裝置用之載具
US20210181288A1 (en) Test apparatus which tests semiconductor chips
US20070035318A1 (en) Donut-type parallel probe card and method of testing semiconductor wafer using same
CN110783215B (zh) 测试半导体器件的系统和方法以及制造半导体器件的方法
KR101350606B1 (ko) 인서트 조립체
JP2003028894A (ja) テスタヘッド用プローブカード
KR102521076B1 (ko) 반도체 소자를 검사하기 위한 인서트 조립체와 테스트 소켓의 불량 검사 방법
JP7175179B2 (ja) 中間接続部材、および検査装置
KR102047665B1 (ko) 프로브 카드 및 이를 포함하는 테스트 장치
KR101790292B1 (ko) Cis 프로브카드 및 그 제작 방법
US7629788B2 (en) Test carrier
JPH07201935A (ja) プローブカード及び検査方法
JP5564304B2 (ja) 電気部品用ソケット
US10935570B2 (en) Intermediate connection member and inspection apparatus
KR20220113111A (ko) 필름부재를 포함하는 반도체 테스트 소켓
KR102026556B1 (ko) 프로브 핀 검사 방법
TWI402509B (zh) 扁頭探針測試連接器
KR101447017B1 (ko) 반도체 패키지 테스트용 캐리어 모듈
TWI717595B (zh) 電子元件測試裝置用之載具
TWI734002B (zh) 電子元件測試裝置用之載具
US11726138B2 (en) Method for testing semiconductor dies and test structure
JP2005180999A (ja) Ｉｃソケット及び半導体装置の検査方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant