CN110783180A - 用于形成光掩模的方法及半导体制造方法 - Google Patents

用于形成光掩模的方法及半导体制造方法 Download PDF

Info

Publication number
CN110783180A
CN110783180A CN201910506535.9A CN201910506535A CN110783180A CN 110783180 A CN110783180 A CN 110783180A CN 201910506535 A CN201910506535 A CN 201910506535A CN 110783180 A CN110783180 A CN 110783180A
Authority
CN
China
Prior art keywords
layer
width
opening
wet etch
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910506535.9A
Other languages
English (en)
Other versions
CN110783180B (zh
Inventor
黄崇洋
张浩铭
李明哲
许有心
赖伯政
李冠贤
林维信
林诣轩
施旺成
林政旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110783180A publication Critical patent/CN110783180A/zh
Application granted granted Critical
Publication of CN110783180B publication Critical patent/CN110783180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明实施例涉及用于形成光掩模的方法及半导体制造方法。根据本发明的一些实施例，一种用于形成光掩模的方法包括：接纳衬底，所述衬底具有形成于其上的第一层，其中在所述衬底上方放置暴露所述第一层的部分的经图案化第二层；透过所述经图案化第二层而移除所述第一层的所述经暴露部分以在所述第一层中形成多个开口；移除所述经图案化第二层；及利用蚀刻剂执行湿式蚀刻以移除所述第一层的部分以使所述多个开口变宽。所述蚀刻剂与所述第一层的顶部表面及所述多个开口的侧壁接触。所述多个开口中的每一者在所述湿式蚀刻的所述执行之前具有第一宽度且在所述湿式蚀刻的所述执行之后具有第二宽度。所述第二宽度大于所述第一宽度。

Description

用于形成光掩模的方法及半导体制造方法
技术领域
本发明实施例涉及光掩模及其形成方法，尤指用于形成光掩模的方法及半导体制造方法。
背景技术
半导体集成电路工业已在过去数十年中经历快速增长。半导体材料及设计上的技术进展已生产出不断变小且更复杂的电路。已使此些材料及设计进展为可能的，此乃因与处理及制造有关的技术也已经历技术进展。在半导体演进的过程中，每单位面积的经互连装置的数目已增加，此乃因可被可靠地形成的最小组件的大小已降低。
半导体制作在很大程度上依赖于光刻工艺，其中使用给定频率的光来将所要图案转印到经历半导体处理的晶片上。为将图案转印到晶片上，通常使用光掩模(也称为掩模或倍缩光掩模)。光掩模准许及阻止以所要图案的光到达晶片的层(例如光致抗蚀剂(PR)层)上，所述层对曝光进行化学反应，从而移除PR的某些部分且留下其它部分。然后使用剩余PR来图案化下伏层。随着构件大小已降低，用于光刻中以图案化层的光波长也已降低，从而形成额外困难且需要技术进展，例如使用极紫外线(EUV)作为光源以及使用相移掩模。改良光掩模对于促进工业中的持续进展为重要的，特定来说此乃因经图案化层中的缺陷可在半导体装置及集成电路制造中的后续处理步骤期间加剧。因此，需要光掩模改良，包括对光掩模源于其上的掩模坯料的改良及对图案化光掩模的工艺的改良。
发明内容
根据本发明的实施例，一种用于形成光掩模的方法包含：接纳衬底，所述衬底包含形成于其上的第一层，其中在所述衬底上方放置暴露所述第一层的部分的经图案化第二层；透过所述经图案化第二层而移除所述第一层的所述经暴露部分以在所述第一层中形成多个开口；移除所述经图案化第二层；及利用蚀刻剂执行湿式蚀刻以移除所述第一层的部分，其中所述蚀刻剂与所述第一层的顶部表面及所述多个开口的侧壁接触，所述多个开口中的每一者在所述湿式蚀刻的所述执行之前具有第一宽度且在所述湿式蚀刻的所述执行之后具有第二宽度，且所述第二宽度大于所述第一宽度。
根据本发明的实施例，一种用于形成光掩模的方法包含：接纳衬底，所述衬底具有形成于其上的第一开口及第二开口，其中所述第一开口具有第一宽度，且所述第二开口具有小于所述第一宽度的第二宽度；形成保护层以覆盖所述第一开口且暴露所述第二开口；及利用蚀刻剂执行湿式蚀刻以使所述第二开口变宽，其中所述第二开口在所述湿式蚀刻的所述执行之后具有第三宽度，且所述第二开口的所述第三宽度大体上等于所述第一开口的所述第一宽度。
根据本发明的实施例，一种半导体制造方法包含：接纳衬底；及执行光刻以将第一图案从光掩模转印到所述衬底以形成第二图案，其中所述第一图案具有第一尺寸，所述第二图案具有第二尺寸，且所述第二尺寸小于所述第一尺寸。
附图说明
当借助附图阅读时，从以下详细说明最佳地理解本揭露的方面。应注意，根据工业中的标准实践，各种构件未按比例绘制。实际上，为论述清晰起见，可任意地增加或减小各种构件的尺寸。
图1为表示根据本揭露的方面的用于形成光掩模的方法的流程图。
图2为表示根据本揭露的方面的用于形成光掩模的方法的流程图。
图3为表示根据本揭露的方面的半导体制造方法的流程图。
图4A、5A、6A及7A为根据一或多项实施例中的本揭露的方面构造的处于各种制作阶段处的光掩模的示意性俯视图。
图4B、5B、6B及7B为分别沿着图4A、5A、6A及7A的线I-I'截取的部分放大剖面图。
图8为用于实施例中的蚀刻剂的导电率的监测图表。
图9A、10A、11A及12A为根据一或多项实施例中的本揭露的方面构造的处于各种制作阶段处的光掩模的示意性俯视图。
图9B、10B、11B及12B为分别沿着图9A、10A、11A及12A的线I-I'截取的部分放大剖面图。
图9C、10C、11C及12C为分别沿着图9A、10A、11A及12A的线II-II'截取的部分放大剖面图。
图13A、14A、15A及16A为根据一或多项实施例中的本揭露的方面构造的处于各种制作阶段处的光掩模的示意性俯视图。
图13B、14B、15B及16B为分别沿着图13A、14A、15A及16A的线I-I'截取的部分放大剖面图。
图13C、14C、15C及16C为分别沿着图13A、14A、15A及16A的线II-II'截取的部分放大剖面图。
图17为图解说明用于实施本揭露的一或多项实施例的曝光工具的示意性图式。
图18为图解说明根据一或多项实施例中的本揭露的方面的图案转印的示意性图式。
具体实施方式
以下揭露提供用于实施所提供标的物的不同构件的诸多不同实施例或实例。下文阐述元件及布置的特定实例以简化本揭露。当然，此些仅为实例且并非意欲为限制性的。举例来说，在说明中第一构件在第二构件上方或所述第二构件上形成可包括其中第一构件与第二构件直接接触地形成的实施例，且也可包括其中额外构件可形成于第一构件与第二构件之间使得第一构件与第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复参考编号及/或字母。此重复是出于简单及清晰目的且并非本质上指示所论述的各种实施例及/或配置之间的关系。
此外，可在本文中为易于说明而使用空间相对术语(例如“下方”、“下面”、“下部”、“上面”、“上部”、“上”及例如此类)来阐述一个元件或构件与另一元件或构件的关系，如各图中所图解说明。所述空间相对术语意欲囊括在使用或操作中的装置的除各图中所绘示定向之外的不同定向。设备可以其它方式定向(旋转90度或以其它定向)且可因此同样地理解本文中所使用的空间相对描述语。
如本文中所使用，例如“第一”、“第二”及“第三”的术语阐述各种元件、组件、区域、层及/或区段，但此些元件、组件、区域、层及/或区段不应由此些术语限制。此些术语可仅用于将一个元件、组件、区域、层或区段与另一元件、组件、区域、层或区段进行区分。例如“第一”、“第二”及“第三”的术语在用于本文中时并不暗指序列或次序，除非内容脉络明确指示。
光掩模的典型制作操作可包括：将电路图案成像到形成于掩模衬底(也称为掩模坯料)上的光致抗蚀剂层中；使光致抗蚀剂层显影；蚀刻光致抗蚀剂层；将电路图案从光致抗蚀剂层转印到不透明或半透射层；移除光致抗蚀剂层；及通过SEM在蚀刻后检验(AEI)或剥除后检验(ASI)处检查临界尺寸(CD)。在AEI检查或ASI检查处观察光掩模的质量，所述AEI检查或ASI检查经执行以获得CD平均值及CD一致性。CD的较小变化通常指示光掩模的较高质量。通过蚀刻操作而确定光掩模的质量，所述蚀刻操作用于将电路图案转印到不透明或半透射层且因此确定经蚀刻层的轮廓(例如，CD)。
当图案中的构件或开口的大小不满足目标值(例如CD要求)时，在AEI检查或ASI检查处报告缺陷。通常，可发现两种缺陷类型。当构件或开口大小小于目标值时，其被辨识为大小过小缺陷，或收缩类型缺陷。当构件或开口大小大于目标值时，其被辨识为大小过大缺陷，或桥接类型缺陷。此外，当在光掩模的所有图案区中发现大小过小缺陷或大小过大缺陷时，其被辨识为全域缺陷。当在光掩模的某些图案区中发现大小过小缺陷或大小过大缺陷而在所述光掩模的其它图案区中无缺陷时，其被辨识为局部缺陷。光刻工艺使用光掩模来通过光学曝光工具(例如步进器或扫描器)将IC设计布局图案转印到晶片衬底。光掩模上的缺陷对光刻工艺造成挑战。举例来说，当在晶片衬底上形成不想要的图案时，半导体制造工艺的良率降低，且晶片可由于所述不想要的图案而被废弃。
因此，本揭露提供一种用于形成光掩模的方法。在某些实施例中，使用湿式蚀刻来移除全域大小过小缺陷。在某些实施例中，提供湿式蚀刻及保护层以移除局部大小过小缺陷。在某些实施例中，提供湿式蚀刻及保护层以改良图案一致性。此外，添加调整标记，使得可根据调整标记而调整曝光能量剂量，且被转印到目标层的图案可具有满足要求的构件或开口大小。
应注意，在某些实施例中，术语“光掩模”、“掩模”及“倍缩光掩模”用于指同一物项。在某些实施例中，光掩模可为反射掩模，例如下文进一步详细地阐述。在某些实施例中，光掩模可并入有其它分辨率增强构件，例如相移掩模(PSM)或光学接近校正(OPC)的构件。
在某些实施例中，光掩模可包括一个二元强度掩模(BIM)或超二元强度掩模(SBIM)，所述BIM或所述SBIM通常含有位于高度经抛光石英衬底上的经图案化吸收体膜(例如铬(Cr)、氧化铬(CrO)、钼(Mo)、钼硅(MoSi)或氮化硅(SiN))。光掩模上的此些吸收体区域吸收光以便将通过所述区域的光完全吸收或显著衰减。因此，将暗图像图案及亮图像图案从掩模投影到目标(例如半导体晶片)上。
在某些实施例中，光掩模可包括经衰减相移掩模(APSM)或硬掩模(HM)经衰减相移掩模((HM)APSM)。相移掩模可包括衰减器，所述衰减器为允许5％到15％光透射比的类金属光吸收膜，例如硅化钼氮氧化物(MoSiON)或氮氧化铬(CrON)。光波穿过衰减器的部分透射比允许产生经相移光。APSM利用同调或部分同调成像系统中的干扰效应来减小给定物件的空间频率、增强所述给定物件的边缘对比度或此两者。通过将透射材料的额外经图案化层添加到掩模而在设计中的临界位置处本地地控制干扰类型(即，相消或相长)为可能的。此技术导致较高分辨率、较大曝光宽容度与较大聚焦深度的组合。在相移光刻中，将透明涂层置于透明区上方。通过经涂覆区域的光波相对于通过未经涂覆区域的光波异相移位180°。
图1为用于形成光掩模的方法10的流程图。方法10包括操作100，其中接纳衬底。衬底包括形成于其上的第一层。在某些实施例中，可将经图案化第二层放置于衬底上方。经图案化第二层暴露第一层的部分。方法10进一步包括操作102，其中透过经图案化第二层而移除第一层的经暴露部分以在第一层中形成多个开口。方法10进一步包括操作104，其中移除经图案化第二层。方法10进一步包括操作106，其中利用蚀刻剂执行湿式蚀刻以移除第一层的部分以使多个开口变宽。在某些实施例中，蚀刻剂与第一层的顶部表面及多个开口的侧壁接触。多个开口中的每一者在湿式蚀刻的执行之前具有第一宽度且在湿式蚀刻的执行之后具有第二宽度，并且第二宽度大于第一宽度。将根据一或多项实施例进一步阐述方法10。应注意，可在各种方面的范围内重新布置或以其它方式修改方法10的操作。应进一步注意，可在方法10之前、期间及之后提供额外工艺，且可仅在本文中简要地阐述某些其它工艺。因此，其它实施方案在本文中所阐述的各种方面的范围内为可能的。
图2为用于形成光掩模的方法11的流程图。方法11包括操作110，其中接纳具有形成于其上的第一开口及第二开口的衬底。在某些实施例中，第一开口具有第一宽度且第二开口具有小于第一宽度的第二宽度。方法11包括操作112，其中放置保护层以覆盖第一开口且暴露第二开口。方法11进一步包括操作114，其中利用蚀刻剂执行湿式蚀刻以使第二开口变宽。在某些实施例中，第二开口在湿式蚀刻的执行之后具有第三宽度，且第二开口的第三宽度类似于第一开口的第一宽度。将根据一或多项实施例进一步阐述方法11。应注意，可在各种方面的范围内重新布置或以其它方式修改方法11的操作。应进一步注意，可在方法11之前、期间及之后提供额外工艺，且可仅在本文中简要地阐述某些其它工艺。因此，其它实施方案在本文中所阐述的各种方面的范围内为可能的。
图3为半导体制造方法12的流程图。方法12包括操作120，其中接纳具有形成于其上的第一开口及第二开口的衬底。在某些实施例中，第一开口具有第一宽度且第二开口具有大于第一宽度的第二宽度。方法12包括操作122，其中在衬底上放置调整标记。方法12包括操作124，其中放置保护层以覆盖第二开口且暴露第一开口。方法12进一步包括操作126，其中利用蚀刻剂执行湿式蚀刻以使第一开口变宽。在某些实施例中，第一开口在湿式蚀刻的执行之后具有第三宽度，且第一开口的第三宽度类似于第二开口的第二宽度。方法12进一步包括操作128，其中执行光刻以将第一开口及第二开口转印到层。在某些实施例中，通过调整标记而确定光刻中的最佳曝光剂量。将根据一或多项实施例进一步阐述方法12。应注意，可在各种方面的范围内重新布置或以其它方式修改方法12的操作。应进一步注意，可在方法12之前、期间及之后提供额外工艺，且可仅在本文中简要地阐述某些其它工艺。因此，其它实施方案在本文中所阐述的各种方面的范围内为可能的。
图4A、5A、6A及7A为图解说明根据一或多项实施例中的本揭露的方面构造的处于各种制作阶段处的光掩模200的俯视图，且图4B、5B、6B及7B为分别沿着图4A、5A、6A及7A的线I-I'截取的部分放大剖面图。如图4A及4B中所展示，在操作100中接纳或提供衬底202。在某些实施例中，衬底202为包括低热膨胀材料(LTEM)的掩模衬底，所述LTEM用于使归因于由经强化照射辐射诱导的掩模加热的图像失真最小化。在某些实施例中，LTEM可包括硅、石英、熔融硅石、熔融石英、氟化钙(CaF)、碳化硅(SiC)、氧化硅-氧化钛及/或此项技术中已知的其它适合LTEM。此外，掩模衬底202可包括具有低缺陷水平及平滑表面的材料。
仍参考图4A及4B，在操作100中于掩模衬底202上方形成第一层210(例如屏蔽层210)。在某些实施例中，第一层210包括铬(Cr)、氮化铬(CrN)、氮化钼硅(MoSiN)、硅化钼(MoSi)、氮氧化钼硅(MoSiON)、SiO或SiN，但本揭露不限于此些材料。在某些实施例中，第一层210可为单层结构。在其它实施例中，第一层210可为多层结构，但本揭露不限于此。在某些实施例中，可在第一层210上形成硬掩模层(未展示)。硬掩模层可包括如用于形成光掩模的操作所需的适合于反射或吸收光的材料。硬掩模层可包括Cr、CrN、氧化铬(CrO)、氮化钽(TaN)、氧化钽(TaO)或氮氧化钽(TaON)，但本揭露不限于此。
在某些实施例中，在操作100中于第一层210上形成经图案化第二层220(例如经图案化光致抗蚀剂220)，如图4A及4B中所展示。在某些实施例中，光致抗蚀剂层形成于第一层210上且最初经受曝光操作以形成经曝光光致抗蚀剂层。将经曝光光致抗蚀剂层烘烤且然后显影以形成经图案化第二层220。经图案化第二层220界定一个裸片区域或数个裸片区域230的图案。在某些实施例中，透过经图案化第二层220而暴露第一层210的部分，如图4B中所展示。在某些实施例中，可在经图案化第二层220中形成虚设图案。举例来说，在裸片区域230中的每一者中形成虚设临界尺寸(CD)目标图案232。虚设CD目标图案232帮助分析CD平均值且检查CD一致性。在某些实施例中，虚设CD目标图案232的长度介于大约1μm与5μm之间，但本揭露不限于此。
参考图5A及5B，在操作102中透过经图案化第二层220而移除第一层210的经暴露部分。在某些实施例中，第一层210经受干式蚀刻操作，但本揭露不限于此。因此，将图案自经图案化第二层220转印到第一层210。因此，将第一层210图案化以具有形成于其中的多个开口212。多个开口212中的每一者具有宽度W1。换句话说，经图案化第一层210从经图案化第二层220承继一个裸片区域或数个裸片区域230的图案，且也承继虚设目标CD图案232，如图5A及5B中所展示。在形成多个开口212之后，可执行蚀刻后检验(AEI)且可随后执行清洁操作。
参考图6A及6B，接下来，在操作104中移除或剥除经图案化第二层220。在某些实施例中，通过去离子(DI)水及臭氧(O3)或臭氧化DI水(DIO3)及UV光而移除经图案化第二层220。在某些实施例中，通过DI水及O3以及氢气(H2)或DI水及四甲基氢氧化铵(TMAH)以及H2而移除经图案化第二层220。在某些实施例中，在移除经图案化第二层220之后执行ASI。在某些实施例中，利用SEM系统来提供AEI图像，所述AEI图像揭露形成于第一层210中的图案的尺寸。在某些实施例中，提供AEI图像，所述AEI图像揭露虚设CD目标图案232中的每一者中的开口的尺寸。如上文所提及，虚设CD目标图案232帮助分析CD平均值及CD一致性。在某些实施例中，虚设目标CD图案232用作每一裸片区域230中的图案的表示。在某些实施例中，在虚设目标CD图案232中，获得多个开口212的第一宽度W1，且比较多个开口212的第一宽度W1与目标值。在某些实施例中，当多个开口212的第一宽度W1小于目标值时，辨识出大小过小缺陷。在某些实施例中，可在所有裸片区域230中的虚设目标CD图案232中发现全域大小过小缺陷，如图6A及6B中所展示，且因此需要修复。
参考图7A及7B，在操作106中执行湿式蚀刻以移除第一层210的部分以使多个开口212变宽。在某些实施例中，利用蚀刻剂250执行湿式蚀刻，且蚀刻剂250可包括H2O、H2O2及NH4OH。在某些实施例中，H2O、H2O2与NH4OH的比率可为5:1:1，但本揭露不限于此。在某些实施例中，蚀刻剂250与第一层210的顶部表面及多个开口212的侧壁表面接触。此外，蚀刻剂250氧化第一层210的顶部表面及多个开口212的侧壁表面且从第一层210及开口212移除经氧化材料。在某些实施例中，可通过在执行湿式蚀刻期间监测蚀刻剂250的导电率而控制湿式蚀刻。举例来说，蚀刻剂250的导电率处于大约800μS到大约1300μS的范围内。在某些实施例中，NH4OH的导电率是处于大约100μS到大约500μS的范围内。当蚀刻剂250的导电率在所述范围之外时，湿式蚀刻结束或终止。在某些实施例中，蚀刻剂250的导电率具有周期性振荡，如图8中所展示，图8为监测图表，所述监测图表使纵座标轴由蚀刻剂250的导电率来按比例缩放且使横座标轴由时间来按比例缩放。在某些实施例中，每分钟监测蚀刻剂250的导电率，如图8中所展示。在某些实施例中，可透过不同测量工具而测量蚀刻剂250的导电率，举例来说使用用于测量蚀刻剂250的导电率的两个测量工具，如图8中所展示。在其它实施例中，可根据不同操作要求而调整监测时间周期。当蚀刻剂250的导电率在所述范围之外时，意味着从第一层210及开口212移除的经氧化材料具有足以更改蚀刻剂250的导电率或更改NH4OH(其支配经氧化材料的移除)的导电率的量，且因此湿式蚀刻可终止。
参考图6A、6B、7A及7B，多个开口212中的每一者在湿式蚀刻的执行之前具有宽度W1且在湿式蚀刻的执行之后具有宽度W2。应注意，宽度W2大于宽度W1。可在宽度W1与宽度W2之间发现宽度差。在某些实施例中，宽度差小于2nm，但本揭露不限于此。在某些实施例中，宽度差小于1.5nm，但本揭露不限于此。在某些实施例中，宽度差介于大约0.2nm与大约1.5nm之间，但本揭露不限于此。
在某些实施例中，蚀刻剂250具有大于纵向蚀刻速率的横向蚀刻速率。第一层210在湿式蚀刻的执行之前包括第一厚度，且在湿式蚀刻的执行之后包括第二厚度。在某些实施例中，厚度差小于宽度差。在某些实施例中，第一厚度与第二厚度之间的厚度差为可忽略的。在某些实施例中，当厚度损失小于0.5nm时，第一厚度与第二厚度之间的厚度差可被视为可忽略的，但本揭露不限于此。在某些实施例中，当厚度损失小于0.3nm时，第一厚度与第二厚度之间的厚度差可被视为可忽略的，但本揭露不限于此。
根据用于形成光掩模的方法10，通过湿式蚀刻而解决全域大小过小缺陷，所述湿式蚀刻利用蚀刻剂250来使裸片区域230中的所有图案中的开口212变宽以达成虚设CD目标图案232。此外，由于蚀刻剂250的横向蚀刻速率大于纵向蚀刻速率，因此不需要用于保护第一层210的顶部表面的层或材料。
图9A、10A、11A及12A为图解说明根据一或多项实施例中的本揭露的方面构造的处于各种制作阶段处的光掩模300的俯视图。图9B、10B、11B及12B为分别沿着图9A、10A、11A及12A的线I-I'截取的部分放大剖面图，且图9C、10C、11C及12C为分别沿着图9A、10A、11A及12A的线II-II'截取的部分放大剖面图。图4A到7B及图9A到12C中的类似元件可包括类似材料；因此，为简洁起见而省略对此些多余细节的说明。如图9A到9C中所展示，在操作110中接纳或提供衬底302。在某些实施例中，衬底302为包括低热膨胀材料(LTEM)的掩模衬底，所述LTEM用于使归因于由经强化照射辐射诱导的掩模加热的图像失真最小化。
仍参考图9A到9C，在操作110中于掩模衬底302上方形成第一层310(例如屏蔽层310)。在某些实施例中，第一层310可为单层结构。在其它实施例中，第一层310可为多层结构，但本揭露不限于此。在某些实施例中，可在第一层310上形成硬掩模层(未展示)。可在操作110中于第一层310上形成经图案化第二层(未展示)(例如经图案化光致抗蚀剂)，且经图案化第二层界定一个裸片区域或数个裸片区域330的图案。在某些实施例中，可在经图案化第二层中形成虚设图案。举例来说，在裸片区域330中的每一者中形成虚设CD目标图案332。如上文所提及，虚设CD目标图案332帮助分析CD平均值且检查CD一致性。在某些实施例中，虚设CD目标图案332的长度介于大约1μm与5μm之间，但本揭露不限于此。
仍参考图9A到9C，将图案从经图案化第二层转印到第一层310。图案的转印可类似于上文所阐述的图案的转印，且为简洁起见而在本文中省略重复细节。因此，在操作110中将第一层310图案化以具有多个开口。换句话说，经图案化第一层310从经图案化第二层320承继一个裸片区域或数个裸片区域330的图案，且也承继虚设目标CD图案332，如图9A到9C中所展示。在形成开口之后，可执行AEI且可随后执行清洁操作。
接下来，移除或剥除经图案化第二层。在某些实施例中，在移除经图案化第二层之后执行ASI。在某些实施例中，利用SEM系统来提供AEI图像，所述AEI图像揭露形成于第一层310中的图案的尺寸。在某些实施例中，提供AEI图像，所述AEI图像揭露虚设CD目标图案332中的每一者的尺寸。如上文所提及，虚设CD目标图案332帮助分析CD平均值及CD一致性。在某些实施例中，虚设目标CD图案332用作裸片区域330中的电路图案的表示。在某些实施例中，发现CD一致性可并非如预期一样。举例来说，在某些实施例中，在虚设目标CD图案332中的某些虚设目标CD图案中，开口312具有第一宽度W1，而在虚设目标CD图案332中的其它虚设目标CD图案中，开口314具有小于第一宽度W1的第二宽度W2。在某些实施例中，开口具有满足目标值(例如CD要求)的第一宽度W1且被界定为第一开口312，而第二开口314具有小于CD要求的第二宽度W2。此外，由于第二开口314的第二宽度W2小于目标值，因此辨识出大小过小缺陷。换句话说，在操作110中接纳具有形成于其上的第一开口312及第二开口314的衬底302。由于第一开口312具有满足目标值的第一宽度W1，且第二开口314具有小于第一宽度W1的第二宽度W2，因此在虚设目标CD图案332中发现局部大小过小缺陷，且因此需要修复。
参考图10A到10C，在操作112中于衬底302上方放置保护层340。此外，在操作112中，可将保护层340图案化使得其覆盖具有第一开口312的裸片区域且暴露具有第二开口314的裸片区域，如图10B及10C中所展示。在某些实施例中，保护层340可包括光致抗蚀剂层，但本揭露不限于此。
参考图11A到11C，在操作114中执行湿式蚀刻以使第二开口314变宽。在某些实施例中，利用蚀刻剂350执行湿式蚀刻，且蚀刻剂350可包括H2O、H2O2及NH4OH。在某些实施例中，H2O、H2O2与NH4OH的比率可为5:1:1，但本揭露不限于此。在某些实施例中，蚀刻剂350与透过保护层340而暴露的裸片区域中的第一层310的顶部表面以及第二开口314的侧壁表面接触。如上文所提及，蚀刻剂350氧化透过保护层340而暴露的裸片区域中的第一层310的顶部表面以及第二开口314的侧壁表面，且从第一层310及第二开口314移除经氧化材料。在某些实施例中，可通过在执行湿式蚀刻期间监测蚀刻剂350的导电率而控制湿式蚀刻。举例来说，蚀刻剂350的导电率是处于大约800μS到大约1300μS的范围内。在某些实施例中，NH4OH的导电率处于大约100μS到大约500μS的范围内。当蚀刻剂350的导电率在所述范围之外时，湿式蚀刻终止。在某些实施例中，蚀刻剂350的导电率具有周期性振荡，如图8中所展示。当蚀刻剂350的导电率在所述范围之外时，意味着从第一层310及第二开口314移除的经氧化材料具有足以更改蚀刻剂350的导电率或更改NH4OH(其支配经氧化材料的移除)的导电率的量，且因此湿式蚀刻可终止。
参考图12A到12C，在执行湿式蚀刻之后，移除或剥除保护层340。比较图9B与12B，第二开口314在湿式蚀刻的执行之前具有第二宽度W2(如图9B中所展示)且在湿式蚀刻的执行之后具有第三宽度W3(如图12B中所展示)。应注意，第三宽度W3大于第二宽度W2。此外，在湿式蚀刻的执行之后的第二开口314的第三宽度W3类似于第一开口312的第一宽度W1。可在第二宽度W2与第三宽度W3之间发现宽度差。在某些实施例中，宽度差小于2nm，但本揭露不限于此。在某些实施例中，宽度差小于1.5nm，但本揭露不限于此。在某些实施例中，宽度差介于大约0.2nm与大约1.5nm之间，但本揭露不限于此。
如上文所提及，蚀刻剂350具有大于纵向蚀刻速率的横向蚀刻速率。第一层310在湿式蚀刻的执行之前包括第一厚度，且在湿式蚀刻的执行之后包括第二厚度。在某些实施例中，厚度差小于宽度差。在某些实施例中，第一厚度与第二厚度之间的厚度差为可忽略的。
根据用于形成光掩模的方法11，通过湿式蚀刻而解决局部大小过小缺陷，所述湿式蚀刻利用蚀刻剂350来不仅使虚设CD目标图案332中的第二开口314变宽，且也使裸片区域330中的第二开口314变宽。因此，改良CD一致性，且所有开口312及314都满足CD要求。
图13A、14A、15A及16A为图解说明根据一或多项实施例中的本揭露的方面构造的处于各种制作阶段处的光掩模400的俯视图。图13B、14B、15B及16B为分别沿着图13A、14A、15A及16A的线I-I'截取的部分放大剖面图，且图13C、14C、15C及16C为分别沿着图13A、14A、15A及16A的线II-II'截取的部分放大剖面图。图4A到7B及图13A到16C中的类似元件可包括类似材料；因此，为简洁起见而省略对此些多余细节的说明。如图13A到13C中所展示，在操作120中接纳或提供衬底402。
在操作120中于掩模衬底402上方形成第一层410(例如屏蔽层410)。在某些实施例中，第一层410可为单层结构。在其它实施例中，第一层410可为多层结构，但本揭露不限于此。在某些实施例中，可在第一层410上形成硬掩模层(未展示)。可在操作120中于第一层410上形成经图案化第二层(未展示)(例如经图案化光致抗蚀剂)，且经图案化第二层界定一个裸片区域或数个裸片区域430的图案。在某些实施例中，可在经图案化第二层中形成虚设图案。举例来说，在裸片区域430中的每一者中形成虚设CD目标图案432。如上文所提及，虚设CD目标图案432帮助分析CD平均值且检查CD一致性。在某些实施例中，虚设CD目标图案432的长度介于大约1μm与5μm之间，但本揭露不限于此。
在某些实施例中，可在操作122中于至少一个裸片区域430中放置调整标记434，如图13A中所展示。在某些实施例中，可同时地执行操作122及操作120。调整标记434可为最佳曝光(EOP)标记。应已知，在半导体制造工艺中，使用诸多光掩模来在晶片、半导体层、介电层及导电层中形成不同图案。此些光掩模具有由大的不透明区环绕的可变大小的开口。光致抗蚀剂层中的大的开口与小的开口之间的CD不一致性具有不同曝光能量要求。举例来说，针对大的开口的最佳能量剂量设定比针对较小开口的最佳能量设定小得多。因此，能量调整为半导体制造工艺中的曝光操作中的重要因素。调整标记434(即，EOP标记)用于将此信息提供到曝光工具。通过观察调整标记434中的开口大小或构件大小，调整曝光能量剂量以满足要求。另外，虽然从前述实施例省略如图13A、14A、15A及16A中所展示的调整标记434，但应容易地实现在前述实施例中的裸片区域中利用此调整标记。
仍参考图13A到13C，将图案从经图案化第二层转印到第一层410。图案的转印可类似于上文所阐述的图案的转印，且因此为简洁起见而在本文中省略重复细节。因此，在操作120中将第一层410图案化以具有多个开口。换句话说，经图案化第一层410从经图案化第二层420承继一个裸片区域或数个裸片区域430的图案，且也承继虚设目标CD图案432及调整标记434，如图13A到13C中所展示。在形成开口之后，可执行AEI且可随后执行清洁操作。
接下来，移除或剥除经图案化第二层。在某些实施例中，在移除经图案化第二层之后执行ASI。在某些实施例中，利用SEM系统来提供AEI图像，所述AEI图像揭露形成于第一层410中的图案的尺寸。在某些实施例中，提供AEI图像，所述AEI图像揭露虚设CD目标图案432中的每一者的尺寸。如上文所提及，虚设CD目标图案432帮助分析CD平均值及CD一致性。在某些实施例中，虚设目标CD图案432用作裸片区域430中的电路图案的表示。在某些实施例中，发现CD一致性可并非如预期一样。举例来说，在某些实施例中，在虚设目标CD图案432中的某些虚设目标CD图案中，开口具有第一宽度W1，而在虚设目标CD图案432中的其它虚设目标CD图案中，开口具有大于第一宽度W1的第二宽度W2。在某些实施例中，开口具有满足目标值(例如CD要求)的第一宽度W1且被界定为第一开口412，而第二开口414具有大于目标值的第二宽度W2。此外，由于第二开口414的第二宽度W2大于目标值，因此辨识出大小过大缺陷。换句话说，在操作120中接纳具有形成于其上的第一开口412及第二开口414的衬底402。由于第一开口412具有满足目标值的第一宽度W1，且第二开口414具有大于第一宽度W1的第二宽度W2，因此在虚设目标CD图案432中发现局部大小过大缺陷。在某些实施例中，计算第一开口412的第一宽度W1与第二开口414的第二宽度W2之间的宽度差。当宽度差等于或小于预定值时，需要修复。在某些实施例中，当宽度差大于预定值时，光掩模被报告为出故障且所述光掩模将被废弃。在某些实施例中，预定值为2nm，但本揭露不限于此。
参考图14A到14C，在操作124中将保护层440放置于衬底402上方。此外，在操作124中，可将保护层440图案化使得其覆盖具有第二开口414的裸片区域430且暴露具有第一开口412的裸片区域430，如图14B及14C中所展示。在某些实施例中，保护层440可包括光致抗蚀剂层，但本揭露不限于此。
参考图15A到15C，在操作126中执行湿式蚀刻以使第一开口412变宽。在某些实施例中，利用蚀刻剂350执行湿式蚀刻，且蚀刻剂350可包括H2O、H2O2及NH4OH。在某些实施例中，H2O、H2O2与NH4OH的比率可为5:1:1，但本揭露不限于此。在某些实施例中，蚀刻剂450与透过保护层440而暴露的裸片区域中的第一层410的顶部表面以及第一开口412的侧壁表面接触。如上文所提及，蚀刻剂450氧化透过保护层440而暴露的裸片区域中的第一层410的顶部表面以及第一开口412的侧壁表面，且从第一层410及第一开口412移除经氧化材料。在某些实施例中，可通过在执行湿式蚀刻期间监测蚀刻剂450的导电率而控制湿式蚀刻。举例来说，蚀刻剂450的导电率为处于大约800μS到大约1300μS的范围内。在某些实施例中，NH4OH的导电率处于大约100μS到大约500μS的范围内。当蚀刻剂450的导电率在所述范围之外时，湿式蚀刻终止。在某些实施例中，蚀刻剂450的导电率具有周期性振荡，如图8中所展示。当蚀刻剂450的导电率在所述范围之外时，意味着从第一层410及第一开口412移除的经氧化材料具有足以更改蚀刻剂450的导电率或更改NH4OH(其支配经氧化材料的移除)的导电率的量，且因此湿式蚀刻可终止。
参考图16A到16C，在执行湿式蚀刻之后，移除或剥除保护层440。比较图13B与16B，第一开口412在湿式蚀刻的执行之前具有第一宽度W1(如图13B中所展示)且在湿式蚀刻的执行之后具有第三宽度W3(如图16B中所展示)。应注意，第三宽度W3大于第二宽度W2。此外，在湿式蚀刻的执行之后的第一开口412的第三宽度W3类似于第二开口414的第二宽度W2。可在第二宽度W2与第三宽度W3之间发现宽度差。在某些实施例中，宽度差小于2nm，但本揭露不限于此。在某些实施例中，宽度差小于1.5nm，但本揭露不限于此。在某些实施例中，宽度差介于大约0.2nm与大约1.5nm之间，但本揭露不限于此。
仍参考图13A及16A，调整标记434可在湿式蚀刻的执行之前具有第四宽度W4(如图13A中所展示)且在湿式蚀刻的执行之后具有第五宽度W5(如图16A中所展示)。由于调整标记434位于透过保护层440而暴露的裸片区域430中，因此调整标记434中的开口或图案在湿式蚀刻中变宽。因此，第五宽度W5大于第四宽度W4。
如上文所提及，蚀刻剂450具有大于纵向蚀刻速率的横向蚀刻速率。第一层410在湿式蚀刻的执行之前包括第一厚度，且在湿式蚀刻的执行之后包括第二厚度。在某些实施例中，厚度差小于宽度差。在某些实施例中，第一厚度与第二厚度之间的厚度差为可忽略的。
根据半导体制造方法12，通过湿式蚀刻而解决局部大小过大缺陷，所述湿式蚀刻利用蚀刻剂450来不仅使虚设CD目标图案432中的第一开口412变宽，且也使无局部大小过大缺陷的裸片区域430中的所有图案中的第一开口412变宽。因此，所有第一开口412及第二开口414都具有相同宽度。换句话说，虽然光掩模400中的图案的CD大于目标值，但改良CD一致性。
在操作128中执行光刻以将包括裸片区域430中的第一开口412及第二开口414的图案转印到层。在某些实施例中，可在衬底600上形成层602。可将包括第一开口412及第二开口414的图案转印到层602。在光刻期间，通过(举例来说但不限于)旋涂操作而在层602上形成光致抗蚀剂604。执行软烘烤操作(例如在高温下的烘烤或化学品(例如六甲基二硅胺烷(HMDS))的施加)以增强光致抗蚀剂604到衬底600或层602的粘附。通过曝光工具而执行曝光以曝光光致抗蚀剂层604来在光致抗蚀剂层604上形成潜在图像图案。执行显影操作以在衬底600或层602上形成经图案化光致抗蚀剂层604。可执行后曝光烘烤(PEB)、后显影烘烤(PDB)或此两者。然后在操作128中通过(举例来说但不限于)蚀刻操作而将包括裸片区域430中的第一开口412及第二开口414的图案从经图案化光致抗蚀剂层604转印到衬底600或层602。
参考图17，曝光工具500为可对本揭露的一或多项实施例提供益处的工具的实例。曝光工具500可包括光源502、聚光透镜504、掩模载台506、投影透镜508及衬底载台510。光掩模200、300或400定位于掩模载台506上，且具有层602及光致抗蚀剂604的衬底600定位于衬底载台510上。然而，装置的其它配置以及包括或省略可为可能的。在本揭露中，工具500也称为步进器或扫描器，且光掩模200、300或400也称为掩模、光掩模或倍缩光掩模。在本揭露实施例中，光源502包括提供具有从UV到DUV的波长范围的光520的辐射源。举例来说，汞灯提供UV波长(例如G线(436nm)或I线(365nm))，或准分子激光提供DUV波长(例如248nm、193nm或157nm)。聚光透镜504经配置以将光520导引到光掩模200、300或400。光掩模200、300或400阻挡光520的部分且提供光520的空中图像以形成经图案化光522。光掩模200、300或400定位于掩模载台506上。掩模载台506包括多个马达、辊导引件及桌台；通过真空而将光掩模200、300或400固定于掩模载台506上；且在利用光学光刻工具500进行对准、聚焦、调平及曝光操作期间提供光掩模200、300或400在X、Y及Z方向上的准确位置及移动。投影透镜508包括用于减少由光掩模200、300或400提供的图案图像的放大透镜，且将经图案化光522导引到沈积于由衬底载台510固定的层602上的光致抗蚀剂层604。衬底载台510包括马达、辊导引件及桌台；通过真空而固定衬底600；且在曝光工具500中的对准、聚焦、调平及曝光操作期间提供衬底600在X、Y及Z方向上的准确位置及移动，使得以重复方式将光掩模200、300或400上的图案转印到衬底600或层602上(但其它光刻方法为可能的)。工具500或其部分可包括额外物项，例如真空系统及/或冷却系统。
如上文所提及，能量调整为半导体制造工艺中的曝光操作中的重要因素。调整标记434(即，EOP标记)用于将此信息提供到曝光工具。通过观察调整标记434中的开口大小或图案大小，调整光520的曝光能量剂量以满足要求。换句话说，通过调整标记434而确定光刻中的最佳曝光剂量(Eop)。在某些实施例中，曝光中的最佳曝光剂量介于大约8mJ/cm2与大约72mJ/cm2之间，但本揭露不限于此。在某些实施例中，曝光中的最佳曝光剂量介于大约10mJ/cm2与大约60mJ/cm2之间，但本揭露不限于此。在某些实施例中，对曝光剂量的调整可不超过20％。
参考图18，通过调整曝光工具500中的曝光剂量，在转印期间减少具有大于目标值的CD的图案。因此，形成于层602中的图案可帮助CD满足目标值，如图18中所展示。因此，经图案化层602包括放置于裸片区域630中的每一者中的电路图案、放置于裸片区域630中的每一者中的虚设CD目标图案632以及调整标记634。位于层602中的电路图案、虚设CD目标图案632及调整标记634的尺寸全部小于光掩模400的尺寸。
根据半导体制造方法12，改良CD一致性，即使CD大于目标值。然而，通过根据调整标记434而调整曝光剂量，可在执行光刻期间减少图案，且因此形成于目标层上的图案仍满足CD要求。
本揭露因此提供用于形成光掩模的方法及半导体制造方法。在某些实施例中，使用湿式蚀刻来解决全域大小过小缺陷。在某些实施例中，提供湿式蚀刻及保护层340来解决局部大小过小缺陷。在某些实施例中，提供湿式蚀刻及保护层440来改良图案一致性。此外，添加调整标记，使得可根据调整标记而调整曝光能量剂量，且被转印到目标层的图案可具有满足CD要求的图案大小。因此，解决局部大小过大缺陷。
本揭露提供一种用于形成光掩模的方法。所述方法包括以下操作。接纳衬底。所述衬底包括形成于其上的第一层。在所述衬底上方放置经图案化第二层，所述经图案化第二层暴露所述第一层的部分。透过所述经图案化第二层而移除所述第一层的所述经暴露部分以在所述第一层中形成多个开口。移除所述经图案化第二层。利用蚀刻剂执行湿式蚀刻以移除所述第一层的部分且使所述多个开口变宽。在某些实施例中，所述蚀刻剂与所述第一层的顶部表面及所述多个开口的侧壁接触。在某些实施例中，所述多个开口中的每一者在所述湿式蚀刻的所述执行之前具有第一宽度且在所述湿式蚀刻的所述执行之后具有第二宽度。所述第二宽度大于所述第一宽度。
在某些实施例中，提供一种用于形成光掩模的方法。所述方法包括以下操作。接纳衬底。所述衬底具有形成于其上的第一开口及第二开口。在某些实施例中，所述第一开口具有第一宽度，且所述第二开口具有小于所述第一宽度的第二宽度。形成保护层以覆盖所述第一开口且暴露所述第二开口。利用蚀刻剂执行湿式蚀刻以使所述第二开口变宽。在某些实施例中，所述第二开口在所述湿式蚀刻的所述执行之后具有第三宽度，且所述第二开口的所述第三宽度类似于所述第一开口的所述第一宽度。
在某些实施例中，提供一种半导体制造方法。所述方法包括以下操作。接纳衬底。执行光刻以将第一图案从光掩模转印到所述衬底以形成第二图案。在某些实施例中，所述第一图案具有第一尺寸，且所述第二图案具有小于所述第一尺寸的第二尺寸。
前述内容概述数个实施例的构件，使得所属领域的技术人员可较好地理解本揭露的方面。所属领域的技术人员应了解，其可容易地使用本揭露作为设计或修改用于实施与本文中介绍的实施例相同的目的及/或达成与所述实施例相同的优点的其它工艺及结构的基础。所属领域的技术人员也应认识到，此些等效构造并不背离本揭露的精神及范围，且其可在不背离本揭露的精神及范围的情况下在本文中做出各种改变、替换及更改。
符号说明
10 方法
11 方法
12 半导体制造方法/方法
100 操作
102 操作
104 操作
106 操作
110 操作
112 操作
114 操作
120 操作
122 操作
124 操作
126 操作
128 操作
200 光掩模
202 衬底/掩模衬底
210 第一层/屏蔽层/经图案化第一层
212 开口
220 经图案化第二层/经图案化光致抗蚀剂
230 裸片区域
232 虚设临界尺寸目标图案/虚设目标临界尺寸图案
250 蚀刻剂
300 光掩模
302 衬底/掩模衬底
310 第一层/屏蔽层/经图案化第一层
312 开口/第一开口
314 开口/第二开口
330 裸片区域
332 虚设临界尺寸目标图案/虚设目标临界尺寸图案
340 保护层
350 蚀刻剂
400 光掩模
402 衬底/掩模衬底
410 第一层/屏蔽层/经图案化第一层
412 第一开口
414 第二开口
430 裸片区域
432 虚设临界尺寸目标图案/虚设目标临界尺寸图案
434 调整标记
440 保护层
450 蚀刻剂
500 曝光工具/工具/光刻工具
502 光源
504 聚光透镜
506 掩模载台
508 投影透镜
510 衬底载台
520 光
522 经图案化光
600 衬底
602 层/经图案化层
604 光致抗蚀剂/光致抗蚀剂层/经图案化光致抗蚀剂层
630 裸片区域
632 虚设临界尺寸目标图案
634 调整标记
I-I' 线
II-II' 线
W1 宽度/第一宽度
W2 宽度/第二宽度
W3 第三宽度
W4 第四宽度
W5 第五宽度

Claims (10)

1.一种用于形成光掩模的方法，其包含：
接受衬底，所述衬底包含形成于其上的第一层，其中在所述衬底上方放置暴露所述第一层的部分的经图案化第二层；
透过所述经图案化第二层而移除所述第一层的所述经暴露部分以在所述第一层中形成多个开口；
移除所述经图案化第二层；及
利用蚀刻剂执行湿式蚀刻以移除所述第一层的部分，
其中所述蚀刻剂与所述第一层的顶部表面及所述多个开口的侧壁接触，所述多个开口中的每一者在所述湿式蚀刻的所述执行之前具有第一宽度且在所述湿式蚀刻的所述执行之后具有第二宽度，且所述第二宽度大于所述第二宽度。
2.根据权利要求1所述的方法，其进一步包含在所述湿式蚀刻的所述执行期间监测所述蚀刻剂的导电率，且当所述蚀刻剂的所述导电率在范围之外时，结束所述湿式蚀刻。
3.根据权利要求1所述的方法，其中所述第一层在所述湿式蚀刻的所述执行之前包括第一厚度、在所述湿式蚀刻的所述执行之后包括第二厚度且包括所述第一厚度与所述第二厚度之间的厚度差，所述多个开口具有所述第一宽度与所述第二宽度之间的宽度差，且所述厚度差小于所述宽度差。
4.一种用于形成光掩模的方法，其包含：
接受衬底，所述衬底具有形成于其上的第一开口及第二开口，其中所述第一开口具有第一宽度，且所述第二开口具有小于所述第一宽度的第二宽度；
形成保护层以覆盖所述第一开口且暴露所述第二开口；及
利用蚀刻剂执行湿式蚀刻以使所述第二开口变宽，
其中所述第二开口在所述湿式蚀刻的所述执行之后具有第三宽度，且所述第二开口的所述第三宽度大体上等于所述第一开口的所述第一宽度。
5.根据权利要求4所述的方法，其进一步包含在所述湿式蚀刻的所述执行期间监测所述蚀刻剂的导电率，且当所述蚀刻剂的所述导电率在范围之外时，结束所述湿式蚀刻。
6.根据权利要求4所述的方法，其中所述保护层包含光致抗蚀剂层。
7.根据权利要求4所述的方法，其进一步包含在所述衬底上放置调整标记。
8.根据权利要求7所述的方法，其中所述调整标记在所述湿式蚀刻的所述执行之前具有第四宽度，且所述调整标记在所述湿式蚀刻的所述执行之后具有第五宽度，并且所述第五宽度大于所述第四宽度。
9.一种半导体制造方法，其包含：
接受衬底；及
执行光刻以将第一图案从光掩模转印到所述衬底以形成第二图案，
其中所述第一图案具有第一尺寸，所述第二图案具有第二尺寸，且所述第二尺寸小于所述第一尺寸。
10.根据权利要求9所述的方法，其中通过所述调整标记而确定所述光刻中的最佳曝光剂量(Eop)。
CN201910506535.9A 2018-07-31 2019-06-12 用于形成光掩模的方法及半导体制造方法 Active CN110783180B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862712464P 2018-07-31 2018-07-31
US62/712,464 2018-07-31
US16/211,827 US11036129B2 (en) 2018-07-31 2018-12-06 Photomask and method for forming the same
US16/211,827 2018-12-06

Publications (2)

Publication Number Publication Date
CN110783180A true CN110783180A (zh) 2020-02-11
CN110783180B CN110783180B (zh) 2022-04-15

Family

ID=69228526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910506535.9A Active CN110783180B (zh) 2018-07-31 2019-06-12 用于形成光掩模的方法及半导体制造方法

Country Status (3)

Country Link
US (2) US11036129B2 (zh)
CN (1) CN110783180B (zh)
TW (1) TWI715971B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116145078A (zh) * 2022-12-07 2023-05-23 达运精密工业股份有限公司 金属屏蔽的制造方法及其金属屏蔽

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1512272A (zh) * 2002-12-27 2004-07-14 海力士半导体有限公司 利用氟化氩曝光光源制造半导体器件的方法
US20090311842A1 (en) * 2008-06-12 2009-12-17 Chih-Chiang Kuo Method for fabricating a semiconductor memory device
US20100240184A1 (en) * 2009-03-23 2010-09-23 Samsung Electronics Co., Ltd. Method of forming buried gate electrode
CN101989539A (zh) * 2009-08-04 2011-03-23 中芯国际集成电路制造(上海)有限公司 电容器制作方法
CN102044480A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 连接孔的制作方法
CN102446972A (zh) * 2010-10-08 2012-05-09 台湾积体电路制造股份有限公司 具有带凹口的鳍片结构的晶体管及其制造方法
CN102592967A (zh) * 2011-01-06 2012-07-18 南亚科技股份有限公司 半导体组件及其制造方法
US20130023119A1 (en) * 2011-07-18 2013-01-24 Samsung Electronics Co., Ltd. Methods for fabricating semiconductor devices
CN104460227A (zh) * 2014-12-15 2015-03-25 合肥京东方光电科技有限公司 一种薄膜图案化的方法
CN104916530A (zh) * 2014-03-14 2015-09-16 台湾积体电路制造股份有限公司 用于集成电路图案化的方法
CN105895520A (zh) * 2015-01-26 2016-08-24 中航（重庆）微电子有限公司 超结器件制备工艺

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0737330B1 (en) * 1994-06-02 1999-03-10 Koninklijke Philips Electronics N.V. Method of repetitively imaging a mask pattern on a substrate, and apparatus for performing the method
US5714776A (en) * 1995-11-17 1998-02-03 Eastman Kodak Company Compact isolation and antiblooming structure for full-frame CCD image sensors operated in the accumlation mode
JP5158370B2 (ja) * 2008-02-14 2013-03-06 信越化学工業株式会社 ダブルパターン形成方法
US8222132B2 (en) * 2008-11-14 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Fabricating high-K/metal gate devices in a gate last process
EP2397900B1 (en) * 2009-02-16 2014-10-08 Dai Nippon Printing Co., Ltd. Photomask and method for manufacturing a photomask
JP5422669B2 (ja) * 2009-11-30 2014-02-19 富士通セミコンダクター株式会社 半導体装置の製造方法、ダイナミックスレッショルドトランジスタの製造方法
US20120049186A1 (en) * 2010-08-31 2012-03-01 Li Calvin K Semiconductor structures
US8736084B2 (en) 2011-12-08 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for E-beam in-chip overlay mark
US8837810B2 (en) 2012-03-27 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for alignment in semiconductor device fabrication
CN103594347B (zh) * 2012-08-16 2016-12-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的形成方法
WO2014042058A1 (ja) 2012-09-12 2014-03-20 シャープ株式会社 回路基板、その製造方法及び表示装置
US9404743B2 (en) 2012-11-01 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for validating measurement data
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9304403B2 (en) 2013-01-02 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for lithography alignment
US8716841B1 (en) 2013-03-14 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Photolithography mask and process
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
JP2015049282A (ja) * 2013-08-30 2015-03-16 Hoya株式会社 表示装置製造用フォトマスク、該フォトマスクの製造方法、パターン転写方法及び表示装置の製造方法
US9134633B2 (en) 2013-12-23 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for dark field inspection
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
KR20150144192A (ko) * 2014-06-16 2015-12-24 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6726553B2 (ja) 2015-09-26 2020-07-22 Hoya株式会社 フォトマスクの製造方法、及び表示装置の製造方法
CN106910715B (zh) * 2015-12-23 2019-12-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1512272A (zh) * 2002-12-27 2004-07-14 海力士半导体有限公司 利用氟化氩曝光光源制造半导体器件的方法
US20090311842A1 (en) * 2008-06-12 2009-12-17 Chih-Chiang Kuo Method for fabricating a semiconductor memory device
US20100240184A1 (en) * 2009-03-23 2010-09-23 Samsung Electronics Co., Ltd. Method of forming buried gate electrode
TW201036042A (en) * 2009-03-23 2010-10-01 Samsung Electronics Co Ltd Method of forming buried gate electrode
CN101989539A (zh) * 2009-08-04 2011-03-23 中芯国际集成电路制造(上海)有限公司 电容器制作方法
CN102044480A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 连接孔的制作方法
CN102446972A (zh) * 2010-10-08 2012-05-09 台湾积体电路制造股份有限公司 具有带凹口的鳍片结构的晶体管及其制造方法
CN102592967A (zh) * 2011-01-06 2012-07-18 南亚科技股份有限公司 半导体组件及其制造方法
US20130023119A1 (en) * 2011-07-18 2013-01-24 Samsung Electronics Co., Ltd. Methods for fabricating semiconductor devices
CN104916530A (zh) * 2014-03-14 2015-09-16 台湾积体电路制造股份有限公司 用于集成电路图案化的方法
CN104460227A (zh) * 2014-12-15 2015-03-25 合肥京东方光电科技有限公司 一种薄膜图案化的方法
CN105895520A (zh) * 2015-01-26 2016-08-24 中航（重庆）微电子有限公司 超结器件制备工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116145078A (zh) * 2022-12-07 2023-05-23 达运精密工业股份有限公司 金属屏蔽的制造方法及其金属屏蔽

Also Published As

Publication number Publication date
CN110783180B (zh) 2022-04-15
TWI715971B (zh) 2021-01-11
US20210255542A1 (en) 2021-08-19
US20200041894A1 (en) 2020-02-06
TW202008075A (zh) 2020-02-16
US11036129B2 (en) 2021-06-15
US12087579B2 (en) 2024-09-10

Similar Documents

Publication Publication Date Title
US10684552B2 (en) Method to mitigate defect printability for ID pattern
US6623895B2 (en) Hybrid phase-shift mask
US10417376B2 (en) Source beam optimization method for improving lithography printability
US20100081068A1 (en) Systems and methods for detecting focus variation in photolithograph process using test features printed from photomask test pattern images
US20060234137A1 (en) Photomask structures providing improved photolithographic process windows and methods of manufacturing same
US20130040242A1 (en) Method and system for exposure of a phase shift mask
KR100549319B1 (ko) 반도체 소자 피처들을 제조하기 위한 무크롬 교번형 레티클
US11681215B2 (en) Photomask and method for forming the same
JP2005531819A (ja) 改良されたレチクルの製造のためにアモルファスカーボン層を使用する方法
US9280041B2 (en) Cross quadrupole double lithography method using two complementary apertures
CN110783180B (zh) 用于形成光掩模的方法及半导体制造方法
US6555274B1 (en) Pupil filtering for a lithographic tool
US20070111461A1 (en) Systems And Methods For Forming Integrated Circuit Components Having Matching Geometries
US9673111B2 (en) Methods for extreme ultraviolet mask defect mitigation by multi-patterning
US6910203B2 (en) Photomask and method for qualifying the same with a prototype specification
US20080057410A1 (en) Method of repairing a photolithographic mask
US6576376B1 (en) Tri-tone mask process for dense and isolated patterns
JPH07159970A (ja) 位相シフトマスクおよび露光方法
Choi et al. Mask considerations for manufacturing assist features
Choi et al. Mask Considerations for Manufacturing Assist Features
YOENG The Characterization of Chromeless Phase Shift Mask Technique for Sub-45nm Lithography

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant