CN110765719B - 用于LDO前级放大的自适应cascode栅极控制电路 - Google Patents
用于LDO前级放大的自适应cascode栅极控制电路 Download PDFInfo
- Publication number
- CN110765719B CN110765719B CN201910962060.4A CN201910962060A CN110765719B CN 110765719 B CN110765719 B CN 110765719B CN 201910962060 A CN201910962060 A CN 201910962060A CN 110765719 B CN110765719 B CN 110765719B
- Authority
- CN
- China
- Prior art keywords
- cascode
- adaptive
- control circuit
- grid
- vref
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本发明揭示了一种用于LDO前级放大的自适应cascode栅极控制电路，其中cascode包含相接的MOS管MN1、MN2、MN3、MN4，其特征在于：栅极控制电路为一个输出VGB反馈接入自身负极输入端的功率放大器AMP，输出VGB接入MOS管MN3、MN4的共栅极，功率放大器AMP的正极输入端分别接入两个参考电压VREF、VREF2，且参考电压VREF的变化范围为VIN‑1V~VIN‑0.3V，参考电压VREF2为介于VREF变化范围内的定值。应用本发明的自适应补偿电路的改良设计，通过引入功率放大器AMP和参考电压VREF2，能够使得cascode栅极电压根据VREF的不同变化自适应调整，从而使得前级放大中MOS管MN1、MN2易于保持在饱和区。
Description
技术领域
本发明涉及一种LDO性能优化的电路设计，尤其涉及一种用于LDO前级放大的自适应cascode栅极控制电路。
背景技术
LDO即low dropout regulator，是一种低压差线性稳压器，这是相对于传统的线性稳压器来说的。传统的线性稳压器，如78XX系列的芯片都要求输入电压要比输出电压至少高出2V~3V，否则就不能正常工作。但是在一些情况下，这样的条件显然是太苛刻了，如5V转3.3V，输入与输出之间的压差只有1.7v，显然这是不满足传统线性稳压器的工作条件的。针对这种情况，芯片制造商们才研发出了LDO类的电压转换芯片。
现有LDO前级放大中cascode被普遍应用，其结构组成和对应的连接方式如图1所示，而对应的栅极控制电路由电流源IB和MOS管MN5相接构成，其中MN5的栅极和漏极通过电流源IB与输入VIN相接，而MN5的源极与MN1对应共联。为了应对不断变化的VREF，其中MOS管MN5的尺寸或电流源IB的大小需要调整，否则MOS管MN3、MN4有很大几率将MN1、MN2压入线性区，从而造成前级放大的性能偏差。显然，上述该种调整在实际难度很大，因此，需要寻求改善的替换方案，以自适应的方式应对VREF的变化。
发明内容
本发明的目的旨在提出一种用于LDO前级放大的自适应cascode栅极控制电路，解决放大器对应VREF变化的自适应调整性。
本发明实现上述目的的技术解决方案是，用于LDO前级放大的自适应cascode栅极控制电路，其中所述cascode包含相接的MOS管MN1、MN2、MN3、MN4，其特征在于：所述栅极控制电路为一个输出VGB反馈接入自身负极输入端的功率放大器AMP，所述输出VGB接入MOS管MN3、MN4的共栅极，功率放大器AMP的正极输入端分别接入两个参考电压VREF、VREF2，且参考电压VREF的变化范围为VIN-1V~VIN-0.3V，参考电压VREF2为介于VREF变化范围内的定值。
进一步地，所述功率放大器AMP对应输入端分设有三个MOS管MN6、MN7、MN8，其中MN6的栅极接参考电压VREF2，MN7的栅极接参考电压VREF，MN8的栅极接MN6的漏极并定为输出VGB，并且MN7和MN8共源相接。
进一步地，cascode中，MN3、MN4共栅相接，MN3的漏极通过电阻R1与输入VIN相接，MN3的源极与MN1的漏极相接，MN4的漏极通过电阻R2与输入VIN相接，MN4的源极与MN2的漏极相接。
应用本发明的自适应补偿电路的改良设计，具备突出的实质性特点和显著的进步性：该电路通过引入功率放大器AMP和参考电压VREF2，能够使得cascode栅极电压根据VREF的不同变化自适应调整，从而使得前级放大中MOS管MN1、MN2易于保持在饱和区。
附图说明
图1是现有用于LDO前级放大的cascode栅极电压控制电路的结构示意图。
图2是本发明自适应cascode栅极电压控制电路的结构示意图。
图3是图2中AMP的内部结构示意图。
具体实施方式
以下便结合实施例附图，对本发明的具体实施方式作进一步的详述，以使本发明技术方案更易于理解、掌握，从而对本发明的保护范围做出更为清晰的界定。
本发明设计者针对现有LDO前级放大中MOS管MN1、MN2可能被压到线性区的不利状态及调整原有控制电路尺寸难度较大的问题，综合多年从事本行业之经验，创新提出了一种用于LDO前级放大的自适应cascode栅极控制电路，致力于解决放大器对应VREF变化的自适应调整性。
为更具象化地理解，如图2和图3所示的本发明自适应cascode栅极电压控制电路及其AMP的内部结构示意图可见。该用于LDO前级放大的自适应cascode包含相接的MOS管MN1、MN2、MN3、MN4。从具体的电路连接来看，其中MOS管MN3、MN4共栅相接，MN3的漏极通过电阻R1与输入VIN相接，MN3的源极与MN1的漏极相接，MN4的漏极通过电阻R2与输入VIN相接，MN4的源极与MN2的漏极相接。且MN1的栅极接参考电压VREF，MN2的栅极接负载反馈电压VFB。为了更好地自适应栅极控制（MN3、MN4的共栅极），本发明优化改进的具体特点为：该栅极控制电路为一个输出VGB反馈接入自身负极输入端的功率放大器AMP，并且该输出VGB接入MOS管MN3、MN4的共栅极作为栅极控制的基础，功率放大器AMP的正极输入端分别接入两个参考电压VREF、VREF2，且参考电压VREF的变化范围为VIN-1V~VIN-0.3V，参考电压VREF2为介于VREF变化范围内的门限定值。
该功率放大器AMP进一步细化的结构特征来看，其对应输入端分设有三个MOS管MN6、MN7、MN8，其中MN6的栅极接参考电压VREF2，MN7的栅极接参考电压VREF，MN8的栅极接MN6的漏极并定为输出VGB，并且MN7和MN8共源相接。
通常情况下，该放大电路VIN的变化范围很大（1.75V~5.5V），随着VREF增大，MN1、MN2的VGS增大（BULK效应），且当VGB=VREF时即可使得MN1和MN2保持在饱和区。通过引入参考电压VREF2和该自适应的栅极控制电路，当VREF处于低位时，VREF2＞VREF，则放大器AMP输出VGB为比VREF2略高的电压；当VREF升高并大于VREF2时，放大器AMP输出VGB则约等于VREF。由此可见，作为栅极控制的输出VGB能可靠地跟随参考电压VREF的变化，实现自适应性；同时也在避免图1传统架构MN6-MN8（MN5）的尺寸和IB大小调整基础上，保障了MN1、MN2不被压入线性区。
综上结合图示的实施例详述，应用本发明的自适应补偿电路设计，具备突出的实质性特点和显著的进步性：该电路通过引入功率放大器AMP和参考电压VREF2，能够使得cascode栅极电压根据VREF的不同变化自适应调整，从而使得前级放大中MOS管MN1、MN2易于保持在饱和区。
以上详细描述了本发明的优选实施方式，但是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内进行修改或者等同变换，均应包含在本发明的保护范围之内。
Claims (3)
1.用于LDO前级放大的自适应cascode栅极控制电路，其中所述cascode包含相接的MOS管MN1、MN2、MN3、MN4，其中，MN3、MN4共栅相接，MN3的源极与MN1的漏极相接，MN4的源极与MN2的漏极相接，其特征在于：所述栅极控制电路为一个输出VGB反馈接入自身负极输入端的功率放大器AMP，所述输出VGB接入MOS管MN3、MN4的共栅极，功率放大器AMP的正极输入端分别接入两个参考电压VREF、VREF2，且参考电压VREF的变化范围为VIN-1V~VIN-0.3V，参考电压VREF2为介于VREF变化范围内的定值，MOS管MN1的栅极与参考电压VREF相连。
2.根据权利要求1所述用于LDO前级放大的自适应cascode栅极控制电路，其特征在于：所述功率放大器AMP对应输入端分设有三个MOS管MN6、MN7、MN8，其中MN6的栅极接参考电压VREF2，MN7的栅极接参考电压VREF，MN8的栅极接MN6的漏极并定为输出VGB，并且MN7和MN8共源相接。
3.根据权利要求1所述用于LDO前级放大的自适应cascode栅极控制电路，其特征在于：cascode中，MN3的漏极通过电阻R1与输入VIN相接，MN4的漏极通过电阻R2与输入VIN相接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910962060.4A CN110765719B (zh) | 2019-10-11 | 2019-10-11 | 用于LDO前级放大的自适应cascode栅极控制电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910962060.4A CN110765719B (zh) | 2019-10-11 | 2019-10-11 | 用于LDO前级放大的自适应cascode栅极控制电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110765719A CN110765719A (zh) | 2020-02-07 |
| CN110765719B true CN110765719B (zh) | 2022-09-23 |
Family
ID=69331823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910962060.4A Active CN110765719B (zh) | 2019-10-11 | 2019-10-11 | 用于LDO前级放大的自适应cascode栅极控制电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110765719B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105867506A (zh) * | 2016-04-14 | 2016-08-17 | 中国电子科技集团公司第二十四研究所 | 一种内嵌参考电压的ldo |
| US10281943B1 (en) * | 2018-04-27 | 2019-05-07 | Elite Semiconductor Memory Technology Inc. | Low dropout regulator with a controlled startup |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6660241B2 (ja) * | 2016-04-25 | 2020-03-11 | エイブリック株式会社 | 基準電圧発生回路及びこれを備えたｄｃｄｃコンバータ |
-
2019
- 2019-10-11 CN CN201910962060.4A patent/CN110765719B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105867506A (zh) * | 2016-04-14 | 2016-08-17 | 中国电子科技集团公司第二十四研究所 | 一种内嵌参考电压的ldo |
| US10281943B1 (en) * | 2018-04-27 | 2019-05-07 | Elite Semiconductor Memory Technology Inc. | Low dropout regulator with a controlled startup |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110765719A (zh) | 2020-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN207488871U (zh) | 一种采用新型缓冲器的cmos低压差线性稳压器 | |
| CN102789257B (zh) | 低压差线性稳压器 | |
| US20050168272A1 (en) | Voltage regulator with improved load regulation using adaptive biasing | |
| CN114253330A (zh) | 一种快速瞬态响应的无片外电容低压差线性稳压器 | |
| CN109656300B (zh) | 一种基于双电源轨供电的快速负载响应ldo | |
| CN113359931B (zh) | 线性稳压器及软启动方法 | |
| CN113760029B (zh) | 一种基于全mos基准源的新型低压差线性稳压器 | |
| CN111522389A (zh) | 宽输入低压差线性稳压电路 | |
| CN110568895A (zh) | 一种用于ldo自适应漏电补偿的电路 | |
| CN113467559A (zh) | 一种应用于ldo的自适应动态零点补偿电路 | |
| CN114510112A (zh) | 一种应用于低功耗全集成低压差线性稳压器的瞬态增强电路 | |
| CN114510106B (zh) | 一种应用于高温ldo的超低静态功耗漏电补偿电路 | |
| CN110377089B (zh) | 一种精简的多级差分运放输出共模电压稳定电路 | |
| CN111522390A (zh) | 一种有效提高瞬态响应速度的方法 | |
| CN215376184U (zh) | 一种快速响应低压差线性稳压器电路 | |
| CN114138044A (zh) | 一种低功耗高瞬态ldo电路 | |
| CN110765719B (zh) | 用于LDO前级放大的自适应cascode栅极控制电路 | |
| CN113778158A (zh) | 一种面积紧凑的自适应偏置nmos型ldo电路 | |
| CN102221840B (zh) | 稳压电路与操作放大电路 | |
| CN116578152B (zh) | 调零电阻与有源前馈双重补偿的无输出电容ldo电路 | |
| CN102043416A (zh) | 低压差线性稳压器 | |
| CN110908427A (zh) | 一种应用于高压线性稳压器的限流保护电路 | |
| CN113190075B (zh) | 一种宽输入范围的数字供电Capless LDO | |
| CN113595513A (zh) | 一种利用反馈结构降低运算放大器失调电压的方法 | |
| CN113377152A (zh) | 一种快速响应无外接电容型线性稳压器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |