CN110751968A - 用于puf的电路结构、获取puf数据的方法及电子设备 - Google Patents
用于puf的电路结构、获取puf数据的方法及电子设备 Download PDFInfo
- Publication number
- CN110751968A CN110751968A CN201910867358.7A CN201910867358A CN110751968A CN 110751968 A CN110751968 A CN 110751968A CN 201910867358 A CN201910867358 A CN 201910867358A CN 110751968 A CN110751968 A CN 110751968A
- Authority
- CN
- China
- Prior art keywords
- puf
- resistance value
- memory
- circuit structure
- puf data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请提供一种用于PUF的电路结构、获取PUF数据的方法及电子设备，该电路结构包括：存储矩阵，所述存储矩阵包括多个存储单元；其中每个所述存储单元被施加形成电压；读取单元，用于读取每个所述存储单元被施加形成电压后的形成阻值，并将所述形成阻值输送至比较单元；所述比较单元，用于比较所述形成阻值与预设阻值的大小，并根据比较结果确定PUF数据并输出该PUF数据。相较于现有技术，由于存储单元阻值分布更加的不收敛，因此更加容易实现PUF功能，可以节约各种芯片的制造成本。
Description
技术领域
本申请涉及半导体技术领域，具体涉及一种用于PUF的电路结构、获取PUF数据的方法及电子设备。
背景技术
物理不可克隆功能(Physical Unclonable Function，PUF)是一种“数字指纹”，用作半导体设备(如微处理器)的唯一身份。PUF基于在半导体制造过程中自然发生的物理变化，使得利用这些物理变化来区分其它相同的半导体成为可能。
当前主流的基于存储器的PUF器件是基于SRAM(Static Random Access Memory，静态随机存取存储器)实现的，但是SRAM作为挥发性存储器,其工作状态依赖于外界电源,并且其基于晶体管的制造工艺偏差较小，实现PUF功能难度较大。再有，随着器件越做越小，各种芯片的产量也越来越大，因此随着数量的增大，传统的基于SRAM的PUF数量也直线上升，然而基于SRAM的PUF有着较大的面积，导致芯片中PUF面积比重增加，成本增大。
发明内容
本申请的目的是提供一种用于物理不可克隆功能PUF的电路结构、一种获取PUF数据的方法及一种电子设备，以更加容易实现PUF功能，节约各种芯片的制造成本。
本申请第一方面提供一种用于PUF的电路结构，包括：
存储矩阵，所述存储矩阵包括多个存储单元；其中，每个所述存储单元被施加形成电压；
读取单元，用于读取每个所述存储单元被施加形成电压后的形成阻值，并将所述形成阻值输送至比较单元；
所述比较单元，用于比较所述形成阻值与预设阻值的大小，并根据比较结果确定PUF数据并输出该PUF数据。
在本申请的一些实施方式中，所述存储矩阵采用忆阻器阵列，所述存储单元为忆阻器器件。
在本申请的一些实施方式中，所述忆阻器器件的制作材料为氧化钽。
本申请第二方面提供一种利用上述第一方面的电路结构获取PUF数据的方法，包括：
对所述存储矩阵中的每个存储单元施加形成电压；
读取每个所述存储单元被施加形成电压后的形成阻值，并将所述形成阻值输送至比较单元；
利用所述比较单元比较所述形成阻值与预设阻值的大小，并根据比较结果确定PUF数据并输出该PUF数据。
在本申请的一些实施方式中，所述存储矩阵采用忆阻器阵列，所述存储单元为忆阻器器件。
在本申请的一些实施方式中，所述忆阻器器件的制作材料为氧化钽。
本申请第三方面提供一种电子设备，该电子设备包括上述第一方面中的用于PUF的电路结构。
相较于现有技术，本申请提供的用于PUF的电路结构、获取PUF数据的方法及电子设备，该电路结构包括：存储矩阵，所述存储矩阵包括多个存储单元；其中每个所述存储单元被施加形成电压。读取单元，用于读取每个所述存储单元被施加形成电压后的形成阻值，并将所述形成阻值输送至比较单元。所述比较单元，用于比较所述形成阻值与预设阻值的大小，并根据比较结果确定PUF数据并输出该PUF数据。相较于现有技术，由于存储单元阻值分布更加的不收敛，因此更加容易实现PUF功能，可以节约各种芯片的制造成本。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。
图1示出了本申请的一些实施方式所提供的一种用于PUF的电路结构的示意图；
图2示出了基于氧化钽的忆阻器器件的工作原理示意图；
图3示出了基于氧化钽忆阻器器件制备出的忆阻器阵列的示意图；
图4示出了忆阻器阵列在施加适当的形成电压后存储单元的状态分布图；
图5示出了本申请的一些实施方式所提供的一种获取PUF数据的方法的流程图；
图6示出了本申请的一些实施方式所提供的一种电子设备的示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本申请所属领域技术人员所理解的通常意义。
另外，术语“第一”和“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
本申请实施例提供一种用于PUF的电路结构，一种利用该电路结构获取PUF数据的方法，以及一种利用该电路结构获取PUF数据的电子设备，下面结合附图进行说明。
请参考图1，其示出了本申请的一些实施方式所提供的一种用于PUF的电路结构的示意图。
如图所示，所述电路结构10包括：存储矩阵100，读取单元200，比较单元300。
所述存储矩阵100包括多个存储单元110。其中每个所述存储单元110可以被施加形成电压,被施加形成电压后，其电阻值会发生改变。例如，存储单元110未被施加形成电压之前为高阻值状态，被施加形成电压后变为低阻值状态，反之也可以，该过程可以称为对存储矩阵100的初始化操作。本实施例，存储单元110可以利用自身的阻值变化来存储数据，以及利用制造过程中自然发生的物理变化来实现PUF功能。
所述读取单元200读取每个所述存储单元110被施加形成电压后的形成阻值，并将所述形成阻值输送至比较单元300。即读取对存储矩阵100初始化操作后的结果，该初始化操作后的结果中，存储单元110在初始化操作后可以归为三种：未被初始化的高阻态单元，被成功初始化的低阻态单元，以及由于制造中出现问题的失效单元，这三种状态组成的阻值分布图(pattern)完全取决于制造过程，因此是完全随机的。所述读取单元200可以通过相互交叉对应设置的字线和位线来对每一个存储单元110进行施加形成电压和阻值读取的操作，当然施加形成电压的操作也可以通过其它单元(例如解码器)来施加。
所述比较单元300接收到所述形成阻值后，比较所述形成阻值与预设阻值的大小，并根据比较结果确定PUF数据并输出该PUF数据。其中，预设阈值可以是预先测得的存储单元110未被施加形成电压之前的阻值。通过比较得到的阻值分布图完全取决于制造过程，可以确定为PUF数据，然后输出该PUF数据。
本申请实施例提供的用于PUF的电路结构，包括：存储矩阵，所述存储矩阵包括多个存储单元；其中每个所述存储单元被施加形成电压。读取单元，用于读取每个所述存储单元被施加形成电压后的形成阻值，并将所述形成阻值输送至比较单元。所述比较单元，用于比较所述形成阻值与预设阻值的大小，并根据比较结果确定PUF数据并输出该PUF数据。相较于现有技术，由于存储单元阻值分布更加的不收敛，因此更加容易实现PUF功能，可以节约各种芯片的制造成本。
在本申请的一些实施方式中，所述存储矩阵100可以采用忆阻器阵列，所述存储单元110为忆阻器器件。所述忆阻器器件的制作材料可以为氧化钽。
TaOx(氧化钽)是一种可以基于被施加的电压不同实现阻值连续变化的材料,因此被广泛的应用在忆阻器器件中,当基于TaOx的忆阻器器件被制备出来后，如图2所示，氧化钽两端分别为上电极和下电极。器件的初始电阻均为随机分布很不均匀的高阻值状态(HRS),需要一个形成电压(forming voltage)来将器件转换为相对均匀分布的低阻值状态(LRS)。基于TaOx忆阻器可以仅依托于后段金属连线工艺实现，相比晶体管，基于电阻变化的忆阻器器件的电阻值分布更加的不收敛，更加容易实现PUF功能，忆阻器器件的存储单元面积可以做到4F2(F为光刻特征尺寸)，成本更低。
图3所示为制备出的基于TaOx的忆阻器阵列，在制造完成后，对忆阻器阵列施加一个统一的特定形成电压后,忆阻器阵列存在三种单元：低阻态单元，高阻态单元和失效单元(可以通过不同的颜色表示，如黑色为高阻态单元，蓝色为低阻态单元，红色为失效单元)，这三种单元在忆阻器阵列中的分布完全取决于制造过程中的工艺偏差，即这三种单元分布的pattern对每一个器件都是独一无二的，可以实现理想的PUF器件。图4所示为对忆阻器阵列初始化操作后的结果示意图。
与现有的SRAM PUF相比，本实施方式的PUF制造成本低，同样的存储阵列大小下芯片面积小，更容易实现。
在上述的实施例中，提供了一种用于PUF的电路结构，基于该用于PUF的电路结构，本申请还提供了一种获取PUF数据的方法。请参考图5，其示出了本申请的一些实施方式所提供的一种获取PUF数据的方法的流程图，该方法包括以下步骤：
步骤S101：对所述存储矩阵中的每个存储单元施加形成电压。
步骤S102：读取每个所述存储单元被施加形成电压后的形成阻值，并将所述形成阻值输送至比较单元。
步骤S103：利用所述比较单元比较所述形成阻值与预设阻值的大小，并根据比较结果确定PUF数据并输出该PUF数据。
在本申请的一些实施方式中，所述存储矩阵采用忆阻器阵列，所述存储单元为忆阻器器件。
在本申请的一些实施方式中，所述忆阻器器件的制作材料为氧化钽。
本申请的上述实施例提供的获取PUF数据的方法与本申请实施例提供的用于物理不可克隆功能PUF的电路结构出于相同的发明构思，具有相同的有益效果。
在上述的实施例中，提供了一种用于PUF的电路结构，与之相对应的，本申请还提供了一种电子设备，所述电子设备可以是传感器、电子标签或者用于客户端的电子设备，该电子设备中使用了上述用于PUF的电路结构10。请参考图6，其示出了本申请的一些实施方式所提供的一种电子设备的示意图。
本申请的上述实施例提供的电子设备与本申请实施例提供的用于PUF的电路结构出于相同的发明构思，具有相同的有益效果。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围，其均应涵盖在本申请的权利要求和说明书的范围当中。
Claims (7)
1.一种用于物理不可克隆功能PUF的电路结构，其特征在于，包括：
存储矩阵，所述存储矩阵包括多个存储单元；其中，每个所述存储单元被施加形成电压；
读取单元，用于读取每个所述存储单元被施加形成电压后的形成阻值，并将所述形成阻值输送至比较单元；
所述比较单元，用于比较所述形成阻值与预设阻值的大小，并根据比较结果确定PUF数据并输出该PUF数据。
2.根据权利要求1所述的电路结构，其特征在于，所述存储矩阵采用忆阻器阵列，所述存储单元为忆阻器器件。
3.根据权利要求2所述的电路结构，其特征在于，所述忆阻器器件的制作材料为氧化钽。
4.一种利用权利要求1至3任一项所述电路结构获取PUF数据的方法，其特征在于，包括：
对所述存储矩阵中的每个存储单元施加形成电压；
读取每个所述存储单元被施加形成电压后的形成阻值，并将所述形成阻值输送至比较单元；
利用所述比较单元比较所述形成阻值与预设阻值的大小，并根据比较结果确定PUF数据并输出该PUF数据。
5.根据权利要求4所述的获取PUF数据的方法，其特征在于，所述存储矩阵采用忆阻器阵列，所述存储单元为忆阻器器件。
6.根据权利要求5所述的获取PUF数据的方法，其特征在于，所述忆阻器器件的制作材料为氧化钽。
7.一种电子设备，其特征在于，包括权利要求1至3任一项所述的用于PUF的电路结构。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910867358.7A CN110751968A (zh) | 2019-09-12 | 2019-09-12 | 用于puf的电路结构、获取puf数据的方法及电子设备 |
| PCT/CN2020/114134 WO2021047527A1 (zh) | 2019-09-12 | 2020-09-09 | 用于puf的电路结构、获取puf数据的方法及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910867358.7A CN110751968A (zh) | 2019-09-12 | 2019-09-12 | 用于puf的电路结构、获取puf数据的方法及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110751968A true CN110751968A (zh) | 2020-02-04 |
Family
ID=69276412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910867358.7A Pending CN110751968A (zh) | 2019-09-12 | 2019-09-12 | 用于puf的电路结构、获取puf数据的方法及电子设备 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110751968A (zh) |
| WO (1) | WO2021047527A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021047527A1 (zh) * | 2019-09-12 | 2021-03-18 | 杭州未名信科科技有限公司 | 用于puf的电路结构、获取puf数据的方法及电子设备 |
| WO2021239910A1 (de) * | 2020-05-29 | 2021-12-02 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtung und verfahren zur erzeugung von hardware-basierten physikalisch nicht klonbaren funktionen und deren verwendung |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106920568A (zh) * | 2017-03-10 | 2017-07-04 | 东南大学 | 一种四值忆阻器的读写电路 |
| CN109472168A (zh) * | 2017-09-08 | 2019-03-15 | 中电海康集团有限公司 | 基于一次性可编程mram的物理不可克隆函数生成方法及装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108875417B (zh) * | 2017-05-09 | 2020-05-08 | 中芯国际集成电路制造(上海)有限公司 | Puf特征值的生成方法和具有puf的器件 |
| US10243749B2 (en) * | 2017-05-16 | 2019-03-26 | Samsung Electronics Co., Ltd. | Physically unclonable function circuit, and system and integrated circuit including the same |
| CN109509495B (zh) * | 2017-09-14 | 2020-09-22 | 清华大学 | 阻变存储器的操作方法及其操作装置、芯片以及芯片认证方法 |
| CN109495272B (zh) * | 2018-10-31 | 2021-04-30 | 复旦大学 | 一种基于忆阻器的强puf电路 |
| CN110751968A (zh) * | 2019-09-12 | 2020-02-04 | 浙江省北大信息技术高等研究院 | 用于puf的电路结构、获取puf数据的方法及电子设备 |
-
2019
- 2019-09-12 CN CN201910867358.7A patent/CN110751968A/zh active Pending
-
2020
- 2020-09-09 WO PCT/CN2020/114134 patent/WO2021047527A1/zh not_active Ceased
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106920568A (zh) * | 2017-03-10 | 2017-07-04 | 东南大学 | 一种四值忆阻器的读写电路 |
| CN109472168A (zh) * | 2017-09-08 | 2019-03-15 | 中电海康集团有限公司 | 基于一次性可编程mram的物理不可克隆函数生成方法及装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021047527A1 (zh) * | 2019-09-12 | 2021-03-18 | 杭州未名信科科技有限公司 | 用于puf的电路结构、获取puf数据的方法及电子设备 |
| WO2021239910A1 (de) * | 2020-05-29 | 2021-12-02 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtung und verfahren zur erzeugung von hardware-basierten physikalisch nicht klonbaren funktionen und deren verwendung |
| US12438104B2 (en) | 2020-05-29 | 2025-10-07 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Apparatus and method for generating hardware-based physical unclonable functions and their use |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021047527A1 (zh) | 2021-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109509495B (zh) | 阻变存储器的操作方法及其操作装置、芯片以及芯片认证方法 | |
| KR102808261B1 (ko) | 메모리 디바이스에 대한 안전 이벤트 검출 | |
| CN110739012B (zh) | 存储阵列块及半导体存储器 | |
| US9330781B2 (en) | Nonvolatile memory device and memory system including the same | |
| CN111063385A (zh) | 智能封装后修复 | |
| CN105810709A (zh) | 电阻式存储器的记忆胞阵列 | |
| CN115858235B (zh) | 循环冗余检验处理方法及装置、电路、电子设备和介质 | |
| US11562805B2 (en) | Speculative section selection within a memory device | |
| JP2022512436A (ja) | 複数のメモリセルに同時にアクセスするためのシステムおよび技法 | |
| CN109660250B (zh) | 一种基于阻变存储器的多态门 | |
| CN112863572B (zh) | 具有自终止控制功能的电阻内存以及自终止控制方法 | |
| US11841765B2 (en) | Scrub operations with row error information | |
| WO2021047527A1 (zh) | 用于puf的电路结构、获取puf数据的方法及电子设备 | |
| US9911495B2 (en) | Memory cell having resistive and capacitive storage elements | |
| US9852791B1 (en) | Semiconductor memory device, chip ID generation method thereof and manufacturing method thereof | |
| CN102891679B (zh) | 或逻辑电路和芯片 | |
| CN108241807A (zh) | 半导体存储器装置，芯片标识符产生方法与制造方法 | |
| CN112583589B (zh) | 用于产生安全密钥的单元结构、阻变存储器及方法 | |
| US12119064B2 (en) | Binary to ternary convertor for multilevel memory | |
| CN117521163A (zh) | 一种基于互补阻变忆阻器的物理不可克隆函数的实现方法 | |
| US20220180934A1 (en) | Read window budget optimization for three dimensional crosspoint memory | |
| CN109753830B (zh) | 物理不可克隆函数编码的产生方法及其产生的装置 | |
| WO2016153513A1 (en) | Code comparators | |
| US11404119B1 (en) | Non-volatile memory device and challenge response method | |
| CN113971966B (zh) | 存储器单元及应用其的存储器阵列与操作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Liu Yihua Inventor after: Xiao Han Inventor after: Wang Zongwei Inventor after: Cai Yimao Inventor after: Huang Ru Inventor before: Liu Yihua Inventor before: Xiao Han Inventor before: Wang Zongwei Inventor before: Cai Yimao |
|
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200826 Address after: Room 101, building 1, block C, Qianjiang Century Park, ningwei street, Xiaoshan District, Hangzhou City, Zhejiang Province Applicant after: Hangzhou Weiming Information Technology Co.,Ltd. Applicant after: Institute of Information Technology, Zhejiang Peking University Address before: Room 288-1, 857 Xinbei Road, Ningwei Town, Xiaoshan District, Hangzhou City, Zhejiang Province Applicant before: Institute of Information Technology, Zhejiang Peking University Applicant before: Hangzhou Weiming Information Technology Co.,Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200204 |