CN110718512A - 包括滚花基座凸缘的包覆成型微电子封装及其生产方法 - Google Patents

包括滚花基座凸缘的包覆成型微电子封装及其生产方法 Download PDF

Info

Publication number
CN110718512A
CN110718512A CN201910612470.6A CN201910612470A CN110718512A CN 110718512 A CN110718512 A CN 110718512A CN 201910612470 A CN201910612470 A CN 201910612470A CN 110718512 A CN110718512 A CN 110718512A
Authority
CN
China
Prior art keywords
flange
base flange
trench
front side
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910612470.6A
Other languages
English (en)
Inventor
A·桑切斯
J·L·怀特
H·伊斯梅尔
F·达纳赫
D·J·多尔蒂
A·马诺哈然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN110718512A publication Critical patent/CN110718512A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开涉及包括滚花基座凸缘的包覆成型微电子封装及其生产方法。在各种实施例中，所述包覆成型微电子封装包括模制封装体、包括于所述模制封装体中的至少一个微电子装置，以及所述模制封装体接合到的基座凸缘。所述基座凸缘又包括由所述模制封装体接触的凸缘前侧、位于所述凸缘前侧上且所述至少一个微电子件安装到的装置附接区，以及滚花表面区。所述滚花表面区包括形成于所述基座凸缘中且以第一重复几何图案布置的第一多个沟槽。所述模制封装体延伸或突出到所述第一多个沟槽中，以降低所述模制封装体与所述基座凸缘分层的可能性。

Description

包括滚花基座凸缘的包覆成型微电子封装及其生产方法
技术领域
本发明的实施例大体上涉及一种微电子包装，且更具体地说，涉及包括促进模具-凸缘粘合的滚花基座凸缘的微电子封装，以及涉及生产包括滚花基座凸缘的微电子封装的方法。
背景技术
按照定义，包覆成型微电子封装包括基座凸缘和封装体，在封装制造期间所述封装体模制在基座凸缘上并接合到所述基座凸缘。可以经由将加热到可流动状态的选定模制化合物注入工具腔中来生产包覆成型微电子封装，所述工具腔限定模制封装体的形状并且将基座凸缘预先插入到工具腔中。加热的模制化合物流动到基座凸缘的表面上，且在冷却后，形成固化的封装体。在某些情况下，在包覆成型工艺之前，可将一个或多个微电子装置预先安装到基座凸缘，在此状况下，模制封装体可形成为囊封微电子装置的基本上固态的材料块。可替换的是，可在微电子装置附接之前生产模制封装体且所述模制封装体可形成为包括开放腔，基座凸缘的前侧通过所述开放腔部分地露出。在形成封装体之后，一个或多个微电子装置可定位于开放腔中，附接到凸缘前侧的露出部分并与封装引线互连。可接着在封装体的上周边边缘上方定位盖或盖板并将所述盖或盖板接合到封装体的上周边边缘，以密封地封闭封装腔和包括在其中的微电子装置。
相对于其它类型的微电子封装，例如包括窗框的封装，可通常以更高效率和更低制造成本生产包覆成型微电子封装。尽管具有这些优点，但包覆成型微电子封装在某些方面任受到限制。作为主要限制，在包覆成型封装体与基座凸缘之间的接口处可能发生分离或“模具-凸缘分层”。在高温应用中，具体地说当微电子封装包括由例如氮化镓等高刚度材料构成的一个或多个半导体管芯时，模具-凸缘分层可能存在问题。为了降低模具-凸缘分层的可能性，某些基座凸缘现制造成包括所谓的“模锁特征”，其呈相对大的燕尾槽或半燕尾槽的形式。此种模锁特征的特征通常在于悬垂特征或“尾部”特征，其部分地封闭围绕凸缘前侧形成的周边槽。在包覆成型期间，导引到凸缘前侧上的加热的模制化合物流动到周边槽中且到悬垂特征下方，由此在冷却模制化合物且形成模制封装体后，形成与基座凸缘相对稳固的机械接合。
发明内容
根据本发明的第一方面，提供一种包覆成型微电子封装，包括：
模制封装体；
至少一个微电子装置，其包括于所述模制封装体中；以及
基座凸缘，所述模制封装体接合到所述基座凸缘，所述基座凸缘包括：
凸缘前侧，其由所述模制封装体接触；
装置附接区，其位于所述凸缘前侧上，且所述至少一个微电子件安装到所述装置附接区；以及
滚花表面区，其包括第一多个沟槽，所述第一多个沟槽形成于所述基座凸缘中且以第一重复几何图案布置，所述模制封装体延伸到所述第一多个沟槽中以降低模具-凸缘分层的可能性。
在一个或多个实施例中，所述滚花表面区至少部分地围绕所述凸缘前侧的外周边部分延伸。
在一个或多个实施例中，所述滚花表面区围绕所述装置附接区延伸。
在一个或多个实施例中，所述凸缘前侧具有由所述模制封装体接触的总表面区域A1，且其中所述滚花表面区占据所述总表面区域A1的至少大部分。
在一个或多个实施例中，所述第一多个沟槽中的每个沟槽包括：
沟槽中心线，其连同所述沟槽一起延伸；以及
部分封闭的截面几何形状，如沿着正交于所述沟槽中心线的至少一个截平面截取。
在一个或多个实施例中，所述第一多个沟槽中的每个沟槽包括：
沟槽侧壁；
沟槽底部，其在所述沟槽侧壁之间延伸；
沟槽口部，其与所述沟槽底部相对且由所述沟槽侧壁限定；
第一宽度W1，其在邻近所述沟槽底部的所述沟槽侧壁之间测得；以及
第二宽度W2，其在邻近所述沟槽口部的所述沟槽侧壁之间测得；
其中W2比W1小至少10％。
在一个或多个实施例中，所述滚花表面区进一步包括以第二重复几何图案布置的第二多个沟槽，所述第二重复几何图案的至少大部分与所述第一几何图案的至少大部分重叠。
在一个或多个实施例中，所述第二多个沟槽以沟槽图案相交角θ1与所述第一多个沟槽相交，且其中10°＜θ1＜80°。
在一个或多个实施例中，所述包覆成型微电子封装进一步包括：
沟槽到沟槽交叉点，其形成于所述第一多个沟槽与所述第二多个沟槽之间；以及
悬垂特征，其在所述沟槽到沟槽交叉点处部分封闭所述第一多个沟槽。
在一个或多个实施例中，所述第一多个沟槽包括以所述第一重复几何图案布置的多个U形沟槽，且其中所述滚花表面区进一步包括以第二重复几何图案布置的多个V形沟槽，所述第二重复几何图案物理上施加在所述第一重复几何图案上。
在一个或多个实施例中，所述多个U形沟槽和所述多个V形沟槽组合以形成相交的沟槽网格结构。
根据本发明的第二方面，提供一种用于生产包覆成型微电子封装的方法，所述方法包括：
获得基座凸缘，所述基座凸缘具有凸缘前侧和滚花表面区，所述滚花表面区包括形成于所述基座凸缘中且以重复几何图案布置的第一多个沟槽；
执行包覆成型工艺，在此期间，将加热的模制化合物导引到所述基座凸缘上并使其流动到所述第一多个沟槽中，所述加热的模制化合物冷却以形成接合到所述基座凸缘且覆盖所述滚花表面区的至少大部分的模制封装体；以及
在所述包覆成型工艺之前或之后，将至少一个微电子装置附接到所述凸缘前侧。
在一个或多个实施例中，通过以下操作在所述基座凸缘中形成所述滚花表面区：
在所述滚花表面区中提供第一级滚花图案，所述第一级滚花图案包括具有沟槽侧壁的非封闭沟槽；以及
在形成所述第一级滚花图案之后，进行材料塑形工艺，以使所述沟槽侧壁朝内变形并将所述非封闭沟槽转变成所述多个部分封闭的沟槽。
在一个或多个实施例中，进行材料塑形工艺包括执行拍击工艺，在此期间，利用拍击钝器压缩所述滚花表面区以部分地折叠所述非封闭沟槽。
在一个或多个实施例中，通过以下操作在所述基座凸缘中形成所述滚花表面区：
利用第一冲压模将第一沟槽图案按压到所述凸缘前侧中；以及
利用第二冲压模将第二沟槽图案按压到所述凸缘前侧中，所述第二沟槽图案的至少大部分与所述第一沟槽图案的至少大部分重叠。
在一个或多个实施例中，所述第一沟槽图案包括第一多个非封闭沟槽，所述第一多个非封闭沟槽以重复几何图案布置且各自具有基本上矩形截面几何形状；并且
其中所述第二沟槽图案包括第二多个非封闭沟槽，所述第二多个非封闭沟槽以重复几何图案布置且各自具有基本上楔形截面几何形状。
在一个或多个实施例中，所述第一沟槽图案和第二沟槽图案组合以形成围绕所述凸缘前侧的外周边部分延伸的相交沟槽的网格结构。
根据本发明的第三方面，提供一种用于生产制造包覆成型微电子封装时所用的滚花基座凸缘的方法，所述方法包括：
获得基座凸缘，所述基座凸缘包括：
凸缘前侧；
装置附接区，其在所述凸缘前侧上；以及
第一级滚花图案，其包括形成于所述基座凸缘中且以第一重复几何图案布置的多个U形沟槽；以及
通过使所述基座凸缘经历至少一个材料塑形工艺来将所述第一级滚花图案转变成最终滚花图案，所述至少一个材料塑形工艺产生部分封闭所述多个U形沟槽的悬垂特征。
在一个或多个实施例中，转变包括使所述基座凸缘经历拍击工艺，在此期间，利用拍击钝器来跨所述第一级滚花图案施加受控的压缩力，以部分折叠所述多个U形沟槽。
在一个或多个实施例中，转变包括使所述基座凸缘经历冲压工艺，在此期间，在重叠所述多个U形沟槽的位置处将多个V形沟槽按压到所述基座凸缘中。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
将结合附图在下文描述本发明的至少一个例子，其中相同标记表示相同元件，且：
图1和2分别是如根据现有技术的教示示出的具有适当形成和非适当形成的大型模锁特征的基座凸缘(部分示出)的截面视图；
图3是如根据本公开的示例性实施例示出的滚花基座凸缘的等距视图；
图4和5是利用图3中所示出的滚花基座凸缘制造且在不同制造阶段示出的包覆成型微电子封装的等角视图；
图6是如以完成状态示出且沿着图5中标识的截平面6-6截取的图4到5中所示出的包覆成型微电子封装的截面视图；
图7到9示出在完成的各个阶段示出且被赋予第一示例性滚花图案的滚花基座凸缘例如图1到6中所示出的基座凸缘的有限区；
图10和11示出被赋予第二示例性滚花图案的滚花基座凸缘例如图1到6中所示出的基座凸缘的有限区，所述第二示例性滚花图案可与图7到9中所示出的第一滚花图案组合或代替所述第一滚花图案设置于基座凸缘上；
图12和13示出被赋予第三示例性滚花图案的滚花基座凸缘例如图1到6中所示出的基座凸缘的有限区，所述第三示例性滚花图案可与图7到9中所示出的第一滚花图案和/或图10中所示出的第二滚花图案组合或代替所述第一滚花图案和/或第二滚花图案设置于基座凸缘上；
图14是示例性基座凸缘的图片，所述示例性基座凸缘降低以实施且包括滚花表面区，其中多个V形沟槽施加在多个U形沟槽上以形成相交的沟槽网格结构；且
图15是在基座凸缘上形成模制封装体之后图14中所示出的示例性基座凸缘的滚花表面区的有限部分的扫描电子显微镜图像。
为说明简单和清晰起见，可省略熟知特征和技术的描述和细节以避免不必要地混淆在后续详细描述中描述的本发明的示例性和非限制性实施例。应另外理解，除非另外陈述，否则附图中出现的特征或元件不必按比例绘制。举例来说，图中某些元件或区的尺寸可以相对于其它元件或区而放大，以提高对本发明实施例的理解。
具体实施方式
以下详细描述在本质上仅仅是说明性的，且并不意图限制本发明或本发明的应用或使用。如贯穿本文出现的术语“示例性”与术语“例子”同义，且在下文反复利用以强调以下描述仅提供本发明的多个非限制性例子，且在任何方面不应被理解为限制本发明的范围，如在权利要求书中陈述。
定义
以下定义贯穿本文应用。在此或本文中其它处未明确地定义的那些术语是指其在相关技术领域中的普通含义。
基座凸缘—包括于微电子封装中的基板或结构，其支撑一个或多个微电子装置，且可能用作微电子封装的端子和/或散热器。
包覆成型微电子封装—包含封装体的微电子封装，其模制到基座凸缘(如上文所定义)上且限定或帮助限定包括至少一个微电子装置的壳体。
部分封闭的沟槽—形成于基座凸缘(如上文所定义)中的沟槽或沟道且包含部分地封闭或覆盖沟槽的至少一个悬垂特征，例如燕尾或半燕尾。
U形沟槽—形成于基座凸缘(如上文所定义)中的沟槽或沟道，其具有如沿着正交于沟槽中心线的截平面截取的矩形或块状截面几何形状，且沿着沟槽长度的至少大部分延伸。
V形沟槽—形成于基座凸缘(如上文所定义)中的沟槽或沟道，其具有如沿着正交于沟槽中心线的截平面截取的楔形截面几何形状，且沿着沟槽长度的至少大部分延伸，使得沟槽侧壁在远离沟槽底部朝向沟槽口部移动时分散开。
概述
如上文所提及，现在常常利用具有大型模锁特征的基座凸缘来制造包覆成型微电子封装以降低模具-凸缘分层的可能性。图1中的截面中所示出传统模锁特征20的例子，如适当地形成于具有上表面或前侧24的基座凸缘22中。基座凸缘22的中心部分在很大程度上与此论述无关，且因此在图1中未示出，如由省略号26所指示。模锁特征20包括开口槽28，其围绕凸缘前侧24的外周边部分形成且穿到凸缘22中一定深度。当沿着中心线29向下观察凸缘前侧24时，槽28沿着闭合矩形路径完全围绕基座凸缘22的中心线29延伸。槽28具有图1的例子中的开口矩形截面形状且因此在下文被称为“U形槽28”。较小槽口30另外形成于邻近U形槽28的凸缘前侧24中。槽口30定位在U形槽28内侧(也就是说，更接近凸缘中心线29定位)且同样地沿着矩形平面形路径，其在槽28的内周界的侧面。槽口30具有图1中的V形或楔形截面几何形状且因此在下文被称为“V形槽口30”。
当适当地相对于U形槽28定位时，如图1中所示出，V形槽口30形成呈半燕尾32形式的悬垂或侵入特征。当沿着凸缘中心线29从自上向下透视图或俯视透视图观察时，半燕尾32完全围绕U形槽28的内周边延伸以部分地覆盖或封闭U形槽28。在包覆成型期间，将加热的模制化合物导引到包含模锁特征20的凸缘前侧24的示出区上和凸缘前侧24的外周边区34。当模制化合物跨凸缘前侧24散布时，模制化合物进入U形槽28并填充半燕尾32下方的空间。当随后允许冷却时，模制化合物形成接合到凸缘前侧24的模制封装体33，如在图1中由虚线所指示。以此方式，模制封装体33制造成包含下唇缘或延伸部，其延伸到基座凸缘22中以占据模锁特征20并在凸缘22与封装体33之间形成相对稳固的机械接合。
可利用两步冲压工艺生产模锁特征20。可利用第一冲压模执行初始冲压步骤，具有块状截面的环形突出部从所述第一冲压模延伸。环形突出部限定U形槽28，当用充足的力将其压入凸缘前侧24时，不存在半燕尾32。在形成U形槽28之后，利用第二冲压模执行第二冲压步骤，所述第二冲压模类似地包括具有V形截面的环形突出部。当将第二模压入凸缘前侧24时，此突出部限定V形槽口30。假设第二冲压模相对于U形槽28精确地对准，则第二冲压步骤使U形槽28的内部侧壁或内侧侧壁(也就是说，U形槽28最靠近凸缘中心线29的侧壁)朝内朝向U形槽28的中心变形并形成半燕尾32。然而，特别是跨多个工艺迭代，第二冲压模与U形槽28之间的精确对准可能难以实现。因此，第二“V形槽口”冲压模与U形槽28之间的未对准可能在以不当高速率进行凸缘制造期间发生。取决于其强度，此种冲压模未对准可能导致半燕尾32的畸形或无法形成半燕尾，由此大大降低模锁特征20的效果。
图2示出基座凸缘22`的变型，其可在凸缘制造期间当V形槽口冲压模与U形槽28`之间发生未对准时产生。基座凸缘22`类似于图1中所示的基座凸缘22，但由于上文所描述的半燕尾特征的畸形或未形成而导致不同。因此，已将出现在图1中的附图标记转移到图2，但添加引号(`)以指示这些特征可能在不同程度上有所不同。两种类型的冲压模未对准的可能结果在图2中示出。首先，如在图2的左侧上所示出，描绘了导致V形槽口30偏移U形槽28的邻近部分的中心的冲压模未对准结果。如可看出，由于V形槽口30相对较大地偏移U形槽28，因此此未对准已导致半燕尾32(图1)未能形成。类似地，如在图2的右侧上所示出，冲压模未对准已导致V形槽口30朝向U形槽28的邻近部分的中心偏移并导致半燕尾32(图1)未能形成。因此，在两种情况中，冲压模未对准导致半燕尾32(图1)未形成或畸形，从而不利地影响模锁特征20的效果。
在不增加用于在基座凸缘22中形成大型模锁特征20的制造工艺的不期望的成本的延迟的情况下，难以在重复的基础上避免例如图2中所示出的冲压模未对准。因此，包括传统模具特征例如模锁特征20的基座凸缘可能不期望地具有高生产成本，这是由于在要求严格的制造公差的情况下的高废品率；或代替地，在准许更宽松的制造公差的情况下不期望地发生模具-凸缘粘合的实际增强的变化。此外，即使在如图1中所示出半燕尾32(或类似模锁特征)适当地形成于凸缘前侧24中的情况中，基座凸缘22与模制封装体33之间接合强度可能不期望地保持有限。这可能至少部分地由于外周边区34的基本上平面或平坦的几何形状，其通常比模锁特征20占据更大百分比的凸缘前侧24。对于至少这些原因，在微电子工业中存在对另外增强模具-凸缘接口处的粘合的改进的基座凸缘的持续需求。理想地，此种改进的基座凸缘和并有此种基座凸缘的包覆成型微电子封装也可以相对低的成本且在可重复基础上制造。
下文提供明显增强基座凸缘与包覆成型封装体之间的接合强度的包括滚花基座凸缘的包覆成型微电子封装。具体来说，基座凸缘被制造成包含策略性定位的滚花表面区，其由在空间上以重复几何图案分布的多个小型沟槽(或其它凹口)限定。基座凸缘的滚花表面区有效地围绕装置附接区延伸，所述装置附接区另外设置于凸缘前侧上，且在包覆成型工艺之前(可能是当模制封装体形成为基本上固态材料块时的状况)或在包覆成型工艺之后(可能是当模制封装体形成为与空气腔的周边接界的外周边壁时的状况，随后将一个或多个微电子装置安装在所述空气腔中)将一个或多个微电子装置安装到所述装置附接区。滚花表面区是有效的，尽管非基本上占据由接合到包覆成型封装体接触的凸缘前侧的表面区域的大部分。此外，在某些实施例中，滚花或重复沟槽图案可设置于由模制封装体接触的基座凸缘的其它表面上，例如凸缘侧壁或后侧上。
基座凸缘的一个或多个滚花表面区至少部分地通过增大可接合表面区域来增强与模制封装体的粘合；所述可接合表面区域即可用于与模制封装体直接接触并接合到模制封装体的累积的表面区域。举例来说，取决于包括于滚花图案中的沟槽(和/或其它凹口)的尺寸和空间布置，下文描述的滚花模式的实施例可实现大于50％的表面区域增大，并且可能实现相对于等效尺寸的平坦或平面表面，接近或超过85％的表面区域增大。另外，在至少一些实施方案中，包括于滚花图案中的沟槽当沿着正交于沟槽长度的至少一个截平面截取时可具有部分封闭的截面几何形状。因此，在此类实施方案中，部分封闭的沟槽可共同地用作相对大量的小型模锁特征，这另外增强了模具-凸缘粘合。将具有此种滚花表面区的基座凸缘并入到包覆成型微电子封装中可因此降低在封装使用期间模具-凸缘分层的可能性，这当微电子封装露出于高度升高操作温度和/或包括由氮化镓(GaN)或类似高刚度材料构成的半导体管芯时可能尤其有益。现将结合图1到6描述如并入包覆成型微电子封装的滚花基座凸缘的例子。
滚花基座凸缘和包括滚花基座凸缘的包覆成型微电子封装的非限制性例子
现参看图3，根据本公开的示例性实施例描绘具有滚花表面区38的基座凸缘36(通过点刻法表示)。滚花表面区38形成于基座凸缘36的上表面或前侧40上，在下文结合图7到13论述适用于形成表面区38的工艺。滚花表面区38可形成于凸缘前侧40上的任何所期望的位置处；且在某些状况下，可占据前侧40的全部或基本上整体，前提是这不会干扰装置附接。在图3的例子中，具体来说，滚花表面区38形成为连续带或完整环，其围绕凸缘前侧80的外周边部分延伸。滚花表面区38因此沿着矩形平面形路径，其环绕凸缘中心线41且可相对于凸缘中心线居中。在替代实施例中，滚花表面区38可设置于多个离散区域(例如，不连续带或破裂带)中，所述离散区域跨凸缘前侧40策略性分布，以与下文描述的封装体接合。在实施方案中，滚花表面区38还可形成于凸缘侧壁42上，在其中随后形成的模制封装体接触并接合到侧壁42。然而，这是不必要的，并且可能潜在地增加制造复杂性，这取决于生产滚花基座凸缘36的特定方法。
滚花表面区38可包括任何特定数量和类型的凹口，例如沟道或沟槽，所述凹口以重复几何图案布置并增强模具-凸缘粘合。在许多实施例中，基座凸缘36可包含跨滚花表面区38的整体形成的单个或均匀重复几何图案，下文例如结合图8、10和14所描述的滚花图案中的任一种。然而，有可能视需要将不同或变化的滚花图案赋予到滚花表面区38的不同部分或区段。此后一种可能性在图3中通过虚线圆48、50和52一般性地指示，所述虚线圆在至少一些情况中可包括不同滚花图案；例如借助于任意例子，圆48、50和52可包括图8、10、和12中分别示出的滚花图案，如下文所描述。另外，出于完整性目的，还可以观察到，滚花表面区38可与传统大型模锁特征例如燕尾槽或半燕尾槽组合形成。此可能性另外在图3中通过虚线矩形54指示，所述虚线矩形大体上表示燕尾槽或半燕尾槽的部分，例如图1中所示出的模锁特征20。尽管这些可能性，滚花表面区38常常将被制造成包含单个、重复几何图案且可替换传统模锁特征(而非与其组合形成)，例如上文结合图1所描述的模锁特征20。
继续参看图3，滚花基座凸缘36另外包含装置附接区44，一个或多个微电子装置例如半导体管芯可安装到所述装置附接区。装置附接区44居中地位于凸缘前侧40上且在实施例中可具有基本上平面或平坦拓扑；术语“平坦”和“平面”在本文中互换地用以指粗糙度(平均表面特征高度或深度)小于滚花表面区38且可能小于1微米的表面。数个定位或保持柱46从凸缘前侧40朝上突出。保持柱46可用于在封装制造期间将基座凸缘36紧固到引线框，如下文结合图4更充分地论述。在实施例中，保持柱46可位于接口或边界分离装置附接区44和滚花表面区38附近。另外，滚花表面区38是有效的，尽管并非基本上形成为完全围绕凸缘前侧40的外周边部分延伸，且因此可在所有侧上环绕装置附接区44或在装置附接区侧面。
滚花基座凸缘36可实现为任何材料体、分层或层压结构，或适用于支撑一个或多个微电子装置且具有至少一个滚花表面区的其它基板。在某些实施例中，滚花基座凸缘36可用作随后生产的包覆成型微电子封装的散热器和/或导电端子。在某些实施方案中，借助于例子，基座凸缘36可采用单块金属结构、板、块等的形式。在其它实施例中，滚花基座凸缘36可具有多层金属构造；例如基座凸缘36可包括多个导热层，其以堆叠或层压布置接合。滚花基座凸缘36将通常主要由例如铜(Cu)等具有相对高导热性的一个或多个金属组成。作为更具体的例子，在滚花基座凸缘36是分层或层压结构的实施例中，基座凸缘36可包含至少一个Cu层，其与热膨胀系数(CTE)小于Cu层的CTE的至少一个不同金属层组合。不同金属层可由例如钼(Mo)、Mo-Cu合金或Mo-Cu复合材料构成。以此方式，基座凸缘36可被赋予相对高的热导率和较低的有效CTE。
前进到图4，在示例性包覆成型微电子封装制造工艺的工艺中，在连接到引线框56之后示出滚花基座凸缘36。示例性制造工艺用以制造在图4中由附图标记“66`”标识的至少一个包覆成型微电子封装，其中引号(`)用以指示以部分完成的状态示出微电子封装66`。可执行下文描述的工艺步骤以单独地生产包覆成型微电子封装66，如图6中以完成状态示出。可替换的是，下文描述的工艺步骤可以更全面地进行，以与所示出的包覆成型微电子封装66并行地生产任何实际数量的类似微电子封装；例如通过处理以例如二维网格布局或线性带材布局互连的数个引线框56。
引线框56包括数个封装引线58，其在图4中所描绘的制造阶段彼此物理互连且与其它引线框特征物理互连。引线框56被设置为由例如Cu或基于Cu的合金等金属材料组成的相对较薄带材或板状体。引线框56的主体被机械加工(例如，压印)、蚀刻、激光切割或以其它方式处理以限定引线框56的各种引线框特征。除封装引线58之外，引线框特征可包含还中心开口，当沿着中心线41(图3)朝下观察时凸缘前侧40的装置附接区44通过以及中心开口露出；数个连接指状物或翼梁(本文中，“挡隔杆60”)；以及外周边引线框部分64。挡隔杆60将封装引线58结合到引线框56的板状体。另外，挡隔杆60可促进引线框56的移动和定位，以通向下文描述的包覆成型工艺和/或在下文描述的包覆成型工艺期间促进引线框的移动和定位。在包覆成型之后，挡隔杆60可连同例如外周边引线框部分64等其它牺牲引线框部分一起被切断和移除。外周边引线框部分64可同样包括在封装制造期间促进对引线框56的处理的各种开口或切口。
引线框56另外包含多个保持突片62。保持突片62的内末端被赋予开口、通孔或孔口。这些开口用作定位或对准特征，其接纳对应的升高定位特征，例如下文所描述的类型的撑持柱，以相对于引线框56和封装引线58定位基座凸缘36。当基座凸缘36相对于引线框56适当地定位时，保持柱46从基座凸缘36的前侧40朝上突出且通过设置于保持突片62中的开口被接纳，如图4中所示出。在某些实施例中，接着执行撑持操作以在通过对应保持突片开口插入之后使每个保持柱46物理变形。这样抵靠引线框56机械地捕获基座凸缘36。以下美国专利申请中可找到此撑持操作的另外的描述，所述美国专利申请以引用方式并入：2017年8月7日与USPTO一起提交的标题为“模制空气腔封装和其生产方法(MOLDED AIR CAVITYPACKAGES AND METHODS FOR THE PRODUCTION THEREOF)”的第15/670,429号美国专利申请。在其它实施例中，保持柱46可以不同方式(例如，通过压接或弯曲)变形；或保持柱46可不变形以抵靠引线框56捕获基座凸缘36。
在将基座凸缘36附接到引线框56之后，可接着执行包覆成型或微电子装置附接和互连。当生产包覆成型空气腔封装时，可在装置附接和交互之前生产模制封装体。在此状况下，模制封装体可被生产成包含开放腔，凸缘前侧40的装置附接区44通过所述开放腔露出。在包覆成型和形成模制封装体之后，一个或多个微电子装置可定位于开放腔中，所述开放腔接合到装置附接区44(例如，利用管芯附接材料)，且与封装引线58的内部分或“接合垫架”电气互连(例如，通过线接合)。盖或盖板可随后定位于新形成的模制封装体的上周边边缘上方且接合到所述上周边边缘以密封地封闭空气腔，且将微电子装置包括于其中。在其它方法中，在微电子装置附接和互连之后执行模制封装体的包覆成型和形成，如下文另外论述。
图4另外示出两个微电子装置68(以虚线示出)，其可接合到凸缘前侧40的装置附接区44。微电子装置68可以是例如半导体管芯承载集成电路、微机电系统(MEMS)装置和例如离散电感器、电阻器、电容器(片状电容器)或二极管等离散无源组件的任何组合。在一个实施例中，微电子装置68是高功率半导体管芯承载射频(RF)电路且由GaN构成。在另外的实施例中，包覆成型微电子封装66可被生产成包括不同数目和类型分布的微电子装置68。用于附接装置68的候选接合材料包含管芯附接材料、环氧树脂、焊接材料和以引用方式并入的上述美国专利申请中所论述类型的烧结金属材料。在装置附接之后，可利用线接合或适用于将装置68的端子电耦合到封装引线58的对应接合垫架70的另一方法来完成适当的电互连(在图6中标识)。然后，执行包覆成型以生产囊封微电子装置68的模制封装体、新形成的互连特征(未示出)和引线框56的内部分。形成于微电子装置68和引线框56的内部分上方的此模制封装体72的例子在图5中示出。
在包覆成型和形成模制封装体72(图5)之后，可进行单分以移除或修剪掉引线框56的所选部分。引线框56的修剪部分包含挡隔杆60和外周边引线框部分64。在已切断和部分或完全修剪掉挡隔杆60之后，保持突片62不再通过挡隔杆60以物理方式联接且电耦合到封装引线58。适用于引线框单分的工艺包含但不限于锯割、激光切割、射水、冲压、刻划和铣切。引线框单分产生完整的微电子封装66，如图6中的截面所示出。
在图6的示例性实施例中，将模制封装体72生产为基本上固态材料块，其包括下中心开口，基座凸缘36的后侧74通过所述下中心开口露出。在所示出的例子中，模制封装体72紧密地接触并接合到基座凸缘36的侧壁，且接合到包含滚花表面区38的凸缘前侧40。模制封装体72覆盖至少大部分，如果不是覆盖滚花表面区38的基本上整体的话。在其它实施例中，模制封装体72可采用其它形式，前提是封装体72的某一部分直接模制到滚花表面区38上，且因此接合到所述滚花表面区。举例来说，在另外的实施例中，模制封装体72可形成为周边侧壁，其围绕滚花表面区38延伸以限定空气腔，装置附接区44通过所述空气腔露出。可接着经由将盖片或盖附接在模制封装体72的上周边边缘上方来密封地封闭空气腔。在此类实施例中，可在包覆成型工艺期间在形成模制封装体72之前或之后执行装置附接和互连。
滚花表面区38包括相对大量的小型沟道或沟槽，其以被称为“滚花图案”的重复几何图案布置或在空间上分布。由于存在此种小型沟槽，增大可供用于与模制封装体72接合的凸缘前侧40的表面区域。另外，在实施例中，滚花表面区38可占据由模制封装体72接触且接合到所述模制封装体的凸缘前侧40的表面区域的大部分。换句话说，凸缘前侧40可具有由模制封装体72接触的总表面区域A1，而滚花表面区38占据总表面区域A1的至少大部分。相比于图1中所示出的传统基座凸缘22，这另外最大化可用于与模制封装体72接合的累积表面；此处注意，外周边区34的平面或平坦表面拓扑，其占据绝大部分，如果不是占据基座凸缘22的前侧24的大部分(占表面区域)的话。另外，在至少一些实施方案中，包括滚花图案的沟槽中的一些或全部被赋予部分封闭的截面几何形状，如在正交于沟槽的中心线的至少一个截平面中截取。在此类实施例中，部分封闭的沟槽有效地用作相对大量的小型模锁特征，其另外增强与模制封装体72的粘合。现提供更宽泛的上下文，现将结合图7到15描述可能的滚花图案和制造滚花基座凸缘的方法的例子，所述滚花基座凸缘例如图3到6中所示出的基座凸缘36。
具有滚花表面区的基座凸缘和其制造方法的例子
上文所描述的滚花基座凸缘的实施例适合于利用可重复、相对低成本的制造工艺来进行制造。通常，此种工艺需要初始生产具有第一级滚花图案的部分完成或中间的基座凸缘。第一级滚花图案可包括非封闭凹口或由非封闭凹口组成，所述非封闭凹口例如沟道或沟槽，以重复几何图案在空间上布置。如由术语“非封闭”所指示，起初形成的沟槽可具有沟槽侧壁，其基本上平行于彼此延伸，或代替地，当从沟槽底部朝向沟槽口部移动时侧向分散开(散布开)。可利用例如蚀刻或机械加工等材料移除工艺或例如冲压等材料塑形(形成)工艺来在预制坯料中形成第一级滚花图案。可替换的是，当利用如下文所论述的例如浇铸或增材制造工艺生产基座凸缘时，可在初始基座凸缘制造后将第一级滚花图案形成为整体特征。
在形成第一级滚花图案之后，执行至少一个最终材料塑形工艺。后一材料塑形工艺可将第一级滚花图案转变成最终滚花图案，其包括沟槽的重复几何布置且可能由沟槽的重复几何布置组成，所述重复几何布置中的一些或全部可具有部分封闭的截面形状。举例来说，在某些实施例中，执行拍击工艺以朝内部分地折叠沟槽壁且由此产生具有部分封闭的几何形状的沟槽的重复图案。在其它实施例中，可进行冲压工艺以将第二沟槽图案施加或上覆到第一沟槽图案上。举例来说，在后一方面，可将第二沟槽图案压入被赋予第一级滚花图案的基座凸缘的区中或物理地施加在所述区上方。第二沟槽图案的至少大部分可与第一沟槽图案的至少大部分重叠；且在至少一些实施例中，所述第一沟槽图案和所述第二沟槽图案可在其基本上整体中重叠。在某些实施方案中，第二沟槽图案可形成为包括(例如，V形)沟槽或由所述沟槽组成，所述哪些与包括于第一级滚花图案中的(例如，U形)沟槽相交以得到交叉沟槽的网格结构。这可能但不需要一定导致包括于第一级滚花图案中的沟槽的区段或部分折叠，以邻近沟槽到沟槽交叉点对此种沟槽赋予部分封闭的截面几何形状，如结合图12到14更充分地描述。
现转而参看图7，示出部分制造的基座凸缘76的有限区，在某些实施例中，其可对应于基座凸缘36(图3)的圆圈区域48。因此，基座凸缘76可视为相当于图3到6中所示出的包覆成型微电子封装66中所含的基座凸缘36，尽管在图7中的中间制造阶段处示出。初始或第一级滚花图案78已形成在基座凸缘76的前侧80中。第一级滚花图案78由在空间上以重复几何图案分布的多个开放通道或非封闭沟槽82组成。举例来说，非封闭沟槽82可在空间上以并排布置或条形图案分布，并可如所示出而基本上彼此平行地延伸。非封闭沟槽82可形成为各自具有矩形或块状截面几何形，如沿着正交于中心线的截平面或给定沟槽的纵轴截取。在替代性实施例中，非封闭沟槽82可具有不同截面几何形状，例如V形或U形截面几何形状。此外，非封闭沟槽82无需在所有实施例中具有相同截面形状或尺寸，但在基座凸缘76的另外实施方案中可以例如交替图案在沟槽间不同。
可在基座凸缘76中产生第一级滚花图案78作为整体或原始特征，其形成于凸缘前侧80中且可能在初始制造之后即刻形成于凸缘76的其它表面中。当利用例如压铸、挤出或例如直接金属激光烧结(DMLS)或其它三维金属印刷工艺等计算机控制增材制造工艺来生产时，非封闭沟槽82可在基座凸缘76的初始制造期间一体成型。可替换的是，第一级滚花图案87的形成可利用各种不同材料塑形或材料移除技术来得以实现，包括潮式和干式蚀刻(例如，反应性离子蚀刻)、激光钻探、水冲法、放电加工(EDM)工艺和冲压。在一个有用方法中，利用例如下文结合图7描述的冲压工具或管芯来在凸缘前侧80中形成非封闭沟槽82。
图7示出冲压模84的一部分，其可在各种实施例中用以在凸缘前侧80中产生第一级滚花图案78。冲压模84包括主体86，多个突出部或肋状物88从所述主体延伸。当以充足的力被按压到基座凸缘76中以视需要使材料位移时，肋状物88尺寸被设定且在空间上被布置成在凸缘前侧80中产生非封闭沟槽82。可利用液压机或其它合适的设备来执行冲压工艺，视情况施加热以软化基座凸缘76。在其它实施例中，多个冲压迭代或上文列出的技术的任何组合可用以在凸缘前侧80中且适当时在基座凸缘76的其它区中产生第一级滚花图案78。在形成第一级滚花图案78之后，接下来执行材料塑形工艺以使非封闭沟槽82的一个或多个侧壁朝内折叠；也就是说，朝向沟槽82的相应中心线或纵轴折叠。合适的材料塑形工艺包括拍击和冲压，如下文结合图8到12另外论述。
图8示出将第一级滚花图案78(图7)转变成最终滚花图案90之后的基座凸缘76(部分地示出)。在此例子中，最终滚花图案90由多个部分封闭的沟槽92组成，所述沟槽以平行延伸的并排阵列跨越凸缘前侧80的所示出区分布。简单点说，返回到图3，此最终滚花图案90可在某些情况下跨越整个滚花表面区38形成；或可替换的是，最终滚花图案90可形成于滚花表面区38的选定位置处，而其它滚花图案(例如，下文结合图10到12描述的滚花图案)形成于由滚花表面区38涵盖的其它位置处。利用拍击管芯或钝器94来产生最终滚花图案90，在图8中另外示出利用拍击管芯或钝器的一部分。拍击钝器94包括具有大体上平坦或平面的几何形状的下表面96。在材料塑形工艺期间，将拍击钝器94的下表面96按压到凸缘前侧80中，同时以某一方式支撑基座凸缘76。施加充足的压缩力以压缩基座凸缘76的滚花部分，并致使非封闭沟槽82(图7的侧壁)部分朝内地折叠。所得结构在部分封闭的沟槽92和最终滚花图案90中。
图9更详细地示出有限数目个部分封闭的沟槽92。部分封闭的沟槽92包括沟槽侧壁98，所述沟槽侧壁已依据上述拍击工艺而部分地朝内折叠或变形。如可见，沟槽侧壁98的朝内折叠在部分封闭的沟槽92的各别口部100附近最显著或突显。因此，邻近沟槽口部100的部分封闭的沟槽92的平均橫向宽度(在图9中由双向箭头W1标识)小于邻近沟槽底部102的沟槽92的平均宽度(在图9中由双向箭头W2另外标识)。W1与W2之间的特定关系将在实施例之间变化，部分封闭的沟槽92的尺寸将也是如此；但是，借助于非限制性例子，W1可比W2小至少10％，且可能在至少一些实施例中比W2小至少25％。相邻沟槽92的上边缘之间的沟槽间沟槽将还在实施例之间变化，但可在某些实施方案中大于W1。
以上述方式，可利用单个材料塑形工艺以将第一级滚花图案78(图7)转变成最终滚花图案90(图8到9)，其包括或由以重复几何布置空间分布的部分封闭的沟槽组成；此处，作为线性沟槽或凹槽的平行延伸阵列。有利地，上述拍击工艺高度容忍管芯未对准；如此处出现的术语“管芯未对准”是指拍击钝器94(图8)与设置于基座凸缘76中的第一级滚花图案78(图7)之间的对准。这允许在可重复基础上制造滚花基座凸缘76以提高产出率，同时降低制造成本。但是，可能要权衡的是，拍击工艺会在至少一些情况下向滚花基座凸缘76赋予材料应力。在限度内，可通过热处理减轻此材料应力。可替换的是，不同材料塑形工艺可用以将第一级滚花图案78转变成最终滚花图案。在这方面，可通过冲压将第二重复几何图案按压到凸缘前侧80中来以其它制造方式产生最终滚花图案。在下文结合图9到10另外论述此类替代性制造方法的例子。
图10示出基座凸缘76`的变型，其中最终滚花图案112形成于凸缘前侧80中；单引号(`)指示基座凸缘76`类似于图8和9中示出的基座凸缘76的版本但相对于所述版本变化。最终滚花图案90(图8到9)也是如此，通过另外形成或对赋有第一级滚花图案78(图7)的凸缘前侧76的部分进行塑形来产生最终滚花图案112。在当前情况下，利用冲压模104而非拍击钝器，以使非封闭沟槽82(图7)朝内折叠来到达最终滚花图案112。具体地说，冲压模104以为多个V形突出部106特征，所述V形突出部以并排布置或条形阵列安置并基本上彼此平行地延伸。当相对于基座凸缘76`恰当地对准并以充足的力被按压到凸缘前侧80中时，V形突出部106使凸缘76`的材料位移以在凸缘前侧80中形成数个楔形通道或V形沟槽110。当V形沟槽110形成于凸缘前侧80中时，位移材料驱动非封闭沟槽82(图7)的沟槽侧壁的朝内变形或折叠。因此，再次将非封闭沟槽82转换成部分封闭的沟槽108。
图11更详细地示出有限数目个V形沟槽110和形成于基座凸缘76`的前侧80中的部分封闭的沟槽108。本说明书随附的其它图也是如此，图11未按比例绘制并可包括出于解释或强调的目的而放大的某些尺寸。共同地参考图10和11，部分封闭的沟槽108以交替关系与V形沟槽110穿插。在描绘的实施例中，部分封闭的沟槽108与V形沟槽110基本上彼此平行地延伸，以一起形成平行延伸线性沟槽的线性阵列或分组。在其它实施例中，沟槽108、110的相对定位会变化，沟槽108、110的相应几何形状和尺寸也是如此。
部分封闭的沟槽108可具有如邻近沟槽口部或上部开口测得的第一平均宽度W3和邻近沟槽底部测得的第二平均宽度W4。在所示出例子中，W4超出W3，并可能可W3大至少10％。W3还可小于V形沟槽110的平均宽度W5，如在至少一些实施例中在沟槽口部处测得。沟槽108、110的相应深度将还视设计而变化；但是，在一个非限制性例子中，部分封闭的沟槽108可具有小于V形沟槽110的平均深度D2的平均深度D1(如从沟槽口部到沟槽底部测得)。
在各种实施例中，W1范围介于约2到约4密耳，且优选地介于2.5到3.5密耳；W2可范围介于约4到约6密耳，且优选地介于4.5到5.5密耳；且W3可范围介于约2到约4密耳，且优选地介于2.5到3.5密耳。相比之下，在此类实施例中，D1可范围介于约4到约6密耳，且优选地介于4.5到5.5密耳；而D2可范围介于约5到约7密耳，且优选地介于5.5到6.5密耳。此类示例性尺寸还可在适当时适用于图9和图12到14的实施例。在其它实施方案中，沟槽108、110的相应宽度和/或相应深度可大于或小于前述范围。
最终滚花图案112(图10和11)可形成于滚花表面区38(图3)的全部或仅一部分上方，如设计确定。如上文所指示，最终滚花图案112以至少两种方式增强与随后产生的包覆模制封装体(例如，图4到5中示出的封装体72)的粘合。首先，部分封闭的沟槽108充当相对大量的小比例模锁特征，其在包覆成型期间由模塑化合物填充，如下文所论述。其次，部分封闭的沟槽108与V形沟槽110的组合扩大或增大可供用于接合到下文描述的模制封装体的累积表面。此表面面积增大可以是限制的，并可在某些情况下接近或超出85％，这取决于包括于最终滚花图案112中沟槽108、110的尺寸、空间定位和数目。当并入到包覆成型微电子封装中时，滚花基座凸缘76`可因此有利地降低模具-凸缘分层的可能性。
接下来转到图12和13，示出形成为包括第三示例性最终滚花图案114的滚花基座凸缘76``的区；双引号(``)指示图12到13中示出的基座凸缘76`类似于图9到11中示出的基座凸缘76和76`的变型但相对于所述变型不同。如图13中所示出，最终滚花图案114包括多个V形沟槽118，所述V形沟槽与多个U形沟槽116重叠并已在物理上施加于所述U形沟槽上方。通过首先在凸缘前侧80中产生第一级滚花图案120，最终滚花图案114可产生滚花基座凸缘76``，如图12中所示出。可起初在以上述方式制造基座凸缘76``期间产生第一级滚花图案120。可替换的是，可利用具有多个脊线形突出部或肋状物122的管芯122来在基座凸缘76``中产生第一级滚花图案120，所述突出部或肋状物在以充足的力被按压到基座凸缘76``中时在凸缘前侧80中限定U形沟槽116，如图12中所示出。
图13中部分地示出的第二冲压模124随后用以在U形沟槽116的先前产生的图案上方施加V形沟槽118的图案。具体地说，冲压模124包括多个肋状物126，所述肋状物被塑形、设定大小和空间分布成在前侧80中产生V形沟槽118的期望图案。大体上V形沟槽118的基本上所有或至少大部分图案可施加于U形沟槽116的基本上所有或至少大部分图案上方并因此与其重叠。这得到最终滚花图案114，其包括或由交叉杂交的沟槽116、118的网格结构组成。冲压模124还潜在地驱动包括于第一级滚花图案120(图12)中的U形沟槽116的某些部分或区段的朝内折叠。这又在沟槽间相交点或接合点处向此类U形沟槽116赋予部分封闭的截面几何形状。形成于部分封闭的沟槽116中的任何给定沟槽与平行延伸的沟槽118中的任何相交的沟槽之间的特定角度(在本文中，“沟槽图案相交角”)将在实施例之间变化。但是，借助于非限制性例子，沟槽图案相交角可以是锐角，并可能在实施例中可介于范围约10与约80度之间。最终滚花图案114可实现与通过图11到12中示出的最终滚花图案112实现相当的有利表面面积放大，同时还更少地易受用以产生V形沟槽118和第一级滚花图案78的冲压之间的未对准影响。
最后参考图14和15，示出基座凸缘130的例示性实施方案，其以至少一个滚花表面区132为特征并付诸实施。如图14中最佳示出，滚花表面区132形成于基座凸缘130的前侧134的外周边部分上并围绕其延伸。滚花表面区132同样地在所有侧上围绕装置附接区136延伸到边缘区域136。两个定位或保持柱138从凸缘前侧134朝上突出，且从滚花表面区132朝上突出。滚花表面区132类似于或大体上等同于图13中示出的基座凸缘76``的滚花表面区114；应注意，沟槽间距和截面形状的无规律性是真实世界制造变化和截面平面15-15(图14中标识)的成角定向的产物。先前状况也是如此，且如在图15的扫描电子显微镜(SEM)图像中最明确地示出，滚花表面区132包括多个V形沟槽140，所述V形沟槽施加于多个U形沟槽142上方。V形沟槽140与U形沟槽142共同地形成沟槽140、142的相交网格结构或截面阴影线。
因此在V形沟槽140与U形沟槽142之间产生多个沟槽间相交点。邻近于这些沟槽间相交点中的每一个，产生悬垂特征以部分地封闭或覆盖U形沟槽142。具体地说，已依据用以产生V形沟槽140的冲压工艺而使U形沟槽142的侧壁朝内折叠。U形沟槽142的侧壁因此在从沟槽底部朝向沟槽口部移动时汇聚。如图15中所示出，包覆模制封装体144随后形成于基座凸缘130上方并与滚花表面区132接触，从而可能大体上完全覆盖区132。包覆模制封装体144的材料延伸到沟槽140、142中并填充所述沟槽以在封装体144与基座凸缘130之间产生高度稳健的机械接合。此机械接合的稳健性可归功于通过在凸缘前侧134中形成沟槽140、142来产生的可接合表面面积增大以及提供呈U形沟槽142的部分折叠沟槽壁形式的悬垂或模锁特征。
进行测试以比较滚花基座凸缘130(图14和15)与常规基座凸缘的模具凸缘抗分层性，所述常规基座凸缘具有等效尺寸，并具有与图1中示出类似或相同的半燕尾模锁特征。在包覆成型并安装GaN管芯之后，使两个测试模型暴露于相同数目次热循环。在热循环期间，每个包覆成型微电子封装暴露于具有大致-40摄氏度的最低温度和大致125摄氏度的最高温度的重复的温度循环。在850次热循环之后，通过观测染色的灌注化合物进入模制封装体和基座凸缘之间的接口或物理边界来执行检测。观察到染色的灌注化合物大量进入常规基座凸缘的模具-凸缘接口，从而证明严重的模具-凸缘分层和传统模锁特征的失败。比之下，对于并有滚花基座凸缘130的包覆成型微电子封装观察到没有到很少有染色的灌注化合物进入。因此，并有滚花基座凸缘130的包覆模制封装体展现出在没有模具-凸缘分层的情况下耐受此类重复的极端热循环条件的增强的能力，甚至在包括由相对刚性的材料构成的半导体管芯时也是如此。
结论
前文已提供滚花基座凸缘的实施例，所述滚花基座凸缘在集成到包覆模制微电子封装中时增强模具-凸缘粘合。上述滚花基座凸缘的实施例产生为包括至少一个滚花图案，所述滚花图案可围绕装置附接区延伸并可能可占据凸缘前侧的表面面积的未被包括于封装内的微电子装置覆盖的大部分。在某些实施例中，最终滚花图案可包括部分封闭的沟槽，所述沟槽充当小规模模锁特征。另外或可替换的是，最终滚花图案可包括两个或更多个沟槽图案，所述沟槽沟槽重叠使得包括于第一沟槽图案中的沟槽基本上平行于包括于第二沟槽图案中的沟槽延伸或替代地与其相交。在许多情况下，利用在不主要地防管芯未对准的情况下相对具耐受性的工艺，可在基座凸缘内产生此类滚花图案。至少部分地由于此对准容限放松，可在可重复基础上产生滚花基座凸缘的实施例以提高产出率，同时降低制造成本。将滚花基座凸缘并入到包覆成型微电子封装中会降低封装使用期间的模具-凸缘分层的可能性，如在微电子封装暴露于非常高水平的操作温度和/或包括由GaN或另一种高刚度材料构成的半导体管芯时尤其有益。
在各种实施例中，所述包覆成型微电子封装包括模制封装体、包括于所述模制封装体中的至少一个微电子装置，以及所述模制封装体接合到的基座凸缘。所述基座凸缘又包括由所述模制封装体接触的凸缘前侧、位于所述凸缘前侧上且所述至少一个微电子件安装到的装置附接区，以及滚花表面区。所述滚花表面区包括形成于所述基座凸缘中且以第一重复几何图案布置的第一多个沟槽。所述模制封装体延伸或突出到所述第一多个沟槽中，以降低所述模制封装体与所述基座凸缘分层的可能性。在所述凸缘前侧具有由所述模制封装体接触的总表面面积A1的某些实施例中，所述滚花表面区可占据所述总表面面积A1的至少大部分。在所述滚花表面区另外包括以第二重复几何图案布置的第二多个沟槽其它实施例中，所述第二重复几何图案的至少大部分与所述第一几何图案的至少大部分重叠。
还已提供了用于制造包覆模制微电子封装的方法。在实施例中，所述方法包括购买、制造或以其它方式获得具有凸缘前侧和滚花表面区的基座凸缘的步骤。所述滚花表面区包括形成于所述基座凸缘中且以重复几何图案布置的第一多个沟槽。执行包覆成型工艺，在此期间将加热的模制化合物导引到所述基座凸缘上并使其流动到所述第一多个沟槽中。所述加热的模制化合物冷却并固化以形成模制封装体，所述模制封装体接合到所述基座凸缘且覆盖所述滚花表面区的至少大部分在包覆成型工艺之前或之后，将至少一个微电子装置附接到所述凸缘前侧。在某些实施方案中，可通过以下操作来在所述基座凸缘中形成所述滚花表面区：(i)所述滚花表面区中提供第一级滚花图案，所述第一级滚花图案包括具有沟槽侧壁的非封闭沟槽；以及(ii)在形成所述第一级滚花图案之后，进行例如拍击等材料塑形工艺，以使所述沟槽侧壁朝内变形并将所述非封闭沟槽转变成所述多个部分封闭的沟槽。在其它实施方案中，可通过以下操作来在所述基座凸缘中形成所述滚花表面区：(i)利用第一冲压模将第一沟槽图案按压到所述凸缘前侧中；以及(ii)利用第二冲压模将第二沟槽图案按压到所述凸缘前侧中，所述第二沟槽图案的至少大部分与所述第一沟槽图案的至少大部分重叠。此可得到相交或交叉杂交的沟槽的网格结构，其围绕所述凸缘前侧的外周边部分延伸。
已另外公开用于生产制造包覆成型微电子封装时所用的类型的滚花基座凸缘的方法。在某些实施方案中，所述方法包括获得基座凸缘的步骤或工艺，所述基座凸缘包括凸缘前侧、所述凸缘前侧上的装置附接区和第一级滚花图案，所述第一级滚花图案包括形成于所述基座凸缘中且以第一重复几何图案布置的多个U形沟槽。通过使基座凸缘经历至少一个材料塑形工艺来将所述第一级滚花图案转换或转变成最终滚花图案。所述至少一个材料塑形工艺产生部分封闭所述多个U形沟槽的悬垂特征。在至少一些实施例中，转变步骤或工艺包括使所述基座凸缘经历以下各项中的至少一个：(i)拍击工艺，在此期间利用拍击钝器来跨所述第一级滚花图案施加受控的压缩力，以部分折叠所述多个U形沟槽；以及(ii)冲压工艺，在此期间在重叠所述多个U形沟槽的位置处将多个V形沟槽按压到所述基座凸缘中。
虽然前述详细描述中已呈现至少一个示例性实施例，但是应了解，存在大量变化。还应了解，所述示例性实施例仅仅是例子，且并不意图以任何方式限制本发明的范围、适用性或配置。实际上，前述详细描述将向本领域的技术人员提供用于实施本发明的示例性实施例的方便的指南。应了解，在不脱离如在所附权利要求书中阐述的本发明的范围的情况下，可对在示例性实施例中描述的元件的功能和布置作出各种改变。

Claims (10)

1.一种包覆成型微电子封装，其特征在于，包括：
模制封装体；
至少一个微电子装置，其包括于所述模制封装体中；以及
基座凸缘，所述模制封装体接合到所述基座凸缘，所述基座凸缘包括：
凸缘前侧，其由所述模制封装体接触；
装置附接区，其位于所述凸缘前侧上，且所述至少一个微电子件安装到所述装置附接区；以及
滚花表面区，其包括第一多个沟槽，所述第一多个沟槽形成于所述基座凸缘中且以第一重复几何图案布置，所述模制封装体延伸到所述第一多个沟槽中以降低模具-凸缘分层的可能性。
2.根据权利要求1所述的包覆成型微电子封装，其特征在于，所述滚花表面区至少部分地围绕所述凸缘前侧的外周边部分延伸。
3.根据权利要求1所述的包覆成型微电子封装，其特征在于，所述滚花表面区围绕所述装置附接区延伸。
4.根据权利要求1所述的包覆成型微电子封装，其特征在于，所述凸缘前侧具有由所述模制封装体接触的总表面区域A1，且其中所述滚花表面区占据所述总表面区域A1的至少大部分。
5.根据权利要求1所述的包覆成型微电子封装，其特征在于，所述第一多个沟槽中的每个沟槽包括：
沟槽中心线，其连同所述沟槽一起延伸；以及
部分封闭的截面几何形状，如沿着正交于所述沟槽中心线的至少一个截平面截取。
6.根据权利要求1所述的包覆成型微电子封装，其特征在于，所述第一多个沟槽中的每个沟槽包括：
沟槽侧壁；
沟槽底部，其在所述沟槽侧壁之间延伸；
沟槽口部，其与所述沟槽底部相对且由所述沟槽侧壁限定；
第一宽度W1，其在邻近所述沟槽底部的所述沟槽侧壁之间测得；以及
第二宽度W2，其在邻近所述沟槽口部的所述沟槽侧壁之间测得；
其中W2比W1小至少10％。
7.根据权利要求1所述的包覆成型微电子封装，其特征在于，所述滚花表面区进一步包括以第二重复几何图案布置的第二多个沟槽，所述第二重复几何图案的至少大部分与所述第一几何图案的至少大部分重叠。
8.根据权利要求1所述的包覆成型微电子封装，其特征在于，所述第一多个沟槽包括以所述第一重复几何图案布置的多个U形沟槽，且其中所述滚花表面区进一步包括以第二重复几何图案布置的多个V形沟槽，所述第二重复几何图案物理上施加在所述第一重复几何图案上。
9.一种用于生产包覆成型微电子封装的方法，其特征在于，所述方法包括：
获得基座凸缘，所述基座凸缘具有凸缘前侧和滚花表面区，所述滚花表面区包括形成于所述基座凸缘中且以重复几何图案布置的第一多个沟槽；
执行包覆成型工艺，在此期间，将加热的模制化合物导引到所述基座凸缘上并使其流动到所述第一多个沟槽中，所述加热的模制化合物冷却以形成接合到所述基座凸缘且覆盖所述滚花表面区的至少大部分的模制封装体；以及
在所述包覆成型工艺之前或之后，将至少一个微电子装置附接到所述凸缘前侧。
10.一种用于生产制造包覆成型微电子封装时所用的滚花基座凸缘的方法，其特征在于，所述方法包括：
获得基座凸缘，所述基座凸缘包括：
凸缘前侧；
装置附接区，其在所述凸缘前侧上；以及
第一级滚花图案，其包括形成于所述基座凸缘中且以第一重复几何图案布置的多个U形沟槽；以及
通过使所述基座凸缘经历至少一个材料塑形工艺来将所述第一级滚花图案转变成最终滚花图案，所述至少一个材料塑形工艺产生部分封闭所述多个U形沟槽的悬垂特征。
CN201910612470.6A 2018-07-12 2019-07-09 包括滚花基座凸缘的包覆成型微电子封装及其生产方法 Pending CN110718512A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/034,223 US10998255B2 (en) 2018-07-12 2018-07-12 Overmolded microelectronic packages containing knurled flanges and methods for the production thereof
US16/034,223 2018-07-12

Publications (1)

Publication Number Publication Date
CN110718512A true CN110718512A (zh) 2020-01-21

Family

ID=67105705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910612470.6A Pending CN110718512A (zh) 2018-07-12 2019-07-09 包括滚花基座凸缘的包覆成型微电子封装及其生产方法

Country Status (3)

Country Link
US (2) US10998255B2 (zh)
EP (1) EP3595000A1 (zh)
CN (1) CN110718512A (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041902A (en) 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
US5225897A (en) 1991-10-02 1993-07-06 Unitrode Corporation Molded package for semiconductor devices with leadframe locking structure
KR100230515B1 (ko) 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
US6160309A (en) 1999-03-25 2000-12-12 Le; Hiep Press-fit semiconductor package
US7091602B2 (en) 2002-12-13 2006-08-15 Freescale Semiconductor, Inc. Miniature moldlocks for heatsink or flag for an overmolded plastic package
US7429790B2 (en) 2005-10-24 2008-09-30 Freescale Semiconductor, Inc. Semiconductor structure and method of manufacture
US20080001277A1 (en) * 2006-06-30 2008-01-03 Tsrong Yi Wen Semiconductor package system and method of improving heat dissipation of a semiconductor package
US7732937B2 (en) 2008-03-04 2010-06-08 Infineon Technologies Ag Semiconductor package with mold lock vent
US7834431B2 (en) 2008-04-08 2010-11-16 Freescale Semiconductor, Inc. Leadframe for packaged electronic device with enhanced mold locking capability
JP5833459B2 (ja) 2012-01-31 2015-12-16 新光電気工業株式会社 リードフレーム及びその製造方法と半導体装置及びその製造方法
KR101591643B1 (ko) 2012-02-22 2016-02-05 미쓰비시덴키 가부시키가이샤 반도체장치 및 반도체장치의 제조방법
JP2018046057A (ja) * 2016-09-12 2018-03-22 株式会社東芝 半導体パッケージ
US10109563B2 (en) * 2017-01-05 2018-10-23 Stmicroelectronics, Inc. Modified leadframe design with adhesive overflow recesses
US10199302B1 (en) 2017-08-07 2019-02-05 Nxp Usa, Inc. Molded air cavity packages and methods for the production thereof
US11031350B2 (en) * 2017-12-26 2021-06-08 Stmicroelectronics, Inc. Leadframe with pad anchoring members and method of forming the same

Also Published As

Publication number Publication date
US10998255B2 (en) 2021-05-04
EP3595000A1 (en) 2020-01-15
US20210217685A1 (en) 2021-07-15
US20200020614A1 (en) 2020-01-16

Similar Documents

Publication Publication Date Title
JP5607758B2 (ja) 半導体をパッケージングする方法
KR100927319B1 (ko) 스탬핑된 리드프레임 및 그 제조 방법
CN102064118B (zh) 半导体封装件的制造方法及制造其的封装模具
EP3440697B1 (en) Flat no-leads package with improved contact leads
US8823151B2 (en) Semiconductor device
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
KR100705516B1 (ko) 혼성 집적 회로 장치 및 그 제조 방법
JP2007013073A (ja) 半導体発光素子のパッケージ用基板を作製する方法及びそのパッケージ用基板
CN110034078A (zh) 用于半导体器件的封装内嵌结构和制造方法
JP3213791U (ja) リードフレームの予備成形体
US10438870B2 (en) Semiconductor device packaging assembly, lead frame strip and unit lead frame with molding compound channels
CN210123730U (zh) 半导体封装组件
JP4537774B2 (ja) リードフレームの製造方法
CN110718512A (zh) 包括滚花基座凸缘的包覆成型微电子封装及其生产方法
JP3650970B2 (ja) 半導体装置の製造方法
CN104681528A (zh) 停止集成电路引线成品上树脂溢出和模具溢料的方法和设备
JPH105895A (ja) 樹脂封止型電子部品の金属支持板の製造方法
TWI689063B (zh) 半導體裝置及其製造方法
JP5025443B2 (ja) 半導体装置の製造方法および半導体装置
JP2022500859A (ja) 構成要素間の接続が改善されたエアキャビティパッケージ
CN215069938U (zh) 一种改善塑封气洞的半导体封装结构
TWI826277B (zh) 封裝方法
EP4102546A1 (en) An integrated circuit package and method to manufacture the integrated circuit package to reduce bond wire defects in the integrated circuit package
CN116964732A (zh) 用于半导体功率模块的金属衬底结构和制造用于半导体功率模块的金属衬底结构的方法以及半导体功率模块
CN114975334A (zh) 四方扁平无引线（qfn）制造工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200121

WD01 Invention patent application deemed withdrawn after publication