CN110718175A - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN110718175A CN110718175A CN201910536099.XA CN201910536099A CN110718175A CN 110718175 A CN110718175 A CN 110718175A CN 201910536099 A CN201910536099 A CN 201910536099A CN 110718175 A CN110718175 A CN 110718175A
- Authority
- CN
- China
- Prior art keywords
- gate
- pad
- electrode
- stage
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002161 passivation Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 description 15
- 230000007547 defect Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 5
- 101100203530 Caenorhabditis elegans stn-1 gene Proteins 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 101001045744 Sus scrofa Hepatocyte nuclear factor 1-beta Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Abstract
提供了一种显示装置。所述显示装置包括:显示面板,包括布置在其中的多个像素;多条栅极线,设置在显示面板中以将栅极信号传输到像素;以及栅极驱动器,设置在显示面板中,包括产生栅极信号并将栅极信号输出到栅极线的多个级。级中的第一级通过栅极垫与栅极线中的第一栅极线和第二栅极线连接,栅极垫包括第一栅极垫、第二栅极垫和第三栅极垫,并且第一栅极垫、第二栅极垫和第三栅极垫通过栅极垫连接构件彼此连接。
Description
本申请要求于2018年7月13日提交的第10-2018-0081630号韩国专利申请的优先权和权益,该韩国专利申请出于所有目的通过引用包含于此,如同在此充分阐述的一样。
技术领域
发明的示例性实施例总体上涉及显示装置和该显示装置的制造方法。
背景技术
诸如液晶显示器(LCD)和有机发光二极管(OLED)显示器的显示装置包括其上显示图像的显示面板和用于驱动显示面板的诸如栅极驱动器和数据驱动器的驱动器。驱动器可以形成为单独的芯片并且可以电连接到显示面板。近年来,已经开发了将栅极驱动器集成在显示面板中而不使用芯片的技术。
栅极驱动器包括用作开关元件的晶体管和用作电容存储元件的电容器。当栅极驱动器集成到显示面板中时,栅极驱动器可以布置在显示面板的外围区域(即,其上显示图像的显示区域的外部的非显示区域)中。
这种栅极驱动器包括用于产生并输出栅极信号的级。
在高清晰度显示装置的情况下,用于传输栅极信号的栅极线的数量增加,并且多条栅极线会连接到一个级。在这种情况下,当检测栅极线的缺陷时,会发生检测不到栅极线的缺陷的现象。
该背景技术部分中公开的以上信息仅用于对发明构思的背景的理解,因此,它可能包含不构成现有技术的信息。
发明内容
发明的示例性实施例提供了一种包括栅极驱动器的显示装置,该栅极驱动器能够有助于栅极线的缺陷检测。
发明构思的附加特征将在下面的描述中被阐述,并且部分地将通过该描述而明显,或者可以通过发明构思的实践而获知。
发明的示例性实施例提供了一种显示装置,所述显示装置包括:显示面板,包括布置在其中的多个像素;多条栅极线,设置在显示面板中以将栅极信号传输到像素;以及栅极驱动器,设置在显示面板中,并且包括产生栅极信号并将栅极信号输出到栅极线的多个级。级中的第一级通过栅极垫与栅极线中的第一栅极线和第二栅极线连接,栅极垫包括第一栅极垫、第二栅极垫和第三栅极垫,并且第一栅极垫、第二栅极垫和第三栅极垫通过栅极垫连接构件彼此连接。
显示装置还可以包括:基底,包括设置在其上的栅极垫、第一栅极线和第二栅极线;栅极绝缘层,设置在基底、栅极垫、第一栅极线和第二栅极线上;级连接线,设置在栅极绝缘层上,并且与第一级连接;以及钝化层,设置在栅极绝缘层和级连接线上,栅极垫连接构件可以设置在钝化层上。
显示装置还可以包括设置在钝化层上以使第三栅极垫和级连接线连接的级连接构件。
第一栅极垫可以与第一栅极线连接,第二栅极垫可以与第二栅极线连接,并且第三栅极垫可以包括与级连接线连接的栅极垫延伸部。
钝化层可以包括垫第一开口、垫第二开口、级第一开口和级第二开口,垫第一开口可以与第一栅极垫和第二栅极垫叠置,垫第二开口可以与第三栅极垫叠置,级第一开口可以与栅极垫延伸部叠置,并且级第二开口可以与级连接线叠置。
栅极垫连接构件可以通过垫第一开口和垫第二开口使第一栅极垫和第三栅极垫连接,可以通过垫第一开口和垫第二开口使第二栅极垫和第三栅极垫连接,并且可以通过垫第一开口使第一栅极垫和第二栅极垫连接。
级连接构件可以通过级第一开口和级第二开口使栅极垫延伸部和级连接线连接。
一个像素可以包括:栅电极,设置在基底与栅极绝缘层之间;半导体层,设置在栅极绝缘层上;源电极和漏电极,设置在栅极绝缘层和半导体层与钝化层之间,源电极和漏电极彼此分开;以及像素电极,设置在钝化层上,并且与漏电极连接。
栅极垫和栅电极可以包括相同的材料,级连接线、源电极和漏电极可以包括相同的材料,并且像素电极、栅极垫连接构件和级连接构件可以包括相同的材料。
显示装置还可以包括设置在显示面板中以将数据信号传输到像素的多条数据线,像素可以以多个行和多个列的形式进行设置,并且一个像素可以包括连接到一条栅极线和一条数据线的像素晶体管以及与像素晶体管连接的像素电极。
在列方向上彼此相邻的像素的像素晶体管可以连接到同一数据线。
在列方向上彼此相邻的像素的像素晶体管可以连接到不同的数据线。
像素电极可以包括彼此分开的第一子像素电极和第二子像素电极,像素晶体管可以包括与第一子像素电极连接的第一像素晶体管和与第二子像素电极连接的第二像素晶体管,第一像素晶体管和第二像素晶体管可以与不同的数据线连接。
在列方向上彼此相邻的像素的像素晶体管可以每两个像素连接到不同的数据线。
发明的另一示例性实施例提供了一种显示装置的制造方法,所述显示装置包括:显示面板,包括布置在其中的多个像素;多条栅极线,设置在显示面板中以将栅极信号传输到像素;以及栅极驱动器,设置在显示面板中,包括产生栅极信号并将栅极信号输出到栅极线的多个级,并且级中的第一级通过栅极垫与栅极线中的第一栅极线和第二栅极线连接,所述方法包括以下步骤:在基底上形成包括第一栅极垫、第二栅极垫和第三栅极垫的栅极垫以及栅极线;在栅极垫和栅极线上形成栅极绝缘层;在栅极绝缘层上形成半导体层;在栅极绝缘层和半导体层上形成源电极和漏电极,源电极和漏电极彼此分开;对栅极线的第一栅极线和第二栅极线执行缺陷检测;以及使第一栅极垫、第二栅极垫和第三栅极垫连接。
第一栅极垫可以与第一栅极线连接,第二栅极垫可以与第二栅极线连接,并且可以通过第一栅极垫和第二栅极垫对第一栅极线和第二栅极线执行缺陷检测。
使第一栅极垫、第二栅极垫和第三栅极垫连接的步骤可以包括:在栅极绝缘层、源电极和漏电极上形成钝化层;以及在钝化层上形成像素电极和栅极垫连接构件。
形成源电极和漏电极的步骤可以包括形成设置在栅极绝缘层上的级连接线以与第一级连接。
形成像素电极和栅极垫连接构件的步骤可以包括在钝化层上形成级连接构件以使第三栅极垫和级连接线连接。
将理解的是,前面的总体描述和下面的详细描述都是示例性的和解释性的,并且旨在提供对如所要求的发明的进一步解释。
附图说明
附图示出了发明的示例性实施例,并且与描述一起用于解释发明构思,其中,附图被包括以提供对发明的进一步理解,并且附图包含在本说明书中并构成本说明书的一部分。
图1示意性地示出了根据发明的示例性实施例的显示装置。
图2是示出图1的栅极驱动器和输入到栅极驱动器的信号以及从栅极驱动器输出的信号的框图。
图3示出了根据发明的示例性实施例的栅极驱动器的级的示例。
图4是示意性地示出在图1的显示装置中一个级与两条栅极线连接的结构的放大图。
图5示意性地示出了沿图4的线V-V'截取的剖面的示例。
图6示意性地示出了根据图1的示例性实施例的显示装置的像素布置的示例。
图7示意性地示出了根据图1的示例性实施例的显示装置的像素的剖面的示例。
图8示意性地示出了根据发明的示例性实施例的显示装置的制造工艺中的检测栅极线的步骤的示例。
图9、图10和图11分别示意性地示出了根据发明的示例性实施例的显示装置的像素布置的示例。
具体实施方式
在下面的描述中,出于解释的目的,阐述了许多具体细节,以提供对发明的各种示例性实施例的彻底的理解。如这里使用的“实施例”是采用这里公开的一个或更多个发明构思的装置或方法的非限制性示例。然而,明显的是,可以在没有这些具体细节或者具有一个或更多个等同布置的情况下来实践各种示例性实施例。在其它情况下,以框图形式示出了公知的结构和装置,以避免使各种示例性实施例不必要地模糊。此外,各种示例性实施例可以是不同的,但不必是排它性的。例如,在不脱离发明构思的情况下,示例性实施例的具体形状、构造和特性可以在另一示例性实施例中使用或实现。
除非另有说明,否则示出的示例性实施例将被理解为提供可以在实践中实现发明构思的一些方式的不同细节的示例性特征。因此,除非另有说明,否则在不脱离发明构思的情况下可以对各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中单独地或统一地称作“元件”)进行另外组合、分离、互换和/或重新布置。
通常提供附图中的交叉影线和/或阴影的使用来使相邻元件之间的边界清晰。如此,除非说明,否则交叉影线或阴影的存在与否都不传达或表示对元件的特定材料、材料性质、尺寸、比例、示出的元件之间的共性和/或任何其它特性、属性、性质等的任何偏好或需求。此外,在附图中,出于清楚和/或描述的目的,可以夸大元件的尺寸和相对尺寸。当可以不同地实施示例性实施例时,可以与所描述的顺序不同地执行特定的工艺顺序。例如,可以基本上同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。此外,同样的附图标记表示同样的元件。
当元件或层被称作“在”另一元件或层“上”、“连接到”或者“结合到”另一元件或层时,该元件或层可以直接在所述另一元件或层上、直接连接到或者直接结合到所述另一元件或层,或者可以存在中间元件或中间层。然而,当元件或层被称作“直接在”另一元件或层“上”、“直接连接到”或者“直接结合到”另一元件或层时,不存在中间元件或中间层。为此,术语“连接”可以指具有或不具有中间元件的物理连接、电连接和/或流体连接。此外,D1轴、D2轴和D3轴不限于直角坐标系的三个轴(诸如x轴、y轴和z轴),并且可以以更广泛的意义来解释。例如,D1轴、D2轴和D3轴可以彼此垂直,或者可以表示彼此不垂直的不同方向。出于本公开的目的,“X、Y和Z中的至少一个(者/种)”和“从由X、Y和Z构成的组中选择的至少一个(者/种)”可以被解释为仅X、仅Y、仅Z或者X、Y和Z中的两个(者/种)或更多个(者/种)的任何组合,诸如以XYZ、XYY、YZ和ZZ为例。如这里使用的,术语“和/或”包括一个或更多个相关所列项的任何组合和所有组合。
虽然这里可以使用术语“第一”、“第二”等来描述各种类型的元件,但是这些元件不应该受这些术语限制。这些术语用来将一个元件与另一元件区分开。因此,在不脱离公开的教导的情况下,可以将下面讨论的第一元件命名为第二元件。
出于描述的目的,在这里可以使用诸如“在……下面”、“在……下方”、“在……之下”、“下面的”、“在……上方”、“上面的”、“在……之上”、“较高的”和“侧”(例如,如在“侧壁”中)等的空间相对术语,从而来描述如附图中示出的一个元件与另一(另一些)元件的关系。除了包括附图中描绘的方位之外,空间相对术语还意在包括设备在使用、操作和/或制造中的不同方位。例如,如果附图中的设备被翻转,则被描述为“在”其它元件或特征“下方”或“下面”的元件随后将被定位为“在”所述其它元件或特征“上方”。因此,示例性术语“在……下方”可以包括上方和下方两种方位。此外,设备可被另外定位(例如,旋转90度或者在其它方位处),如此相应地解释这里使用的空间相对描述语。
这里使用的术语是出于描述特定实施例的目的,而不意图成为限制。如这里所使用的,除非上下文另外清楚地指出,否则单数形式的“一个(种/者)”和“所述(该)”也意图包括复数形式。此外,当在本说明书中使用术语“包含”和/或“包括”以及它们的变型时,说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组,但是不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。还注意的是,如这里所使用的,术语“基本上”、“约(大约)”和其它类似术语用作近似术语而不是用作程度术语,并且如此用于解释本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。
这里参照作为理想化的示例性实施例和/或中间结构的示意图的剖视图和/或分解图来描述各种示例性实施例。如此,将预料到由例如制造技术和/或公差引起的图示的形状的变化。因此,这里公开的示例性实施例应不必被解释为局限于区域的具体示出的形状,而是将包括由例如制造导致的形状的偏差。以这样的方式,附图中示出的区域本质上可以是示意性的,这些区域的形状可不反映装置的区域的实际形状,如此,不必意图成为限制。
除非另有定义,否则这里所使用的所有术语(包括技术术语和科学术语)具有与本公开作为其一部分的领域的普通技术人员所通常理解的含义相同的含义。除非这里如此清楚地定义,否则术语(诸如通用字典中定义的术语)应该被解释为具有与其在相关领域的上下文中的含义一致的含义,并且不应该以理想化或过于形式化的含义来解释。
图1示意性地示出了根据发明的示例性实施例的显示装置。
参照图1,显示装置包括显示面板300、数据驱动器460、栅极驱动器500、信号控制器600等。
显示面板300包括用于显示图像的显示区域DA和设置在显示区域DA周围的非显示区域NDA。在显示面板300中,用于从外部接收信号并显示图像的各种元件和布线形成在例如基底上。
用于显示图像的像素PX以及用于将信号施加到像素PX的数据线D1至Dm和栅极线G1至G2n设置在显示区域DA中。栅极线G1至G2n和数据线D1至Dm可以彼此绝缘并彼此交叉。
每个像素PX包括晶体管、液晶电容器和存储电容器。晶体管的控制电极可以与栅极线连接,晶体管的第一电极(或输入端子)可以与数据线连接,晶体管的第二电极(或输出端子)可以与存储电容器的第一电极和液晶电容器的第一电极连接。液晶电容器的第二电极可以与共电极连接以接收共电压,存储电容器的第二电极可以接收存储电压。
根据示例性实施例的显示装置可以是发光显示装置。在这种情况下,像素PX包括至少两个晶体管(包括开关晶体管和驱动晶体管)、至少一个存储电容器和发光元件(发光二极管),并且还可以包括至少一个补偿晶体管。
用于将栅极信号施加到栅极线G1至G2n的栅极驱动器500设置在非显示区域NDA中。栅极驱动器500可以集成在非显示区域NDA中。显示区域DA的数据线D1至Dm可以从数据驱动器460接收数据信号(即,施加到像素PX的数据电压),数据驱动器460可以是安装在附着到显示面板300的柔性印刷电路板(FPCB)450上的集成电路(IC)芯片。
栅极驱动器500和数据驱动器460被信号控制器600控制。印刷电路板(PCB)400可以设置在FPCB 450的外部,以将信号从信号控制器600传输到数据驱动器460和栅极驱动器500。将要从信号控制器600供应到栅极驱动器500的信号通过设置在显示面板300中的驱动器控制信号线DCL传输到栅极驱动器500。将要通过驱动器控制信号线DCL从信号控制器600供应到栅极驱动器500的信号可以包括诸如竖直起始信号和时钟信号的信号以及用于供应特定电平的低电压的信号。一些信号可以从另一装置而不是从信号控制器600来供应。
例如,驱动器控制信号线DCL可以与靠近栅极驱动器500的PFCB 450连接,并且可以在栅极驱动器500延伸所沿的方向上延伸。例如,驱动器控制信号线DCL可以在非显示区域NDA中与栅极驱动器500平行地延伸。尽管驱动器控制信号线DCL在图1中被示为一条线以避免附图复杂化,但是驱动器控制信号线DCL可以包括多条驱动器控制信号线,驱动器控制信号线的数量与传输到栅极驱动器500的信号的类型对应,或者可以包括更多或更少的驱动器控制信号线。驱动器控制信号线DCL可以与栅极驱动器500平行地设置在比栅极驱动器500相对于显示区域DA更外部的部分处,但是发明构思不限于此。例如,一些驱动器控制信号线可以设置在栅极驱动器500与显示区域DA之间,一些驱动器控制信号线可以设置为穿过栅极驱动器500。
栅极驱动器500通过驱动器控制信号线DCL接收与竖直起始信号、时钟信号和栅极截止电压对应的低电压,以产生栅极信号(栅极导通电压和栅极截止电压),并且将栅极信号施加到栅极线G1至G2n。栅极驱动器500包括用于使用这些信号来产生并输出栅极信号的级ST1至STn。级ST1至STn中的一个级连接到栅极线G1至G2n中的两条栅极线。因此,每个级将栅极信号输出到两条栅极线。尽管在本示例性实施例中描述了两条栅极线连接到一个级,但是发明构思不限于此,三条或更多条栅极线可以连接到一个级。
栅极驱动器500可以设置在显示区域DA的左侧和/或右侧处,并且可以设置在显示区域DA的上侧和/或下侧处。当栅极驱动器500设置在显示面板300的左侧和右侧处时,设置在显示面板300的左侧处的栅极驱动器500可以包括奇数级ST1、ST3、......,设置在显示面板300的右侧处的栅极驱动器500可以包括偶数级ST2、ST4、......,反之亦然。然而,尽管栅极驱动器500设置在显示面板300的左侧和右侧处,但是每个栅极驱动器500可以包括所有的级ST1至STn。
每个级包括晶体管和至少一个电容器。每个级可以是大致矩形的,并且所有的级ST1至STn可以具有彼此基本上相同的尺寸(面积)。换言之,其中形成有构成每个级的晶体管和电容器的区域的尺寸可以在显示面板300中的级ST1至STn之间是相同的,并且这样的区域可以是大致矩形的。例如,设置在第一级ST1与第n级STn之间的级ST2、ST3、......、STn-1可以分别设置在基本相同的矩形区域中。因此,每个级在图1中被示为具有相同的面积和形状的矩形块。
图2是示出图1的栅极驱动器和输入到栅极驱动器的信号以及从栅极驱动器输出的信号的框图。
参照图2,栅极驱动器500包括移位寄存器,移位寄存器包括彼此依赖地连接的级ST1至STn。第一级ST1至第n级STn中的每个级与第一栅极线G1至第2n栅极线G2n中的两条栅极线连接。例如,第一级ST1与第一栅极线G1和第二栅极线G2连接,第二级ST2与第三栅极线G3和第四栅极线G4连接。在级ST1至STn的情况下,第一级ST1至第n级STn可以将n个栅极信号顺序地输出到栅极线G1至G2n,或者第n级STn至第一级ST1可以顺序地输出栅极信号。
每个级包括第一时钟端子CT1、第一输入端子IN1、第二输入端子IN2、第三输入端子IN3、第一电压端子VT1、第二电压端子VT2、第一输出端子OT1和第二输出端子OT2。
第一时钟端子CT1可以接收第一时钟信号CK或通过使第一时钟信号CK的相位反相而获得的第二时钟信号CKB。例如,奇数级ST1、ST3......中的每个级的第一时钟端子CT1可以接收第一时钟信号CK,偶数级ST2、ST4......中的每个级的第一时钟端子CT1可以接收第二时钟信号CKB。第一时钟信号CK和第二时钟信号CKB可以通过使用高信号和低信号的组合来产生,并且第一时钟信号CK和第二时钟信号CKB的占空比可以为50%。这些时钟信号CK和CKB可以通过驱动器控制信号线DCL的第一时钟信号线CL1和第二时钟信号线CL2来传输。
第一输入端子IN1可以连接到前一级的第二输出端子OT2以接收进位信号。由于前一级不存在,因此第一级ST1可以通过第一输入端子IN1接收竖直起始信号STV。
第二输入端子IN2可以连接到后一级的第二输出端子OT2以接收进位信号。作为最后一级的第n级没有后一级,因此可以通过第二输入端子IN2接收竖直起始信号STV。第三输入端子IN3可以连接到下一级的下一级(next stage but one)的第二输出端子OT2,以接收进位信号。
与示出的示例性实施例不同,栅极驱动器500还可以包括两个虚设级(未示出),以使第n-1级STn-1和第n级STn从后一级和下一级的下一级接收进位信号。与级ST1至STn不同,虚设级用于产生并输出虚设栅极电压。具体地,当从级ST1至STn输出的栅极信号通过栅极线G1至G2n传输时,数据电压被施加到像素以显示图像。然而,虚设级可以不连接到栅极线,或者可以连接到不通过其显示图像的虚设像素的栅极线。
第一电压端子VT1可以接收第一低电压VSS1。第一低电压VSS1具有可以与栅极信号的放电电平对应的第一低电平。例如,第一低电平可以为约-6V。
第二电压端子VT2可以接收具有比第一低电平低的第二低电平的第二低电压VSS2。第二低电平与包括在级中的第一节点Q(见图3)的放电电平对应。例如,第二低电平可以为约-10V。
第一输出端子OT1电连接到对应的栅极线(例如,第一栅极线G1和第二栅极线G2)以输出栅极信号。第一级ST1至第n级STn的第一输出端子OT1分别输出第一栅极信号GO1至第n栅极信号GOn。例如,第一级ST1的第一输出端子OT1电连接到第一栅极线G1和第二栅极线G2以输出第一栅极信号GO1,第二级ST2的第一输出端子OT1电连接到第三栅极线G3和第四栅极线G4以输出第二栅极信号GO2。首先输出第一栅极信号GO1,然后输出第二栅极信号GO2。然后,可以顺序地输出第三栅极信号GO3至第n栅极信号GOn。
第二输出端子OT2可以输出进位信号。第n-1级STn-1的第二输出端子OT2可以与第n级STn的第一输入端子IN1和第n-2级STn-2的第二输入端子IN2连接。第n级STn的第二输出端子OT2可以与第n-1级STn-1的第二输入端子IN2和第n-2级STn-2的第三输入端子IN3连接。
已经参照图2描述了栅极驱动器500的级ST1至STn的连接结构。在下文中,将参照图3更详细地描述连接到两条栅极线的一个级的结构。
图3示出了根据发明的示例性实施例的栅极驱动器的级的示例。
参照图3,根据示例性实施例的级STi包括输入部分511、上拉驱动器512、进位信号产生器513、输出部分514和下拉驱动器515。
输入部分511包括第四晶体管T4。第四晶体管T4的第一电极和控制电极共同连接(二极管连接)到第一输入端子IN1,第四晶体管T4的第二电极与第一节点Q连接。输入部分511用于通过第一输入端子IN1将前一级的进位信号CR传输到第一节点Q。输入部分511也可以称作缓冲单元。
上拉驱动器512包括第七晶体管T7和第十二晶体管T12。第十二晶体管T12的控制电极和第一电极共同连接,以通过第一时钟端子CT1接收第一时钟信号CK或第二时钟信号CKB,第十二晶体管T12的第二电极与第七晶体管T7的控制电极和下拉驱动器515连接。第七晶体管T7的第一电极与第一时钟端子CT1连接,第七晶体管T7的第二电极与第二节点Q'和下拉驱动器515连接,第七晶体管T7的控制电极与第十二晶体管T12的第二电极和下拉驱动器515连接。寄生电容器可以分别形成在第七晶体管T7的第一电极与控制电极之间以及第七晶体管T7的控制电极与第二电极之间。当将高信号施加到第一时钟端子CT1时,高信号被传输到第七晶体管T7的控制电极和下拉驱动器515。传输到第七晶体管T7的高信号导通第七晶体管T7。结果,从第一时钟端子CT1施加的高信号被施加到第二节点Q'。第二节点Q'的信号可以是反相器信号IVT,并且可以通过第三输出端子(未示出)传输到后一级。同时,前一级的反相器信号IVT可能需要输出控制信号。
进位信号产生器513包括第十五晶体管T15。第一时钟端子CT1连接到第十五晶体管T15的第一电极,以将第一时钟信号CK或第二时钟信号CKB输入到第十五晶体管T15的第一电极中,第十五晶体管T15的控制电极与作为输入部分511的输出的第一节点Q连接,第十五晶体管T15的第二电极与输出进位信号CR的第二输出端子OT2连接。寄生电容器可以形成在第十五晶体管T15的控制电极与第二电极之间。第十五晶体管T15的第二电极连接到下拉驱动器515和第二输出端子OT2以接收第二低电压VSS2。结果,电压在进位信号CR低时具有第二低电压VSS2。
输出部分514包括第一晶体管T1和第一电容器C1。第一晶体管T1的控制电极与第一节点Q连接,第一晶体管T1的第一电极通过第一时钟端子CT1接收第一时钟信号CK或第二时钟信号CKB,第一晶体管T1的第二电极与输出栅极信号GO的第一输出端子OT1连接。第一电容器C1可以形成在第一晶体管T1的控制电极与第二电极之间,以用于存储第一节点Q的电压。输出部分514根据第一节点Q处的电压以及时钟信号CK和CKB而输出栅极信号GO。例如,在级STi中,在处于通过在-1H时段期间将前一级的进位信号CR施加到第一节点Q而在第一电容器C1中存储高电压(预充电)的状态下,在0H时段期间,时钟信号通过第一时钟端子CT1从低变为高。第一晶体管T1的第二电极还与下拉驱动器515连接,以接收第一低电压VSS1。结果,栅极信号GO的栅极截止电压具有第一低电压VSS1。
用于通过去除存在于级STi上的电荷来平稳地输出栅极截止电压和进位信号CR的低电压的下拉驱动器515用于降低第一节点Q的电位、第二节点Q'(反相器信号)的电位、作为进位信号CR输出的电压以及输出到栅极线的电压。下拉驱动器515将第一输出端子OT1的电压降低到第一低电压VSS1,并将第一节点Q的电压、第二节点Q'的电压和第二输出端子OT2的电压降低到比第一低电压VSS1低的第二低电压VSS2。结果,尽管栅极导通电压和进位信号CR高时的电压可以是相同的电压,但是栅极截止电压和进位信号CR低时的电压可以是不同的电压。下拉驱动器515可以包括第二晶体管T2、第三晶体管T3、第五晶体管T5、第六晶体管T6、第八晶体管T8、第九晶体管T9、第十晶体管T10、第十一晶体管T11、第十三晶体管T13、第十六晶体管T16和第十七晶体管T17。
首先,将描述用于下拉第一节点Q的晶体管。用于下拉第一节点Q的晶体管包括第六晶体管T6、第九晶体管T9、第十晶体管T10和第十六晶体管T16。
第六晶体管T6的控制电极与第三输入端子IN3连接,以接收下一级的下一级的进位信号CR,第六晶体管T6的第二电极与第二电压端子VT2连接,以接收第二低电压VSS2,第六晶体管T6的第一电极与第一节点Q连接。第六晶体管T6根据从下一级的下一级施加的进位信号CR而导通,以用于将第一节点Q的电压降低到第二低电压VSS2。
第九晶体管T9和第十六晶体管T16一起操作以下拉第一节点Q。第九晶体管T9的控制电极与第二输入端子IN2连接,以接收后一级的进位信号CR,第九晶体管T9的第二电极与第十六晶体管T16的第一电极和控制电极连接。第十六晶体管T16的控制电极和第一电极共同连接(二极管连接)到第九晶体管T9的第二电极,第十六晶体管T16的第二电极与第二电压端子VT2连接以接收第二低电压VSS2。第九晶体管T9和第十六晶体管T16根据从后一级施加的进位信号CR而导通,以用于将第一节点Q的电压降低到第二低电压VSS2。
第十晶体管T10的第一电极与第一节点Q连接,第十晶体管T10的第二电极与第二电压端子VT2连接以接收第二低电压VSS2,第十晶体管T10的控制电极与第二节点Q'连接以接收当前级的反相器信号IVT。因此,第十晶体管T10用于在第二节点Q'的反相器信号IVT具有高电压的通常区段中连续地将第一节点Q的电压降低到第二低电压VSS2,但仅当第二节点Q'的电压低时才停止降低第一节点Q的电压。当第一节点Q的电压未降低时,对应的级STi输出栅极导通电压和进位信号CR。第十晶体管T10用于将第一节点Q的电压保持并稳定在第二低电压VSS2,并且可以称作保持晶体管。
现在将描述下拉驱动器515中的用于下拉第二节点Q'(反相器信号)的晶体管。用于下拉第二节点Q'的晶体管包括第五晶体管T5、第八晶体管T8和第十三晶体管T13。
第五晶体管T5的控制电极与第一输入端子IN1连接,第五晶体管T5的第一电极与第二节点Q'连接,第五晶体管T5的第二电极与第二电压端子VT2连接。第五晶体管T5用于根据前一级的进位信号CR将第二节点Q'的电压降低到第二低电压VSS2。
第八晶体管T8具有连接到第二输出端子OT2的控制电极、与第二节点Q'连接的第一电极以及连接到第一电压端子VT1的第二电极。第八晶体管T8用于根据当前级STi的进位信号CR将第二节点Q'的电压降低到第一低电压VSS1。
第十三晶体管T13具有连接到第二输出端子OT2的控制电极、连接到上拉驱动器512的第十二晶体管T12的第二电极的第一电极以及连接到第一电压端子VT1的第二电极。第十三晶体管T13用于将上拉驱动器512的内部电位降低到第一低电压VSS1,并且将连接到上拉驱动器512的第二节点Q'的电压降低到第一低电压VSS1。
现在将描述下拉驱动器515中的用于降低作为进位信号CR输出的电压的晶体管。这种晶体管包括第十一晶体管T11和第十七晶体管T17。
第十一晶体管T11具有与第二节点Q'连接的控制电极、与第二输出端子OT2连接的第一电极以及与第二电压端子VT2连接的第二电极。当第二节点Q'的电压高时,第十一晶体管T11将第二输出端子OT2的电压降低到第二低电压VSS2。结果,进位信号CR变为低电平。第十一晶体管T11用于将第二输出端子OT2的电压保持为第二低电压VSS2,并且可以称作保持晶体管。
第十七晶体管T17具有连接到第二输入端子IN2的控制电极、连接到第二输出端子OT2的第一电极以及连接到第二电压端子VT2的第二电极。第十七晶体管T17用于根据后一级的进位信号CR将第二输出端子OT2的电压降低到第二低电压VSS2。第十七晶体管T17形成为基于后一级的进位信号CR进行操作,以辅助第十一晶体管T11的操作。
在下拉驱动器515中,第二晶体管T2和第三晶体管T3用于降低输出到栅极线的电压。
第二晶体管T2具有连接到第二输入端子IN2的控制电极、与第一输出端子OT1连接的第一电极以及与第一电压端子VT1连接的第二电极。第二晶体管T2用于在施加后一级的进位信号CR时,将栅极信号GO降低到第一低电压VSS1。
第三晶体管T3具有连接到第二节点Q'的控制电极、连接到第一输出端子OT1的第一电极以及连接到第一电压端子VT1的第二电极。第三晶体管T3用于在第二节点Q'的电压高时将栅极信号GO保持为第一低电压VSS1,并且可以称作保持晶体管。
在下拉驱动器515中,第三晶体管T3、第十晶体管T10和第十一晶体管T11是用于稳定输出端子OT1和OT2以及第一节点Q的电压的保持晶体管,以确保驱动可靠性。
在下文中,将参照图4和图5详细地描述两条栅极线连接到一个级的结构。
图4是示意性地示出在图1的显示装置中一个级与两条栅极线连接的结构的放大图。图5示意性地示出了沿图4的线V-V'截取的剖面的示例。在图4中,示出了级ST1与栅极线G1和G2之间的连接结构。在下文中,将级ST1称作第一级ST1,将栅极线G1和G2分别称作第一栅极线G1和第二栅极线G2。
参照图4和图5,第一级ST1通过栅极垫(“pad”,或称为焊盘)129与第一栅极线G1和第二栅极线G2连接。
栅极垫129包括彼此分开的第一栅极垫129a、第二栅极垫129b和第三栅极垫129c。第一栅极垫129a与第一栅极线G1连接,第二栅极垫129b与第二栅极线G2连接。第三栅极垫129c包括在朝向第一级ST1的方向上延伸的栅极垫延伸部128。
第一栅极垫129a、第二栅极垫129b和第三栅极垫129c通过栅极垫连接构件195彼此连接。栅极垫延伸部128通过级连接构件197与连接到第一级ST1的级连接线178连接。
第一栅极垫129a、第三栅极垫129c和第一栅极线G1设置在基底110上。虽然在剖面中未示出,但是第二栅极垫129b和第二栅极线G2也设置在基底110上。换言之,第一栅极线G1、第二栅极线G2、第一栅极垫129a、第二栅极垫129b和第三栅极垫129c可以包括相同的材料,并且可以通过使用同一工艺形成。
栅极绝缘层140设置在第一栅极垫129a和第三栅极垫129c上,级连接线178设置在栅极绝缘层140上。钝化层180设置在级连接线178和栅极绝缘层140上,并且栅极垫连接构件195和级连接构件197设置在钝化层180上。
垫第一开口186、垫第二开口187、级第一开口188和级第二开口189设置在钝化层180中。垫第一开口186与第一栅极垫129a和第二栅极垫129b叠置,垫第二开口187与第三栅极垫129c叠置。例如,垫第二开口187可以与第三栅极垫129c的除了栅极垫延伸部128之外的部分叠置。级第一开口188与栅极垫延伸部128叠置,级第二开口189与级连接线178叠置。
栅极垫连接构件195通过垫第一开口186和垫第二开口187使第一栅极垫129a和第三栅极垫129c连接。栅极垫连接构件195还通过垫第一开口186和垫第二开口187使第二栅极垫129b和第三栅极垫129c连接。另外,栅极垫连接构件195通过垫第一开口186使第一栅极垫129a和第二栅极垫129b连接。结果,第一栅极垫129a、第二栅极垫129b和第三栅极垫129c通过栅极垫连接构件195彼此连接。
级连接构件197通过级第一开口188和级第二开口189使栅极垫延伸部128和级连接线178连接。
因此,第一级ST1通过栅极垫129与第一栅极线G1和第二栅极线G2连接。
在下文中,将参照图6和图7描述设置在图1的显示装置中的显示区域DA中的像素PX的布置。
图6示意性地示出了根据图1的示例性实施例的显示装置的像素布置的示例。图7示意性地示出了根据图1的示例性实施例的显示装置的像素的剖面的示例。
参照图6和图7,栅极线G1和G2在水平方向上延伸,数据线D1和D2在竖直方向上延伸以与栅极线G1和G2交叉。
每个像素包括与一条栅极线和一条数据线连接的像素晶体管Tp以及与像素晶体管Tp连接的像素电极PE。在像素设置在附图中的第一列第一行处的情况下,像素晶体管Tp与第一栅极线G1和第一数据线D1连接。在像素设置在第一列第二行处的情况下,像素晶体管Tp与第二栅极线G2和第一数据线D1连接。也就是说,在像素设置在同一列处的情况下,像素晶体管Tp连接到同一数据线。这里,像素晶体管Tp可以与包括在栅极驱动器500中的多个晶体管在同一工艺中形成。
栅电极124设置在基底110上,栅极绝缘层140设置在基底110和栅电极124上。半导体层154设置在栅极绝缘层140上以与栅电极124叠置,源电极173和漏电极175设置在半导体层154和栅极绝缘层140上。源电极173与漏电极175分开。
这里,栅电极124、源电极173、漏电极175和半导体层154构成像素晶体管Tp,像素晶体管Tp的沟道在彼此分开的源电极173与漏电极175之间设置在半导体层154上。另外,栅电极124用作像素晶体管Tp的控制电极,源电极173用作像素晶体管Tp的第一电极,漏电极175用作像素晶体管Tp的第二电极。栅电极124与栅极线连接,源电极173与数据线连接。尽管未示出,但是栅极线与栅电极124设置在同一层处,并且数据线与源电极173设置在同一层处。
钝化层180设置在源电极173、漏电极175和栅极绝缘层140上,像素电极PE设置在钝化层180上。漏极开口185设置在钝化层180中以与漏电极175叠置,像素电极PE通过漏极开口185与漏电极175连接。像素电极PE可以包括彼此交叉的竖直主干和水平主干以及与竖直主干和水平主干连接的微小分支。
这里,栅电极124可以与图4中示出的栅极垫129包括相同的材料,并且可以通过同一工艺形成。源电极173和漏电极175可以与图4中示出的级连接线178包括相同的材料,并且可以通过同一工艺形成。像素电极PE可以与图4中示出的栅极垫连接构件195和级连接构件197包括相同的材料,并且可以通过同一工艺形成。
在下文中,将参照图4至图7以及图8来描述根据发明的示例性实施例的显示装置的制造方法。
图8示意性地示出了根据发明的示例性实施例的显示装置的制造工艺中的检测栅极线的步骤的示例。
参照图8,通过第一栅极垫129a和第二栅极垫129b来检测第一栅极线G1和第二栅极线G2的缺陷。
在检测第一栅极线G1和第二栅极线G2的缺陷之前,在基底110上设置栅电极124、栅极垫129、第一栅极线G1和第二栅极线G2,然后在栅电极124、栅极垫129、第一栅极线G1、第二栅极线G2和基底110上设置栅极绝缘层140。接下来,在栅极绝缘层140上设置半导体层154,并且在栅极绝缘层140和半导体层154上设置源电极173、漏电极175、级连接线178、第一数据线D1和第二数据线D2(见图4至图7)。
随后,如上所述,通过第一栅极垫129a和第二栅极垫129b来检测第一栅极线G1和第二栅极线G2的缺陷(见图8)。
在传统情况下,在两条栅极线连接到一个级的结构中,即使在两条栅极线中的一条栅极线在检测栅极线时失败时,也会因为这两条栅极线是相连的而难以检测到缺陷。相反,在本示例性实施例中,由于通过彼此分开的第一栅极垫129a和第二栅极垫129b来检测第一栅极线G1和第二栅极线G2的缺陷,因此每条栅极线的缺陷检测是容易的。
接下来,在源电极173、漏电极175、级连接线178、第一数据线D1、第二数据线D2和栅极绝缘层140上设置钝化层180,并且在钝化层180上设置像素电极PE、栅极垫连接构件195和级连接构件197(见图4至图7)。
这里,钝化层180具有与漏电极175叠置的漏极开口185、与第一栅极垫129a和第二栅极垫129b叠置的垫第一开口186、与第三栅极垫129c叠置的垫第二开口187、与栅极垫延伸部128叠置的级第一开口188以及与级连接线178叠置的级第二开口189。
第一栅极垫129a、第二栅极垫129b和第三栅极垫129c通过栅极垫连接构件195彼此连接。
具体地,栅极垫连接构件195通过垫第一开口186和垫第二开口187使第一栅极垫129a和第三栅极垫129c连接。栅极垫连接构件195还通过垫第一开口186和垫第二开口187使第二栅极垫129b和第三栅极垫129c连接。另外,栅极垫连接构件195通过垫第一开口186使第一栅极垫129a和第二栅极垫129b连接。
级连接构件197通过级第一开口188和级第二开口189使栅极垫延伸部128和级连接线178连接。像素电极PE通过漏极开口185与漏电极175连接。
在本示例性实施例中已经描述了显示装置具有设置在同一列中的像素的像素晶体管Tp连接到同一数据线的像素的布置结构,但是发明不限于此。显示装置可以具有各种像素布置结构。这将参照图9至图11来描述。
图9至图11分别示意性地示出了根据发明的示例性实施例的显示装置的像素布置的示例。
参照图9,在根据本示例性实施例的显示装置中,设置在同一列中的像素的像素晶体管Tp连接到不同的数据线D1和D2。
栅极线G1、G2、G3和G4在水平方向上延伸,数据线D1和D2在竖直方向上延伸以与栅极线G1、G2、G3和G4交叉。每个像素包括与一条栅极线和一条数据线连接的像素晶体管Tp以及与像素晶体管Tp连接的像素电极PE。
在像素设置在附图上的第一列第一行处的情况下,像素晶体管Tp连接到第一栅极线G1和第一数据线D1。在像素设置在第一列第二行处的情况下,像素晶体管Tp连接到第二栅极线G2和第二数据线D2。在像素设置在第一列第三行处的情况下,像素晶体管Tp连接到第三栅极线G3和第一数据线D1。在像素设置在第一列第四行处的情况下,像素晶体管Tp连接到第四栅极线G4和第二数据线D2。结果,在列方向上彼此相邻的像素的像素晶体管Tp连接到不同的数据线。
参照图10,在根据本示例性实施例的显示装置中,一个像素电极PE包括两个子像素电极PE1和PE2,并且连接到两个子像素电极PE1和PE2的像素晶体管Tp1和Tp2连接到不同的数据线D1和D2。两个子像素电极PE1和PE2可以包括彼此交叉的竖直主干和水平主干以及与竖直主干和水平主干连接的微小分支。
栅极线G1、G2、G3和G4在水平方向上延伸,数据线D1和D2在竖直方向上延伸以与栅极线G1、G2、G3和G4交叉。每个像素包括包含第一子像素电极PE1和第二子像素电极PE2的像素电极PE、连接到第一子像素电极PE1的第一像素晶体管Tp1以及连接到第二子像素电极PE2的第二像素晶体管Tp2。
第一子像素电极PE1和第二子像素电极PE2彼此分开,第一像素晶体管Tp1连接到第一栅极线G1和第一数据线D1,第二像素晶体管Tp2连接到第一栅极线G1和第二数据线D2。因此,不同的电压被施加到第一子像素电极PE1和第二子像素电极PE2。例如,将比施加到第二子像素电极PE2的电压高的电压施加到第一子像素电极PE1。相反,可以将比施加到第二子像素电极PE2的电压低的电压施加到第一子像素电极PE1。
参照图11,在根据本示例性实施例的显示装置中,设置在同一列中的像素的像素晶体管Tp中的每个像素晶体管Tp每两个像素连接到不同的数据线D1和D2。
栅极线G1、G2、G3和G4在水平方向上延伸,数据线D1和D2在竖直方向上延伸以与栅极线G1、G2、G3和G4交叉。每个像素包括与一条栅极线和一条数据线连接的像素晶体管Tp以及与像素晶体管Tp连接的像素电极PE。
在像素设置在附图中的第一列第一行处的情况下,像素晶体管Tp连接到第一栅极线G1和第一数据线D1。在像素设置在第一列第二行处的情况下,像素晶体管Tp连接到第二栅极线G2和第一数据线D1。在像素设置在第一列第三行处的情况下,像素晶体管Tp连接到第三栅极线G3和第二数据线D2。在像素设置在第一列第四行处的情况下,像素晶体管Tp连接到第四栅极线G4和第二数据线D2。
结果,在列方向上彼此相邻的像素的像素晶体管Tp中的每个像素晶体管Tp每两个像素连接到不同的数据线。
根据示例性实施例,能够提供一种包括栅极驱动器的显示装置,该栅极驱动器能够有助于栅极线的缺陷检测。
虽然这里已经描述了某些示例性实施例和实施方式,但是其它实施例和修改通过该描述将是明显的。因此,发明构思不限于这样的实施例,而是受限于所附权利要求以及如对于本领域普通技术人员来说将明显的各种明显的修改和等同布置的较宽范围。
Claims (10)
1.一种显示装置,所述显示装置包括:
显示面板,包括多个像素;
多条栅极线,设置在所述显示面板中并被构造为将栅极信号传输到所述多个像素;以及
栅极驱动器,设置在所述显示面板中并包括多个级,所述多个级被构造为产生所述栅极信号并将所述栅极信号输出到所述多条栅极线,
其中:
所述多个级中的第一级通过栅极垫与所述多条栅极线中的第一栅极线和第二栅极线连接;
所述栅极垫包括第一栅极垫、第二栅极垫和第三栅极垫;并且
所述第一栅极垫、所述第二栅极垫和所述第三栅极垫通过栅极垫连接构件彼此连接。
2.根据权利要求1所述的显示装置,所述显示装置还包括:
基底,在所述基底上设置有所述栅极垫、所述第一栅极线和所述第二栅极线;
栅极绝缘层,设置在所述基底、所述栅极垫、所述第一栅极线和所述第二栅极线上;
级连接线,设置在所述栅极绝缘层上,并且与所述第一级连接;以及
钝化层,设置在所述栅极绝缘层和所述级连接线上,
其中,所述栅极垫连接构件设置在所述钝化层上。
3.根据权利要求2所述的显示装置,所述显示装置还包括设置在所述钝化层上以使所述第三栅极垫和所述级连接线连接的级连接构件。
4.根据权利要求3所述的显示装置,其中:
所述第一栅极垫与所述第一栅极线连接;
所述第二栅极垫与所述第二栅极线连接;并且
所述第三栅极垫包括与所述级连接线连接的栅极垫延伸部。
5.根据权利要求4所述的显示装置,其中:
所述钝化层包括垫第一开口、垫第二开口、级第一开口和级第二开口;
所述垫第一开口与所述第一栅极垫和所述第二栅极垫叠置;
所述垫第二开口与所述第三栅极垫叠置;
所述级第一开口与所述栅极垫延伸部叠置;并且
所述级第二开口与所述级连接线叠置。
6.根据权利要求5所述的显示装置,其中:
所述栅极垫连接构件通过所述垫第一开口和所述垫第二开口使所述第一栅极垫和所述第三栅极垫连接;
所述栅极垫连接构件通过所述垫第一开口和所述垫第二开口使所述第二栅极垫和所述第三栅极垫连接;并且
所述栅极垫连接构件通过所述垫第一开口使所述第一栅极垫和所述第二栅极垫连接。
7.根据权利要求6所述的显示装置,其中,所述级连接构件通过所述级第一开口和所述级第二开口使所述栅极垫延伸部和所述级连接线连接。
8.根据权利要求7所述的显示装置,其中,所述多个像素中的一个像素包括:
栅电极,设置在所述基底与所述栅极绝缘层之间;
半导体层,设置在所述栅极绝缘层上;
源电极和漏电极,设置在所述栅极绝缘层和所述半导体层与所述钝化层之间,所述源电极和所述漏电极彼此分开;以及
像素电极,设置在所述钝化层上,并且与所述漏电极连接。
9.根据权利要求8所述的显示装置,其中:
所述栅极垫和所述栅电极包括相同的材料;
所述级连接线、所述源电极和所述漏电极包括相同的材料;并且
所述像素电极、所述栅极垫连接构件和所述级连接构件包括相同的材料。
10.根据权利要求1所述的显示装置,所述显示装置还包括设置在所述显示面板中以将数据信号传输到所述多个像素的多条数据线,
其中:
所述多个像素以多个行和多个列的形式设置;并且
所述多个像素中的一个像素包括:像素晶体管,连接到所述多条栅极线中的一条栅极线和所述多条数据线中的一条数据线;以及像素电极,与所述像素晶体管连接。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2018-0081630 | 2018-07-13 | ||
KR1020180081630A KR102647372B1 (ko) | 2018-07-13 | 2018-07-13 | 표시 장치 및 그 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110718175A true CN110718175A (zh) | 2020-01-21 |
Family
ID=69139269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910536099.XA Pending CN110718175A (zh) | 2018-07-13 | 2019-06-20 | 显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10950154B2 (zh) |
KR (1) | KR102647372B1 (zh) |
CN (1) | CN110718175A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022022095A1 (zh) * | 2020-07-31 | 2022-02-03 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109637421A (zh) * | 2019-01-14 | 2019-04-16 | 京东方科技集团股份有限公司 | 栅极驱动电路以及显示基板 |
KR20220086764A (ko) * | 2020-12-16 | 2022-06-24 | 삼성디스플레이 주식회사 | 표시 장치 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1584719A (zh) * | 2003-08-19 | 2005-02-23 | 三星电子株式会社 | 液晶显示器 |
US20050248550A1 (en) * | 2002-12-27 | 2005-11-10 | Yasuhiro Kobayashi | Active matrix type liquid crystal display device |
JP2006338012A (ja) * | 2005-05-31 | 2006-12-14 | Lg Philips Lcd Co Ltd | 有機電界発光素子及びその製造方法 |
KR20070071522A (ko) * | 2005-12-30 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
KR20070076843A (ko) * | 2006-01-20 | 2007-07-25 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 검사 방법 |
CN101078848A (zh) * | 2006-05-25 | 2007-11-28 | 三星电子株式会社 | 液晶显示器 |
US20080165110A1 (en) * | 2007-01-05 | 2008-07-10 | Samsung Electronics Co., Ltd. | Gate driving circuit, liquid crystal display having the same, and manufacturing method for thin film transistor substrate |
CN101364391A (zh) * | 2007-08-07 | 2009-02-11 | 三星电子株式会社 | 显示装置及其驱动方法 |
US20140152629A1 (en) * | 2012-12-05 | 2014-06-05 | Lg Display Co., Ltd. | Shift register and flat panel display device including the same |
KR20160004855A (ko) * | 2014-07-04 | 2016-01-13 | 엘지디스플레이 주식회사 | 표시장치 |
CN108010494A (zh) * | 2016-10-31 | 2018-05-08 | 乐金显示有限公司 | 栅极驱动器和使用该栅极驱动器的显示装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100271038B1 (ko) | 1997-09-12 | 2000-11-01 | 구본준, 론 위라하디락사 | 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조(a method for manufacturing a shorting bar probing an electrical state and a structure of an lcd comprising the shorting bar) |
KR100911467B1 (ko) | 2002-12-31 | 2009-08-11 | 삼성전자주식회사 | 액정표시장치의 검사 장치 |
JP3909526B2 (ja) * | 2003-08-07 | 2007-04-25 | エーユー オプトロニクス コーポレイション | アクティブ・マトリックス表示装置の検査方法 |
JP2007140315A (ja) * | 2005-11-22 | 2007-06-07 | Sony Corp | 発光装置 |
KR101518325B1 (ko) | 2008-12-18 | 2015-05-11 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
JP5443144B2 (ja) * | 2009-12-09 | 2014-03-19 | 株式会社ジャパンディスプレイ | 表示装置 |
KR101719484B1 (ko) * | 2010-10-04 | 2017-03-27 | 삼성디스플레이 주식회사 | 표시 기판 및 이를 포함하는 표시 장치 |
CN104503632B (zh) * | 2015-01-26 | 2018-01-26 | 京东方科技集团股份有限公司 | 缓冲单元、触控驱动电路、显示装置及其驱动方法 |
CN105866989A (zh) | 2016-06-16 | 2016-08-17 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
-
2018
- 2018-07-13 KR KR1020180081630A patent/KR102647372B1/ko active IP Right Grant
-
2019
- 2019-03-05 US US16/292,326 patent/US10950154B2/en active Active
- 2019-06-20 CN CN201910536099.XA patent/CN110718175A/zh active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050248550A1 (en) * | 2002-12-27 | 2005-11-10 | Yasuhiro Kobayashi | Active matrix type liquid crystal display device |
CN1584719A (zh) * | 2003-08-19 | 2005-02-23 | 三星电子株式会社 | 液晶显示器 |
JP2006338012A (ja) * | 2005-05-31 | 2006-12-14 | Lg Philips Lcd Co Ltd | 有機電界発光素子及びその製造方法 |
KR20070071522A (ko) * | 2005-12-30 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
KR20070076843A (ko) * | 2006-01-20 | 2007-07-25 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 검사 방법 |
CN101078848A (zh) * | 2006-05-25 | 2007-11-28 | 三星电子株式会社 | 液晶显示器 |
US20080165110A1 (en) * | 2007-01-05 | 2008-07-10 | Samsung Electronics Co., Ltd. | Gate driving circuit, liquid crystal display having the same, and manufacturing method for thin film transistor substrate |
CN101364391A (zh) * | 2007-08-07 | 2009-02-11 | 三星电子株式会社 | 显示装置及其驱动方法 |
US20140152629A1 (en) * | 2012-12-05 | 2014-06-05 | Lg Display Co., Ltd. | Shift register and flat panel display device including the same |
KR20160004855A (ko) * | 2014-07-04 | 2016-01-13 | 엘지디스플레이 주식회사 | 표시장치 |
CN108010494A (zh) * | 2016-10-31 | 2018-05-08 | 乐金显示有限公司 | 栅极驱动器和使用该栅极驱动器的显示装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022022095A1 (zh) * | 2020-07-31 | 2022-02-03 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
CN114067713A (zh) * | 2020-07-31 | 2022-02-18 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
CN114067713B (zh) * | 2020-07-31 | 2024-01-23 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
KR102647372B1 (ko) | 2024-03-13 |
US10950154B2 (en) | 2021-03-16 |
US20200020263A1 (en) | 2020-01-16 |
KR20200008084A (ko) | 2020-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101217177B1 (ko) | 게이트 구동회로 및 이를 갖는 표시 장치 | |
KR102376490B1 (ko) | 표시 장치 | |
JP2020205430A (ja) | 半導体装置 | |
KR102005938B1 (ko) | 게이트 구동 회로 및 이를 구비한 표시 장치 | |
JP5774911B2 (ja) | 表示装置 | |
US9203395B2 (en) | Gate driver and a display device including the same | |
US8941576B2 (en) | Display panel including dual gate thin film transistor | |
US20170018245A1 (en) | Gate driving circuit and display apparatus having the same | |
KR102281237B1 (ko) | 게이트 회로, 게이트 회로의 구동방법 및 이를 이용한 표시장치 | |
KR101605391B1 (ko) | 게이트 구동 장치 및 이를 포함하는 표시 장치 | |
US8730144B2 (en) | Driving circuit for display apparatus | |
US10847093B2 (en) | Display apparatus | |
CN110718175A (zh) | 显示装置 | |
CN106328082B (zh) | 显示装置 | |
CN108022562A (zh) | 栅极驱动器和使用其的显示装置 | |
US9734785B2 (en) | Gate driving unit | |
KR101702031B1 (ko) | 표시 패널 | |
KR102314071B1 (ko) | 게이트 구동부 및 그것을 포함하는 표시 장치 | |
US9837036B2 (en) | Gate driving circuit, driving method for gate driving circuit and display panel using the same | |
CN111710294A (zh) | 级电路和具有该级电路的发射控制驱动器 | |
KR20070095585A (ko) | 게이트 구동회로 및 이를 갖는 표시 장치 | |
US20160035303A1 (en) | Display device | |
KR20150087647A (ko) | 게이트 구동회로 및 이를 포함하는 표시장치 | |
US10360865B2 (en) | Gate driving circuit having high reliability and display device including the same | |
US11710442B2 (en) | Gate driving circuit and display device including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |