CN110676263A - 有源矩阵基板和有源矩阵基板的制造方法 - Google Patents

有源矩阵基板和有源矩阵基板的制造方法 Download PDF

Info

Publication number
CN110676263A
CN110676263A CN201910584632.XA CN201910584632A CN110676263A CN 110676263 A CN110676263 A CN 110676263A CN 201910584632 A CN201910584632 A CN 201910584632A CN 110676263 A CN110676263 A CN 110676263A
Authority
CN
China
Prior art keywords
layer
source
conductive film
gate
bus lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910584632.XA
Other languages
English (en)
Other versions
CN110676263B (zh
Inventor
木本英伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN110676263A publication Critical patent/CN110676263A/zh
Application granted granted Critical
Publication of CN110676263B publication Critical patent/CN110676263B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种有源矩阵基板和有源矩阵基板的制造方法，有源矩阵基板具有薄膜晶体管，薄膜晶体管具有：栅极电极；隔着栅极绝缘层配置在栅极电极上的氧化物半导体层；以及配置在氧化物半导体层之上的源极电极和漏极电极，多个栅极总线和栅极电极由第1导电膜形成，多个源极总线各自的至少一部分、源极电极以及漏极电极具有包含由第2导电膜形成的下层和由第1透明导电膜形成的上层的层叠结构，在多个源极总线与栅极绝缘层之间配置有与氧化物半导体层由相同氧化物半导体膜形成的在第1方向上延伸的多个第1氧化物层，多个源极总线各自位于对应的第1氧化物层的上表面，多个源极总线各自的沿着第2方向的宽度比对应的1个第1氧化物层的沿着第2方向的宽度小。

Description

有源矩阵基板和有源矩阵基板的制造方法
技术领域
本发明涉及有源矩阵基板和有源矩阵基板的制造方法。
背景技术
有源矩阵型的液晶显示装置一般具备：按每个像素形成有薄膜晶体管(Thin FilmTransistor；以下也称为“TFT”)作为开关元件的基板(以下称为“有源矩阵基板”)；形成有相对电极和彩色滤光片等的相对基板；设置在有源矩阵基板与相对基板之间的液晶层；以及用于对液晶层施加电压的一对电极。
在有源矩阵型的液晶显示装置中，根据其用途，已提出并采用各种动作模式。作为动作模式，可举出TN(Twisted Nematic：扭曲向列)模式、VA(Vertical Alignment：垂直取向)模式、IPS(In-Plane-Switching：面内开光)模式、FFS(Fringe Field Switching：边缘场开光)模式等。
其中的TN模式、VA模式是通过夹着液晶层配置的一对电极对液晶分子施加电场的纵向电场方式的模式。IPS模式、FFS模式是在其中一个基板设置一对电极而对液晶分子在与基板面平行的方向(横向)上施加电场的横向电场方式的模式。在横向电场方式中，液晶分子不从基板立起，因此有与纵向电场方式相比能实现宽视角的优点。
近年来，提出了代替硅半导体而使用氧化物半导体来形成TFT的活性层。将这种TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT能比非晶硅TFT高速地动作。
例如专利文献1中公开了使用氧化物半导体TFT作为开关元件，制造FFS模式的液晶显示装置所使用的有源矩阵基板的工艺。在该制造工艺中，进行8次光刻工序(使用8张光掩模)(参照专利文献1的图6等)。这样，将需要8张光掩模的工艺称为“8张掩模工艺”。
现有技术文献
专利文献
专利文献1：国际公开第2013/073635号
发明内容
发明要解决的问题
为了提高使用了氧化物半导体TFT的有源矩阵基板的生产性，要求进一步减少制造有源矩阵基板时所需的光掩模的张数，降低制造成本。另外，要求成品率良好地制造使用了氧化物半导体TFT的有源矩阵基板的工艺。
本发明的实施方式的目的在于提供生产性优异的有源矩阵基板。另外，其目的在于提供能降低制造成本和/或能提高成品率的有源矩阵基板的制造方法。
用于解决问题的方案
本说明书公开了以下的项目记载的有源矩阵基板和有源矩阵基板的制造方法。
[项目1]一种有源矩阵基板，
具有：包含多个像素区域的显示区域；以及上述显示区域以外的非显示区域，
具备：
基板；
多个源极总线和多个栅极总线，其支撑于上述基板，上述多个源极总线在第1方向上延伸，上述多个栅极总线在与上述第1方向交叉的第2方向上延伸；以及
薄膜晶体管，其配置于上述多个像素区域中的每个像素区域，
在上述有源矩阵基板中，
上述薄膜晶体管具有：栅极电极；氧化物半导体层，其隔着栅极绝缘层配置在上述栅极电极上；以及源极电极和漏极电极，其配置在上述氧化物半导体层之上，电连接到上述氧化物半导体层，
上述多个栅极总线和上述栅极电极由第1导电膜形成，
上述多个源极总线中的每个源极总线的至少一部分、上述源极电极以及上述漏极电极具有包含由第2导电膜形成的下层和由第1透明导电膜形成的上层的层叠结构，
上述有源矩阵基板还具备：像素电极，其配置在上述多个像素区域中的每个像素区域，并且由上述第1透明导电膜形成；以及共用电极，其隔着层间绝缘层配置在上述像素电极上，并且由第2透明导电膜形成，或者还具备：像素电极，其在上述多个像素区域的每个像素区域中隔着层间绝缘层配置在上述薄膜晶体管上，由第2透明导电膜形成，
在上述多个源极总线与上述栅极绝缘层之间，配置有与上述氧化物半导体层由相同氧化物半导体膜形成的在上述第1方向上延伸的多个第1氧化物层，上述多个源极总线中的每个源极总线位于上述多个第1氧化物层中的对应的1个第1氧化物层的上表面，并且上述多个源极总线中的每个源极总线的沿着上述第2方向的宽度比上述对应的1个第1氧化物层的沿着上述第2方向的宽度小。
[项目2]一种有源矩阵基板，
具有：包含多个像素区域的显示区域；以及上述显示区域以外的非显示区域，
具备：
基板；
多个源极总线和多个栅极总线，其支撑于上述基板，上述多个源极总线在第1方向上延伸，上述多个栅极总线在与上述第1方向交叉的第2方向上延伸；以及
薄膜晶体管，其配置于上述多个像素区域中的每个像素区域，
在上述有源矩阵基板中，
上述薄膜晶体管具有：栅极电极；氧化物半导体层，其隔着栅极绝缘层配置在上述栅极电极上；以及源极电极和漏极电极，其配置在上述氧化物半导体层之上，电连接到上述氧化物半导体层，
上述多个栅极总线和上述栅极电极由第1导电膜形成，
上述多个源极总线中的每个源极总线的至少一部分、上述源极电极以及上述漏极电极具有包含由第2导电膜形成的下层和由第1透明导电膜形成的上层的层叠结构，
上述有源矩阵基板还具备：像素电极，其配置在上述多个像素区域中的每个像素区域，并且由上述第1透明导电膜形成；以及共用电极，其隔着层间绝缘层配置在上述像素电极上，并且由第2透明导电膜形成，或者还具备：像素电极，其在上述多个像素区域的每个像素区域中隔着层间绝缘层配置在上述薄膜晶体管上，由第2透明导电膜形成，
在上述多个源极总线与上述栅极绝缘层之间，配置有与上述氧化物半导体层由相同氧化物半导体膜形成的在上述第1方向上延伸的多个第1氧化物层，在上述多个源极总线中的每个源极总线中，上述下层位于上述多个第1氧化物层中的对应的1个第1氧化物层的上表面，上述上层覆盖上述下层的上表面和侧面以及上述对应的1个第1氧化物层的侧面，并且与上述栅极绝缘层接触。
[项目3]根据项目1或2所述的有源矩阵基板，
还具备配置在上述非显示区域的多个源极-栅极连接部，
上述多个源极-栅极连接部各自具有：
栅极连接部，其由上述第1导电膜形成；
源极连接部，其具有上述层叠结构；
第2氧化物层，其配置在上述源极连接部与上述栅极绝缘层之间，由上述氧化物半导体膜形成；以及
上部连接部，其由上述第2透明导电膜形成，并且将上述栅极连接部和上述源极连接部连接，
上述上部连接部在形成于上述层间绝缘层和上述栅极绝缘层的开口部内，与上述栅极连接部、上述第2氧化物层以及上述源极连接部直接接触，
在从上述基板的法线方向观看时，在上述开口部内，上述第2氧化物层的端部位于比上述源极连接部的端部靠内侧。
[项目4]根据项目3所述的有源矩阵基板，
上述上部连接部仅配置在上述开口部的内侧，与上述层间绝缘层的上表面不接触。
[项目5]根据项目1或2所述的有源矩阵基板，
上述多个源极总线中的至少1个源极总线包含：具有上述层叠结构的第1源极部分；以及包含上述上层且不包含上述下层的第2源极部分。
[项目6]根据项目5所述的有源矩阵基板，
上述第1源极部分位于上述非显示区域，上述第2源极部分位于上述显示区域。
[项目7]根据项目5所述的有源矩阵基板，
在上述多个源极总线中的每个源极总线中，上述第1源极部分在从上述基板的法线方向观看时配置在位于上述多个栅极总线中的相邻的2个栅极总线之间的区域，上述第2源极部分配置在与上述多个栅极总线交叉的区域。
[项目8]根据项目1或2所述的有源矩阵基板，
上述像素电极由上述第2透明导电膜形成，并且在形成于上述层间绝缘层的像素开口部内与上述漏极电极接触，
还具有从上述漏极电极延长的延长部，
上述漏极电极和/或上述延长部包含：具有上述层叠结构的第1漏极部分；以及包含上述上层且不包含上述下层的第2漏极部分。
[项目9]根据项目1至8中的任意一个项目的有源矩阵基板，
上述层间绝缘层是包含与上述氧化物半导体层的沟道区域接触的氧化硅层和配置在上述氧化硅层上的氮化硅层的层叠膜。
[项目10]根据项目1至9中的任意一个项目的有源矩阵基板，
上述氧化物半导体膜包含In-Ga-Zn-O系半导体。
[项目11]根据项目10的有源矩阵基板，
上述In-Ga-Zn-O系半导体包含结晶质部分。
[项目12]一种有源矩阵基板的制造方法，是项目3所述的有源矩阵基板的制造方法，
在使用第1光掩模的第1光刻工序中进行上述第1导电膜的图案化，
在使用第2光掩模的第2光刻工序中，进行上述第2导电膜的第1次图案化和上述氧化物半导体膜的图案化，
在使用第3光掩模的第3光刻工序中，进行上述第1透明导电膜的图案化和上述第2导电膜的第2次图案化，
在使用第4光掩模的第4光刻工序中，将上述第2氧化物层作为蚀刻阻挡物进行上述层间绝缘层和上述栅极绝缘层的图案化，
在使用第5光掩模的第5光刻工序中，进行上述第2透明导电膜的图案化。
[项目13]一种有源矩阵基板的制造方法，上述有源矩阵基板具有包含多个像素区域的显示区域和上述显示区域以外的非显示区域，具备：多个源极总线和多个栅极总线；薄膜晶体管和像素电极，其配置在上述多个像素区域中的每个像素区域；以及共用电极，
在上述有源矩阵基板的制造方法中，包含：
工序(a)，在上述基板上形成第1导电膜，进行上述第1导电膜的图案化，从而形成包含上述多个栅极总线和上述薄膜晶体管的栅极电极的栅极金属层，接着，形成覆盖上述栅极金属层的栅极绝缘层；
工序(b)，在上述栅极绝缘层上按顺序形成氧化物半导体膜和第2导电膜后，进行上述第2导电膜和上述氧化物半导体膜的图案化，
在形成上述薄膜晶体管的晶体管形成区域中，由上述第2导电膜形成成为上述薄膜晶体管的源极、漏极的电极层，由上述氧化物半导体膜形成成为上述薄膜晶体管的活性层的氧化物半导体层，
在形成上述多个源极总线的源极总线形成区域中，由上述第2导电膜形成具有第1宽度的多个临时源极总线，由上述氧化物半导体膜形成具有上述第1宽度的多个第1氧化物层；
工序(c)，在形成覆盖上述多个临时源极总线和上述电极层的第1透明导电膜后，进行上述第1透明导电膜、上述多个临时源极总线以及上述电极层的图案化，形成上述薄膜晶体管的源极电极和漏极电极而得到上述薄膜晶体管，并且得到上述像素电极和上述多个源极总线，其中，上述多个源极总线中的每个源极总线的至少一部分、上述源极电极以及上述漏极电极具有包含下层和上层的层叠结构，
由上述第1透明导电膜形成上述像素电极，
在上述晶体管形成区域中，由上述第1透明导电膜形成上述源极电极的上述上层、上述漏极电极的上述上层，由上述电极层形成上述源极电极的上述下层和上述漏极电极的上述下层，
在上述源极总线形成区域中，由上述第1透明导电膜形成上述多个源极总线的上述上层，由上述多个临时源极总线形成上述多个源极总线的上述下层，上述多个源极总线中的每个源极总线的上述下层具有比上述第1宽度小的第2宽度；
工序(d)，形成覆盖上述薄膜晶体管和上述多个源极总线的层间绝缘层；以及
工序(e)，在上述层间绝缘层上形成第2透明导电膜，通过上述第2透明导电膜的图案化形成上述共用电极。
[项目14]一种有源矩阵基板的制造方法，上述有源矩阵基板具有包含多个像素区域的显示区域和上述显示区域以外的非显示区域，具备：多个源极总线和多个栅极总线；以及薄膜晶体管和像素电极，其配置在上述多个像素区域中的每个像素区域，
在上述有源矩阵基板的制造方法中，包含：
工序(a)，在上述基板上形成第1导电膜，进行上述第1导电膜的图案化，从而形成包含上述多个栅极总线和上述薄膜晶体管的栅极电极的栅极金属层，接着，形成覆盖上述栅极金属层的栅极绝缘层；
工序(b)，在上述栅极绝缘层上按顺序形成氧化物半导体膜和第2导电膜后，进行上述第2导电膜和上述氧化物半导体膜的图案化，
在形成上述薄膜晶体管的晶体管形成区域中，由上述第2导电膜形成成为上述薄膜晶体管的源极、漏极的电极层，由上述氧化物半导体膜形成成为上述薄膜晶体管的活性层的氧化物半导体层，
在形成上述多个源极总线的源极总线形成区域中，由上述第2导电膜形成具有第1宽度的多个临时源极总线，由上述氧化物半导体膜形成具有上述第1宽度的多个第1氧化物层；
工序(c)，在形成覆盖上述多个临时源极总线和上述电极层的第1透明导电膜后，进行上述第1透明导电膜、上述多个临时源极总线以及上述电极层的图案化，形成上述薄膜晶体管的源极电极和漏极电极而得到上述薄膜晶体管，并且得到上述多个源极总线，其中，上述多个源极总线中的每个源极总线的至少一部分、上述漏极电极的至少一部分以及上述源极电极具有包含下层和上层的层叠结构，
在上述晶体管形成区域中，由上述第1透明导电膜形成上述源极电极的上述上层、上述漏极电极的上述上层，由上述电极层形成上述源极电极的上述下层和上述漏极电极的上述下层，
在上述源极总线形成区域中，由上述第1透明导电膜形成上述多个源极总线的上述上层，由上述多个临时源极总线形成上述多个源极总线的上述下层，上述多个源极总线中的每个源极总线的上述下层具有比上述第1宽度小的第2宽度；
工序(d)，形成覆盖上述薄膜晶体管和上述多个源极总线的层间绝缘层，在上述层间绝缘层形成使上述漏极电极的一部分露出的像素开口部；以及
工序(e)，在上述层间绝缘层上和上述像素开口部内形成第2透明导电膜，通过上述第2透明导电膜的图案化，形成在上述像素开口部内与上述漏极电极的上述一部分接触的上述像素电极。
[项目15]根据项目13或14所述的有源矩阵基板的制造方法，
在上述工序(b)中，在通过干式蚀刻进行上述第2导电膜的图案化后，通过使用草酸的湿式蚀刻进行上述氧化物半导体膜的图案化。
[项目16]根据项目13至15中的任意一个项目所述的有源矩阵基板的制造方法，
在上述工序(c)中，在通过使用草酸的湿式蚀刻进行上述第1透明导电膜的图案化后，通过干式蚀刻进行上述多个临时源极总线和上述电极层的图案化。
[项目17]根据项目13至16中的任意一个项目所述的有源矩阵基板的制造方法，
上述有源矩阵基板还具备配置在上述非显示区域的源极-栅极连接部，
在上述工序(a)中，上述栅极金属层包含配置在形成上述源极-栅极连接部的源极-栅极连接部形成区域的栅极连接部，
上述工序(b)包含在上述源极-栅极连接部形成区域中，由上述第2导电膜形成临时源极连接部，由上述氧化物半导体膜形成位于上述临时源极连接部的上述基板侧的第2氧化物层的工序，
上述工序(c)包含在上述源极-栅极连接部形成区域中形成具有上述层叠结构的源极连接部的工序，由上述临时源极连接部形成上述源极连接部的上述下层，由上述第1透明导电膜形成上述源极连接部的上述上层，在从上述基板的法线方向观看时，上述源极连接部的上述下层和上述上层位于上述第2氧化物层的内侧，
上述工序(d)包含将上述第2氧化物层作为蚀刻阻挡物进行上述层间绝缘层和上述栅极绝缘层的图案化，形成使上述栅极连接部的至少一部分、上述第2氧化物层的至少一部分以及上述源极连接部的至少一部分露出的开口部的工序，
上述工序(e)包含通过上述第2透明导电膜的图案化，形成在上述开口部内与上述源极连接部和上述栅极连接部直接接触的上部连接部的工序。
[项目18]根据项目13至17中的任意一个项目所述的有源矩阵基板的制造方法，
上述多个源极总线中的至少1个源极总线包含：具有上述层叠结构的第1源极部分；以及包含上述上层且不包含上述下层的第2源极部分，
在配置上述第2源极部分的区域，不形成上述多个临时源极总线和上述第1氧化物层。
[项目19]根据项目13至18中的任意一个项目所述的有源矩阵基板的制造方法，
上述氧化物半导体膜包含In-Ga-Zn-O系半导体。
[项目20]根据项目19所述的有源矩阵基板的制造方法，
上述In-Ga-Zn-O系半导体包含结晶质部分。
发明效果
根据本发明的一实施方式，提供生产性优异的有源矩阵基板。另外，提供能降低制造成本和/或能提高成品率的有源矩阵基板的制造方法。
附图说明
图1是示意性地示出实施方式1的有源矩阵基板100的平面结构的一例的图。
图2的(a)是例示实施方式1的源矩阵基板100中的各像素区域P的俯视图，图2的(b)是像素区域P的沿着I-I’线的截面图，图2的(c)是源极总线SL的沿着II-II’线的截面图。
图3A的(a)和(b)分别是例示实施方式1的源极-栅极连接部Csg的俯视图和沿着III-III’线的截面图。
图3B的(a)和(b)分别是例示实施方式1的其它源极-栅极连接部Csg的俯视图和沿着III-III’线的截面图。
图4的(a)和(b)分别是例示实施方式1的其它源极-栅极连接部Csg的俯视图和截面图。
图5的(a)和(b)分别是例示实施方式1的端子部T的俯视图和截面图。
图6的(a)～(e)分别是用于说明有源矩阵基板100的制造方法的工序截面图。
图7是示出有源矩阵基板100的制造方法的流程的图。
图8的(a)～(e)是用于说明变形例1的有源矩阵基板200的制造方法的工序截面图。
图9的(a)是变形例2的源极总线SL的俯视图，图9的(b)和(c)分别是变形例2的源极总线SL的沿着IX-IX’线、X-X’线的截面图。
图10的(a)～(e)是用于说明变形例3的有源矩阵基板300的制造方法的工序截面图。
图11的(a)是例示实施方式2的有源矩阵基板400的截面图，图11的(b)是例示实施方式2的其它源极-栅极连接部的截面图，图11的(c)是例示实施方式2的其它漏极延长部的截面图。
图12的(a)～(e)分别是用于说明有源矩阵基板400的制造方法的工序截面图。
图13是示出有源矩阵基板400的制造方法的流程的图。
附图标记说明
1：基板
5：栅极绝缘层
7a：第1氧化物层
7b：第2氧化物层
7c：氧化物半导体层
7d：第3氧化物层
8：下层
9：上层
11：层间绝缘层
12：无机绝缘层
13：有机绝缘层
15p：开口部
15q、15s：狭缝
C1：下部辅助电容电极
CE：共用电极
CH：像素接触孔
Csg：栅极连接部
DE：漏极电极
DL：漏极延长部
DR：显示区域
FR：周边区域(非显示区域)
GC：栅极连接部
GE：栅极电极
GL：栅极总线
GR：下部导电部
Hc：SG接触孔
Hr：端子部接触孔
L1_SL：第1源极部分
L2_SL：第2源极部分
M1：栅极金属层
M2：源极金属层
OS：金属氧化物层
P：像素区域
PE：像素电极
SC：源极连接部
SE：源极电极
SL：源极总线
T、Tg、Ts：端子部
T1：第1透明导电层
T2：第2透明导电层
TC：上部连接部
82：临时源极总线
83：临时漏极延长部
84：电极层
85：临时源极连接部
100、200、300、400：有源矩阵基板
101：栅极总线形成区域
102：源极总线形成区域
103：像素开口区域
104：TFT形成区域
105：栅极连接部形成区域
具体实施方式
以下，参照附图说明本发明的实施方式的有源矩阵基板及其制造方法。
(实施方式1)
实施方式1的有源矩阵基板例如是FFS模式的液晶显示装置所使用的有源矩阵基板。此外，本实施方式的有源矩阵基板只要在基板上具有TFT和2层透明导电层即可，广义上包含其它动作模式的液晶显示装置、液晶显示装置以外的各种显示装置、电子设备等所使用的有源矩阵基板。
图1是示意性地示出本实施方式的有源矩阵基板100的平面结构的一例的图。有源矩阵基板100具有：有助于显示的显示区域DR；以及位于显示区域DR的外侧的周边区域(边框区域)FR。
在显示区域DR设置有：在第1方向上延伸的多个源极总线(数据线)SL；以及在与第1方向交叉(在该例子中正交)的第2方向上延伸的多个栅极总线(栅极线)GL。由这些总线包围的各个区域为“像素区域P”。像素区域P(有时也称为“像素”。)是与显示装置的像素对应的区域。多个像素区域P配置为矩阵状。在各像素区域P中形成有像素电极PE和薄膜晶体管(TFT)10。各TFT10的栅极电极电连接到对应的栅极总线GL，源极电极电连接到对应的源极总线SL。另外，漏极电极与像素电极PE电连接。在本实施方式中，在像素电极PE的上方，设置有隔着电介质层(绝缘层)与像素电极PE相对的共用电极(未图示)。
在周边区域FR中设置有多个栅极端子部Tg、多个源极端子部Ts、多个源极-栅极连接部Csg等。各栅极总线GL经由对应的栅极端子部Tg连接到栅极驱动器(未图示)。各源极总线SL经由对应的源极端子部Ts连接到源极驱动器(未图示)。栅极驱动器和源极驱动器可以单片地形成于有源矩阵基板100，也可以安装到有源矩阵基板100。
源极-栅极连接部Csg是源极总线SL(或与源极总线SL由相同导电膜形成的配线)和与栅极总线GL由相同导电膜形成的配线的转接部。如图所示，源极-栅极连接部Csg例如可以配置在各源极总线SL与源极端子部Ts之间，将源极总线SL连接到与栅极总线GL由相同导电膜形成的连接配线(栅极连接配线)。栅极连接配线经由源极端子部Ts连接到源极驱动器。在该情况下，源极端子部Ts能具有与栅极端子部Tg同样的结构。
接着，更具体地说明本实施方式的有源矩阵基板100的各区域。
＜像素区域P＞
图2的(a)是例示有源矩阵基板100的各像素区域P的俯视图，图2的(b)是像素区域P的沿着横穿TFT10的I-I’线的截面图，图2的(c)是源极总线SL的沿着II-II’线的截面图。
像素区域P例如是由在第1方向上延伸的源极总线SL和在与第1方向交叉的第2方向上延伸的栅极总线GL包围的区域。像素区域P具有基板1、支撑于基板1的TFT10、像素电极PE以及共用电极CE。共用电极CE隔着层间绝缘层11配置在像素电极PE上。
TFT10是沟道蚀刻型的底栅结构TFT。TFT10具备：栅极电极GE，其配置在基板1上；栅极绝缘层5，其覆盖栅极电极GE；氧化物半导体层7c，其隔着栅极绝缘层5配置在栅极电极GE上；以及源极电极SE和漏极电极DE，其电连接到氧化物半导体层7c。栅极电极GE电连接到对应的栅极总线GL，源极电极SE电连接到对应的源极总线SL。漏极电极DE电连接到像素电极PE。
源极电极SE和漏极电极DE分别以与氧化物半导体层7c的上表面的一部分接触的方式配置。将氧化物半导体层7c中的与源极电极SE接触的部分称为源极接触区域，与漏极电极DE接触的部分称为漏极接触区域。在从基板1的法线方向观看时，位于源极接触区域和漏极接触区域之间且与栅极电极GE重叠的区域为“沟道区域”。
栅极电极GE和栅极总线GL由第1导电膜形成。源极总线SL、源极电极SE以及漏极电极DE分别具有包含由第2导电膜形成的下层8和与像素电极PE由相同透明导电膜(第1透明导电膜)形成的上层9的层叠结构。上层9与下层8的上表面直接接触。可以是，源极电极SE和漏极电极DE在从基板1的法线方向观看时位于氧化物半导体层7c的内部。
在多个源极总线SL的基板1侧(在多个源极总线SL与栅极绝缘层5之间)，配置有与氧化物半导体层7c由相同氧化物半导体膜形成的、在第1方向上延伸的多个第1氧化物层7a。各源极总线SL位于对应的1个第1氧化物层7a的上表面，并且与该第1氧化物层7a的上表面直接接触。在从基板1的法线方向观看时，源极总线SL未从对应的第1氧化物层7a伸出。各源极总线SL的沿着第2方向的宽度(以下，称为“线宽度”或简称为“宽度”)ws比对应的第1氧化物层7a的宽度(沿着第2方向的宽度)wo1小。即，在从基板1的法线方向观看时，源极总线SL的下层8和上层9位于第1氧化物层7a的上表面的内部(第1氧化物层7a的在第1方向上延伸的2个侧面之间)。
第1氧化物层7a中的与例如包括金属膜的下层8直接接触的部分也可以被下层8低电阻化。在该情况下，第1氧化物层7a包含电阻比作为TFT10的活性层的氧化物半导体层7c低的低电阻区域(或导体区域)。
TFT10和像素电极PE由层间绝缘层11覆盖。层间绝缘层11例如是无机绝缘层(钝化膜)。层间绝缘层11与TFT10的沟道区域直接接触。
在层间绝缘层11上形成有共用电极CE。共用电极CE由第2透明导电膜形成。在共用电极CE中，按每个像素区域P设置有1个或多个狭缝(开口部)15s或者切口部。另外，也可以在形成有TFT10的区域(TFT形成区域)设置有开口部15p。
像素电极PE和共用电极CE以隔着层间绝缘层11部分地重叠的方式配置。像素电极PE按每个像素是分离的。共用电极CE也可以不按每个像素分离。例如，除了TFT形成区域以外，可以在整个像素区域P形成共用电极CE。
在本说明书中，将使用第1导电膜(也称为“栅极用导电膜”)形成的层M1称为“栅极金属层”，将使用第2导电膜(也称为“源极用导电膜”)形成的层M2称为“源极金属层”，将使用第1透明导电膜形成的层T1称为“第1透明导电层”，将使用第2透明导电膜形成的层T2称为“第2透明导电层”。另外，将使用氧化物半导体膜形成的层OS称为“金属氧化物层”。金属氧化物层OS也包含氧化物半导体被还原而被导体化的部分。
有源矩阵基板100从基板1侧起按顺序具有栅极金属层M1、栅极绝缘层5、金属氧化物层OS、源极金属层M2、第1透明导电层T1、层间绝缘层11以及第2透明导电层T2。在图2中，示出了各构成要素形成于哪个层。
在图示的例子中，栅极电极GE和栅极总线GL也可以在栅极金属层M1内(使用第1导电膜)一体地形成。栅极电极GE可以是栅极总线GL的一部分，也可以是从栅极总线GL突出的凸部。
源极电极SE的下层8和源极总线SL的下层8也可以在源极金属层M2内(使用第2导电膜)一体地形成。源极电极SE的上层9和源极总线SL的上层9也可以在第1透明导电层T1内(使用第1透明导电膜)一体地形成。源极电极SE可以是源极总线SL的一部分，也可以是从源极总线SL突出的凸部。
第1氧化物层7a和氧化物半导体层7c也可以在金属氧化物层OS内(使用氧化物半导体膜)一体地形成。也可以源极电极SE是源极总线SL的一部分，氧化物半导体层7c中的源极接触区域是第1氧化物层7a的一部分。
漏极电极DE的下层8例如是岛状的。漏极电极DE的上层9和像素电极PE在第1透明导电层T1内(使用第1透明导电膜)一体地形成。漏极电极DE的上层9能作为像素电极PE的一部分发挥功能。
＜源极-栅极连接部Csg＞
图3A的(a)和(b)分别是例示源极-栅极连接部Csg的俯视图和沿着III-III’线的截面图。
源极-栅极连接部Csg具有：形成在栅极金属层M1内的栅极连接部GC；形成在源极金属层M2和第1透明导电层T1内的源极连接部SC；以及形成在第2透明导电层T2内的上部连接部TC。栅极连接部GC和源极连接部SC经由上部连接部TC电连接。源极连接部SC与源极总线SL具有同样的层叠结构(即，从基板1侧起将下层8和上层9按该顺序层叠的结构)。另外，在源极连接部SC的基板1侧(源极连接部SC与栅极绝缘层5之间)配置有由氧化物半导体膜形成的第2氧化物层7b。
源极连接部SC也可以是源极总线SL的端部。栅极连接部GC也可以是将源极总线SL和源极端子部Ts相连的连接配线(栅极连接配线)。
源极-栅极连接部Csg在栅极绝缘层5和层间绝缘层11具有使栅极连接部GC的至少一部分、第2氧化物层7b的至少一部分以及源极连接部SC的至少一部分露出的单个开口部(称为“SG接触孔”)Hc。在SG接触孔Hc内，栅极绝缘层5和第2氧化物层7b的端部的侧面(端面)是大致对齐的。另外，在从基板1的法线方向观看时，在SG接触孔Hc内，第2氧化物层7b的端部位于比源极连接部SC的端部靠内侧(突出到SG接触孔Hc内)。这种结构能通过后述的工艺形成。
上部连接部TC配置在层间绝缘层11上和SG接触孔Hc内，在SG接触孔Hc内与栅极连接部GC、第2氧化物层7b以及源极连接部SC直接接触。
在本实施方式中，在SG接触孔Hc内，层间绝缘层11的端部、源极连接部SC的端部、第2氧化物层7b和栅极绝缘层5的端部以该顺序位于内侧。即，SG接触孔Hc的源极连接部SC侧的侧面成为阶梯状。由此，能抑制上部连接部TC的断开。
此外，可以如图3B的(a)和(b)所例示的那样，将使栅极连接部GC露出的第1开口部h1和使源极连接部SC露出的第2开口部h2空开间隔配置。相对于此，在图3A的(a)和(b)所示的例子中，形成于栅极绝缘层5和层间绝缘层11的使栅极连接部GC露出的第1开口部和形成于层间绝缘层11的使源极连接部SC露出的第2开口部部分地重叠，从而构成了单个SG接触孔Hc。由此，能降低源极-栅极连接部Csg所需要的面积，因此能降低周边区域FR的面积(窄边框化)。作为一例，能将源极-栅极连接部Csg所需要的面积降低到在源极-栅极连接部Csg形成2个开口部h1、h2的情况下(例如700μm2)的不到1/2(例如300μm2)。
图4的(a)和(b)分别是例示本实施方式的其它源极-栅极连接部Csg的俯视图和截面图。
如图所示，岛状的上部连接部TC也可以仅形成在SG接触孔Hc内，与层间绝缘层11的上表面不接触(也可以不搭跨在层间绝缘层11上)。由此，能降低非显示区域FR(特别是，形成用于将液晶层密封的密封材料的区域(以下称为“密封区域”))的台阶。其结果是，能抑制来自密封材料的外侧的水分的侵入，因此能降低在显示区域的周缘附近产生的污点状的显示不良。另外，在显示区域的周缘，能抑制由于密封区域的台阶而在液晶单元间隙上产生差别(凹凸不均)。而且，在对取向膜进行摩擦的情况下，能抑制由于密封区域的台阶(凹凸)经由摩擦布转印到显示区域内的取向膜所引起的摩擦条纹(取向膜的条纹状的不均)的发生。因此，能降低摩擦条纹所引起的显示不均。
＜端子部T＞
图5的(a)和(b)分别是例示源极端子部Ts和/或栅极端子部Tg(以下，总称为“端子部T”)的俯视图和截面图。
端子部T具有：形成在栅极金属层M1内的下部导电部GR；以及形成在第2透明导电层T2内的岛状的上部导电部TR。上部导电部TR在以使下部导电部GR的至少一部分露出的方式形成于栅极绝缘层5和层间绝缘层11的端子部接触孔Hr内与下部导电部GR直接接触。在栅极端子部Tg，下部导电部GR可以是栅极总线GL的端部。在源极端子部Ts，下部导电部GR例如可以是上述的栅极连接配线的端部。栅极连接配线也可以经由源极-栅极连接部Csg与源极总线SL连接。
＜有源矩阵基板100的制造方法＞
接下来，参照图6和图7说明本实施方式的有源矩阵基板100的制造方法的一例。
图6的(a)～图6的(e)是用于说明有源矩阵基板100的制造方法的工序截面图，示出形成栅极总线GL的区域(栅极总线形成区域)101、形成源极总线SL的区域(源极总线形成区域)102、成为各像素的开口部(透光部)的像素开口区域103、形成TFT10的TFT形成区域104、以及形成源极-栅极连接部Csg的源极-栅极连接部形成区域105。图7示出有源矩阵基板100的制造工艺的概略。
(STEP(步骤)1：栅极金属层M1的形成(图6的(a)))
在基板1上，例如通过溅射法形成第1导电膜(栅极用导电膜)(厚度：例如50nm以上500nm以下)。接着，通过使用第1光掩模的第1光刻工序、以及湿式蚀刻或干式蚀刻工序，进行第1导电膜的图案化。由此，如图6的(a)所示，形成包含栅极总线GL、TFT的栅极电极GE、栅极连接部GC以及下部导电部(未图示)的栅极金属层M1。
作为基板1，能使用透明且具有绝缘性的基板，例如玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等。
第1导电膜的材料不作特别限定，能适当使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金或者其金属氮化物的膜。另外，也可以使用将这多个膜层叠而成的层叠膜。在此，作为第1导电膜，使用从基板1侧起按顺序包含Ti层(厚度：30nm)、Al膜(厚度：200nm)以及TiN膜(厚度：100nm)的层叠膜。
(STEP2：栅极绝缘层5和金属氧化物层OS的形成、源极金属层M2的第1次图案化(图6的(b)))
接下来，在基板1上以覆盖栅极金属层M1的方式形成栅极绝缘层5。
栅极绝缘层5例如通过CVD法来形成。作为栅极绝缘层5，能适当使用氧化硅(SiOx)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层等。栅极绝缘层5可以是单层，也可以具有层叠结构。例如，也可以在基板侧(下层)，为了防止来自基板1的杂质等的扩散而形成氮化硅(SiNx)层、氮氧化硅层等，在其之上的层(上层)，为了确保绝缘性而形成氧化硅(SiO2)层、氧氮化硅层等。在此，形成具有以例如厚度为300nm的SiNx层为下层，以例如厚度为50nm的SiO2膜为上层的层叠结构的栅极绝缘层5。
此外，优选在使用氧化物半导体层作为TFT的活性层的情况下，栅极绝缘层5的最上层(即与氧化物半导体层接触的层)是包含氧的层(例如SiO2等氧化物层)。由此，在氧化物半导体层产生了氧缺损的情况下，能利用氧化物层所包含的氧使氧缺损恢复，因此能有效地降低氧化物半导体层的氧缺损。
之后，能在栅极绝缘层5之上按顺序形成氧化物半导体膜和第2导电膜。
氧化物半导体膜例如能通过溅射法形成。氧化物半导体膜的厚度例如可以是30nm以上200nm以下。在此，作为氧化物半导体膜，形成包含In、Ga以及Zn的In-Ga-Zn-O系半导体膜(厚度：50nm)膜。
第2导电膜例如能通过溅射法形成。第2导电膜的材料不作特别限定，能适当使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铜(Cu)、铬(Cr)、钛(Ti)等金属或其合金或者其金属氮化物的膜。在此，作为源极用电极膜，按顺序形成Ti层(厚度：50nm)、Al层(厚度：150nm)以及Ti层(厚度：50nm)，得到层叠膜。
接着，进行氧化物半导体膜和第2导电膜的图案化。在此，首先，通过使用第2光掩模的第2光刻工序和干式蚀刻将第2导电膜图案化。接下来，通过草酸进行湿式蚀刻，进行氧化物半导体膜的图案化。
由此，如图6的(b)所示，在TFT形成区域104中，由第2导电膜形成成为TFT的源极、漏极的电极层84，由氧化物半导体膜形成成为TFT的活性层的氧化物半导体层7c。氧化物半导体膜和第2导电膜的图案化使用相同抗蚀剂掩模来进行，因此电极层84和氧化物半导体层7c的侧面会对齐。电极层84未被分离成源极和漏极，具有与氧化物半导体层7c相同的平面形状。
在源极总线形成区域102中，由第2导电膜形成成为源极总线SL的下层的临时源极总线82，由氧化物半导体膜形成第1氧化物层7a。第1氧化物层7a和临时源极总线82的侧面是对齐的。临时源极总线82和第1氧化物层7a的宽度wo1比期望的源极总线SL的宽度大。例如，也可以设计为在期望的源极总线SL的宽度为4μm的情况下，宽度wo1为7μm。
在源极-栅极连接部形成区域105中，由第2导电膜形成临时源极连接部85，由氧化物半导体膜形成第2氧化物层7b。临时源极连接部85和第2氧化物层7b的侧面是对齐的，临时源极连接部85和第2氧化物层7b的宽度比期望的源极连接部的宽度大。
此外，在其它区域(像素开口区域103等)中，将氧化物半导体膜和第2导电膜除去而使栅极绝缘层5露出。
通过本工序，得到包含氧化物半导体层7c、第1氧化物层7a以及第2氧化物层7b的金属氧化物层OS。另外，得到包含临时源极总线82、电极层84等的临时的源极金属层。
(STEP3：源极金属层M2的第2次图案化和第1透明导电层T1的形成(图6的(c)))
接下来，以覆盖临时的源极金属层(临时源极总线82和电极层84等)的方式形成第1透明导电膜。作为第1透明导电膜，例如能使用ITO(铟锡氧化物)膜(厚度：50nm～150nm)、IZO膜(铟锌氧化物)、ZnO膜(氧化锌膜)等。在此，通过溅射法形成ITO膜(厚度：65nm)作为透明导电膜。
接着，进行第1透明导电膜和第2导电膜的图案化。在此，首先，通过使用第3光掩模的第3光刻工序和湿式蚀刻，进行第1透明导电膜的图案化。例如能使用草酸作为蚀刻液。接下来，通过干式蚀刻进行第2导电膜的图案化。
由此，如图6的(c)所示，由第1透明导电膜得到像素电极PE，并且由第1透明导电膜和第2导电膜形成源极电极SE和漏极电极DE(源极漏极分离)而得到TFT10。另外，由第1透明导电膜和第2导电膜得到多个源极总线SL和源极连接部SC。
多个源极总线SL、源极电极SE、漏极电极DE以及源极连接部SC具有包含下层8和上层9的层叠结构。第1透明导电膜和第2导电膜的图案化使用相同抗蚀剂掩模来进行，因此层叠结构中的下层8和上层9的侧面能对齐。
具体地说，在TFT形成区域104中，由第1透明导电膜形成源极电极SE和漏极电极DE的上层9，由电极层84形成源极电极SE和漏极电极DE的下层8。另外，在像素开口区域103中，由第1透明导电膜得到像素电极PE。
在源极总线形成区域102中，由第1透明导电膜形成源极总线SL的上层9，由临时源极总线82形成源极总线SL的下层8。源极总线SL的上层9和下层8的宽度比第1氧化物层7a的宽度小。
在源极-栅极连接部形成区域105中，由第1透明导电膜形成源极连接部SC的上层9，由临时源极连接部85形成源极连接部SC的下层8。源极连接部SC的下层8和上层9以不从第2氧化物层7b的上表面伸出的方式配置。源极连接部SC的下层8和上层9的宽度wsc比第2氧化物层7b的宽度wo2小。即，在从基板1的法线方向观看时，源极连接部SC的下层8和上层9位于第2氧化物层7b的(上表面的)内侧。
通过本工序，得到包含源极总线SL等的下层8的源极金属层M2和包含源极总线SL等的上层9和像素电极PE的第1透明导电层T1。
(STEP4：层间绝缘层11的形成(图6的(d))
以覆盖TFT10和源极总线SL的方式在整个基板1形成层间绝缘层11。作为层间绝缘层11，例如，可以形成氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy；x＞y)膜、氮氧化硅(SiNxOy；x＞y)膜等无机绝缘层。无机绝缘层例如通过CVD法来形成。层间绝缘层11的厚度没有特别限定，但是例如可以为300nm以上1000nm以下。层间绝缘层11也可以不包含有机绝缘层等平坦化膜。
在该例子中，通过CVD法形成以氧化硅(SiO2)层11A为下层，以氮化硅(SiNx)层11B为上层的层叠膜作为层间绝缘层11。通过在层间绝缘层11中的与氧化物半导体层7c的沟道区域直接接触的下层使用SiO2层11A等氧化物层，从而能降低氧化物半导体层7c的氧缺损，能确保TFT10的特性的稳定性。另外，通过在上层使用SiNx层11B，能抑制针孔并且实现层间绝缘层11的厚膜化，因此能在像素电极PE与后述的共用电极CE之间更可靠地降低漏电的发生。
接下来，通过使用第4光掩模的第4光刻工序和干式蚀刻，进行层间绝缘层11和栅极绝缘层5的图案化。
由此，如图6的(d)所示，也可以在层间绝缘层11和栅极绝缘层5，形成使栅极连接部GC的至少一部分、第2氧化物层7b的至少一部分以及源极连接部SC的至少一部分露出的单个开口部(SG接触孔Hc)。在该情况下，作为SG氧化物半导体膜的第2氧化物层7b作为蚀刻阻挡物发挥功能。因此，在SG接触孔Hc的侧面，栅极绝缘层5的侧面和第2氧化物层7b的侧面会对齐。
虽然未图示，但是在端子部形成区域中，也形成使栅极总线GL或栅极连接配线的一部分露出的开口部(端子部接触孔)Hr(参照图5)。
在该图案化工序中，优选各接触孔Hc、Hr的侧面具有正锥形，此外，以能抑制对露出的电极/配线的过蚀刻的方式(以使得电极/配线的表层不会由于蚀刻而薄膜化(膜变薄)的方式)调整蚀刻时间等蚀刻条件。
(STEP5：第2透明导电层T2的形成(图6的(e)))
接着，在层间绝缘层11上和SG接触孔Hc内形成第2透明导电膜。第2透明导电膜的材料和厚度可以与第1透明导电膜同样。在此，通过溅射法形成ITO膜(厚度：65nm)。
之后，进行第2透明导电膜的图案化。由此，如图6的(e)所示，形成覆盖大致整个显示区域(除了TFT形成区域104以外)的共用电极CE，并且在源极-栅极连接部形成区域105形成上部连接部TC。共用电极CE在TFT形成区域104中具有1个或多个狭缝。上部连接部TC在SG接触孔Hc内与源极连接部SC、第2氧化物层7b以及栅极连接部GC直接接触。虽然未图示，但是在端子部形成区域中，也形成在端子部接触孔Hr内与下部导电部GR直接接触的上部导电部TR。
在本工序中，得到包含共用电极CE和上部连接部TC的第2透明导电层T2。这样，制造有源矩阵基板100。
此外，在STEP4中，也可以代替在源极-栅极连接部形成区域105形成单个SG接触孔Hc，而在栅极绝缘层5和层间绝缘层11形成使栅极电极GE的一部分露出的第1开口部h1，并且在层间绝缘层11形成使像素电极PE的一部分露出的第2开口部h2(参照图3B)。在该情况下，在STEP5中，形成在第1开口部h1内与栅极连接部GC直接接触、在第2开口部h2内与源极连接部SC直接接触的上部连接部TC。
根据本实施方式的有源矩阵基板100的制造方法，能与以往相比大幅减少光掩模的使用张数，因此能降低制造成本和制造工序数。例如，以往，制造具有氧化物半导体TFT的有源矩阵基板时所需的光掩模为8张(参照专利文献1)，而在上述方法中能通过5张光掩模来制造。因此，能进一步提高生产性。
另外，在上述方法中，源极总线SL具有源极金属层M2内的下层8和第1透明导电层T1内的上层9的层叠结构(冗余结构)。因此，在制造工艺中，即使在由于灰尘、异物所引起的源极金属层M2的图案化不良而导致源极总线SL的下层8产生了断线部分的情况下，也能由上层9补偿下层8的断线部分，因此能抑制源极总线SL的断线。本申请的发明人研究的结果是，通过在源极总线SL应用冗余结构，与不具有冗余结构的情况相比，能将由源极总线SL的断线引起的不良率降低到1/3以下。
而且，在上述方法中，以2个阶段进行源极金属层M2的图案化。具体地说，在第2光刻工序中，进行第2导电膜的第1次图案化并且进行氧化物半导体膜的图案化，在第3光刻工序中，进行第1透明导电膜的图案化并且进行第2导电膜的第2次图案化。通过进行这2个阶段的图案化，在源极总线SL之下，形成线宽度比源极总线SL大的第1氧化物层7a。由此，能提高层间绝缘层11对源极总线SL的覆盖率。另外，在源极-栅极连接部Csg中，在SG接触孔Hc中第2氧化物层7b的端部位于比源极连接部SC的端部靠内侧，因此能提高上部连接部TC的覆盖率，能抑制上部连接部TC的断开。因此，能提高成品率。
此外，在使用非晶硅半导体层作为TFT的活性层的情况下，在层间绝缘层11的图案化工序(STEP4)中，在进行层间绝缘层11的干式蚀刻时，有如下可能：非晶硅半导体层也被蚀刻(侧蚀刻)，非晶硅半导体层的侧面比源极连接部SC的侧面后退(倒锥形形状)。当开口部的侧面具有倒锥形形状时，上部连接部TC的覆盖率会大幅降低。对此，由于第2氧化物层7b具有对干式蚀刻的高的耐性，因此在层间绝缘层11的蚀刻工序中第2氧化物层7b不被蚀刻。因此，根据本实施方式，能不增加光掩模的张数地将SG接触孔Hc的侧面形成为阶梯状的正锥形形状，因此能改善上部连接部TC的覆盖率。
而且，在使用非晶硅半导体层的情况下，当在源极总线的下方配置有非晶硅半导体层时，有可能通过背光源光(PWM调光)而非晶硅半导体引起光激发，并导体化。其结果是，源极金属层M2-第2透明导电层T2间的电容发生变化，因此可能产生如下问题：面板驱动频率与PWM频率发生干扰，在特定频带中画面产生噪声症状(Beat noise：拍频噪声)。在本实施方式中，通过使用比非晶硅半导体不易受到光的影响的氧化物半导体层7c并且在层间绝缘层11使用介电常数低的氧化硅层，能减小电容变化，因此能抑制拍频噪声的发生。
＜变形例1＞
变形例1的有源矩阵基板与有源矩阵基板100的不同点在于，在显示区域中，源极总线SL是仅由上层9形成(即不包含下层8)的透明配线。
图8的(a)～图8的(e)是用于说明变形例1的有源矩阵基板200的制造方法的工序截面图。在图8中，对与图6同样的构成要素标注相同的附图标记。以下，主要说明与参照图6说明的工序的不同点。
首先，如图8的(a)所示，形成栅极金属层M1。
接着，如图8的(b)所示，形成氧化物半导体膜和第2导电膜，并进行图案化。在变形例1中，在显示区域内的源极总线形成区域102中，将氧化物半导体膜和第2导电膜除去，这一点与图6的(b)所示的工序不同。
接下来，如图8的(c)所示，形成第1透明导电膜，并进行第1透明导电膜和第2导电膜的图案化。由此，由第2导电膜形成源极电极SE的下层8、漏极电极DE的下层8以及源极连接部SC的下层8，并且由第1透明导电膜形成源极总线SL、像素电极PE、源极电极SE的上层9、漏极电极DE的上层9以及源极连接部SC的上层9。在显示区域中，源极总线SL是仅由第1透明导电膜形成的透明配线。在透明配线的基板1侧未配置有第1氧化物层7a，因此透明配线与栅极绝缘层5的上表面是接触的。
之后，如图8的(d)和图8的(e)所示，形成层间绝缘层11和第2透明导电层T2。这样，制造有源矩阵基板200。
根据变形例1，在显示区域内形成透明的源极总线SL，因此能提高像素开口率。另外，在源极总线SL之下未配置氧化物半导体，因此能进一步有效地降低前述的拍频噪声。
如图8所示，源极总线SL在非显示区域(例如源极-栅极连接部形成区域)中也可以具有包含包括第2导电膜的下层8和包括第1透明导电膜的上层9的层叠结构。由此，能将电路电阻抑制得低并且提高像素开口率。或者，源极总线SL整体(也包含位于非显示区域的部分)也可以具有仅包括第1透明导电膜的单层结构。
＜变形例2＞
在变形例2中，在显示区域中，源极总线SL的一部分具有单层结构，源极总线SL的其它部分具有层叠结构，这一点与有源矩阵基板100不同。
图9的(a)是变形例2的源极总线SL的俯视图，图9的(b)和(c)分别是源极总线SL的沿着XI-XI’线、X-X’线的截面图。
源极总线SL具有：第1源极部分L1_SL，其具有包含下层8和上层9的层叠结构；以及第2源极部分L2_SL，其包含上层9，并且不包含下层8。第2源极部分L2_SL例如具有仅包括上层9的单层结构，是透明的。
第1源极部分L1_SL位于第1氧化物层7a上。另一方面，在第2源极部分L2_SL的基板1侧未配置第1氧化物层7a。第2源极部分L2_SL例如与栅极绝缘层5的上表面是接触的。
在该例子中，第2源极部分L2_SL在从基板1的法线方向观看时配置在源极总线SL与栅极总线GL交叉的交叉区域，第1源极部分L1_SL配置在显示区域中的交叉区域以外的区域(位于相邻的2个栅极总线GL之间的区域)。源极总线SL中的位于非显示区域的部分也可以是具有层叠结构的第1源极部分L1_SL。
此外，在本变形例中，源极总线SL只要包含第1源极部分L1_SL和第2源极部分L2_SL即可，其配置不限于图示的例子。不过，通过在源极总线SL与栅极总线GL的交叉区域配置第2源极部分L2_SL，具有能降低在交叉区域产生的台阶的优点。
变形例2的有源矩阵基板通过参照图6说明的工序来形成。不过，在STEP2中，在源极总线形成区域102中的形成第2源极部分L2_SL的区域，将氧化物半导体膜和第2导电膜除去(参照变形例1的图8的(b))，在形成第1源极部分L1_SL的区域，由氧化物半导体膜和第2导电膜形成第1氧化物层7a和下层8。由此，得到部分地具有单层结构的源极总线SL。
＜变形例3＞
在变形例3的有源矩阵基板中，源极总线SL的上层9配置为覆盖下层8的上表面和侧面，这一点与有源矩阵基板100不同。
图10的(a)～图10的(e)是用于说明变形例3的有源矩阵基板300的制造方法的工序截面图。在图10中，对与图6同样的构成要素标注相同的附图标记。以下，主要说明与参照图6说明的工序的不同点。
如图10的(a)所示，形成栅极金属层M1。
接着，如图10的(b)所示，形成氧化物半导体膜和第2导电膜，并进行图案化。
在变形例3中，在源极总线形成区域102中，形成第1氧化物层7a和源极总线SL的下层8。第1氧化物层7a和下层8的宽度wa比最终的源极总线的宽度小，这一点与图6的(b)所示的工序不同。
同样地，在源极-栅极连接部形成区域105中，形成第2氧化物层7b和源极连接部SC的下层8。第2氧化物层7b和源极连接部SC的宽度比最终的源极连接部SC的宽度小。
接下来，如图10的(c)所示，形成第1透明导电膜，并进行第1透明导电膜和第2导电膜的图案化。
在源极总线形成区域102中，由第1透明导电膜形成源极总线SL的上层9。上层9以覆盖源极总线SL的下层8的上表面和侧面以及第1氧化物层7a的侧面的方式形成，这一点与图10的(c)所示的工序不同。上层9的宽度wb比下层8和第1氧化物层7a的宽度wa大。这样，得到包含上层9和下层8的源极总线SL。
同样地，在源极-栅极连接部形成区域105中，由第1透明导电膜形成源极连接部SC的上层9。上层9以覆盖源极连接部SC的下层8的上表面和侧面以及第2氧化物层7b的侧面的方式形成。上层9的宽度比下层8和第2氧化物层7b的宽度大。这样，得到包含上层9和下层8的源极连接部SC。
之后，如图10的(d)和图10的(e)所示，形成层间绝缘层11和第2透明导电层T2。
在变形例3中，形成具有冗余结构的源极总线SL。根据变形例3的构成，能抑制源极总线SL的电阻的增大，并且能使下层8的宽度wa比以往小。因此，能进一步提高像素开口率。
(实施方式2)
实施方式2的有源矩阵基板例如是VA模式等纵电场驱动方式的液晶显示装置所使用的有源矩阵基板。在纵电场驱动方式的液晶显示装置中，通常，像素电极PE形成于有源矩阵基板，但是共用电极CE形成于相对基板侧。
VA模式的液晶显示装置例如公开于特开2004-078157号公报。为了参考，将特开2004-078157号公报的公开内容全部援引到本说明书中。
图11的(a)是例示本实施方式的有源矩阵基板400中的各区域的截面图。在图11的(a)中，示出源极总线形成区域102、像素开口区域103、TFT形成区域104以及源极-栅极连接部形成区域105的截面结构。以下，主要说明与实施方式1的不同点，对同样的结构适当省略说明。
像素区域P具有基板1、支撑于基板1的TFT20、下部辅助电容电极C1、以及像素电极PE。下部辅助电容电极C1形成在栅极金属层M1内。下部辅助电容电极C1的位置、形状、大小等能适当选择。
TFT20是具有与TFT10同样的结构的沟道蚀刻型的TFT。TFT20的源极电极SE和漏极电极DE具有包含形成在源极金属层M2内的下层8和形成在第1透明导电层T1内的上层9的层叠结构。
TFT20由层间绝缘层11覆盖。层间绝缘层11例如包含无机绝缘层(钝化膜)12和配置在无机绝缘层12上的有机绝缘层13。
像素电极PE配置在层间绝缘层11上和形成于层间绝缘层11的开口部(称为“像素开口部”或“像素接触孔”)CH内，在像素接触孔CH内与漏极电极DE接触。像素电极PE按每个像素区域P是分离的。也可以在像素电极PE中，按每个像素区域P设置有用于分割像素的1个或多个狭缝15q。
也可以在像素开口区域103配置有漏极电极DE的延长部(漏极延长部)DL。漏极延长部DL具有与漏极电极DE同样的层叠结构。另外，在漏极延长部DL的基板1侧，配置有宽度比漏极延长部DL大的第3氧化物层7d。第3氧化物层7d也可以与氧化物半导体层7c相连(一体地形成)。漏极延长部DL是为了将形成在源极金属层M2内的辅助电容电极(未图示)和漏极电极DE连接而设置的。
如图11的(c)所例示的那样，漏极延长部DL可以包含：第1漏极部分L1_DL，其具有包含下层8和上层9的层叠结构；以及第2漏极部分L2_DL，其仅包括上层9，是透明的。在该情况下，第3氧化物层7d配置在第1漏极部分L1_DL与栅极绝缘层5之间，并且未配置在第2漏极部分L2_DL的基板1侧。同样地，漏极电极DE也包含第1漏极部分L1_DE和第2漏极部分L2_DE，第1漏极部分L1_DE也可以位于比第2漏极部分L2_DE靠TFT20的沟道区域侧。例如，在接触孔CH内，像素电极PE也可以与透明的第2漏极部分L2_DE(仅透明的上层9)接触。通过在漏极延长部DL和/或漏极电极DE的一部分设置透明的第2漏极部分L2_DL、L2_DE，能提高像素开口率。
栅极总线GL(未图示)、源极总线SL以及源极-栅极连接部Csg具有与有源矩阵基板100同样的构成，因此省略说明。此外，在本实施方式中，如图11的(b)所例示的那样，在源极-栅极连接部Csg中，上部连接部TC也可以不搭跨在层间绝缘层11上，而仅配置在SG接触孔Hc内。
本实施方式的结构不限于图11所示的结构。例如，也可以如实施方式1的变形例1、2那样，源极总线SL包含：具有层叠结构的第1源极部分；以及具有仅包括第1透明导电膜的单层结构的第2源极部分。另外，还可以如变形例3那样，源极总线SL的上层9覆盖第1氧化物层7a的侧面和下层8的上表面和侧面。
＜有源矩阵基板400的制造方法＞
接下来，参照图12的(a)～图12的(e)和图13说明本实施方式的有源矩阵基板400的制造方法的一例。以下，适当省略与实施方式1同样的说明(各层的材料、厚度、形成方法、加工方法等)。
图12的(a)～图12的(e)是用于说明有源矩阵基板400的制造方法的工序截面图，示出源极总线形成区域102、像素开口区域103、TFT形成区域104以及源极-栅极连接部形成区域105。图13示出有源矩阵基板400的制造工艺的概略。
(STEP1：栅极金属层M1的形成(图12的(a)))
通过与实施方式1(图6的(a))同样的方法，在基板1上形成第1导电膜，并通过使用第1光掩模的第1光刻工序，进行第1导电膜的图案化。由此，形成包含TFT的栅极电极GE、栅极连接部GC、下部辅助电容电极C1、端子部的下部导电部(未图示)以及栅极总线GL的栅极金属层M1。
(STEP2：栅极绝缘层5和金属氧化物层OS的形成，源极金属层M2的第1次图案化(图12的(b)))
接下来，以覆盖栅极金属层M1的方式形成栅极绝缘层5。之后，在栅极绝缘层5之上按顺序形成氧化物半导体膜和第2导电膜。接着，与实施方式1(图6的(b))同样，通过使用第2光掩模的第2光刻工序，得到：包含临时源极总线82、临时的漏极延长部83、电极层84等的临时的源极金属层；以及包含氧化物半导体层7c、第1氧化物层7a、第2氧化物层7b以及第3氧化物层7d的金属氧化物层OS。
STEP3：源极金属层M2的第2次图案化和第1透明导电层T1的形成(图12的(c)))
接着，以覆盖临时的源极金属层(临时的源极总线82和电极层84等)的方式形成第1透明导电膜。接着，在使用第3光掩模的第3光刻工序中，进行第1透明导电膜和第2导电膜的图案化。由此，如图12的(c)所示，形成源极电极SE和漏极电极DE(源极漏极分离)而得到TFT20。另外，形成多个源极总线SL、漏极延长部DL以及源极连接部SC。与实施方式1的STEP3的不同点在于：在第1透明导电层T1内未形成像素电极；形成漏极延长部DL。
多个源极总线SL、源极电极SE、漏极电极DE、漏极延长部DL以及源极连接部SC具有包含下层8和上层9的层叠结构。漏极延长部DL的宽度比第3氧化物层7d的宽度小。
通过本工序，得到包含源极总线SL等的下层8的源极金属层M2和包含源极总线SL等的上层9的第1透明导电层T1。
STEP4：层间绝缘层11的形成工序(图12的(d))
以覆盖TFT10和源极总线SL的方式在整个基板1形成层间绝缘层11。在此，层间绝缘层11具有包含无机绝缘层12和配置在无机绝缘层12上的有机绝缘层13的层叠结构。作为无机绝缘层12，例如，可以形成氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy；x＞y)膜、氮氧化硅(SiNxOy；x＞y)膜等无机绝缘层。无机绝缘层12例如通过CVD法来形成。有机绝缘层13例如可以是厚度为2000nm的正型的感光性树脂膜。有机绝缘层13例如通过涂敷来形成。
接着，通过使用第4光掩模的第4光刻工序，进行有机绝缘层13的图案化后，将有机绝缘层13作为蚀刻掩模来进行无机绝缘层12和栅极绝缘层5的蚀刻。由此，如图12的(d)所示，在TFT形成区域104中，在层间绝缘层11形成使漏极电极DE的一部分露出的像素接触孔CH，在源极-栅极连接部形成区域105形成使栅极连接部GC的一部分和源极连接部SC的一部分露出的SG接触孔Hc。此时，作为氧化物半导体膜的第2氧化物层7b发挥蚀刻阻挡物的功能，因此在SG接触孔Hc的侧面，栅极绝缘层5的侧面与第2氧化物层7b的侧面会对齐。
STEP5：第2透明导电层T2的形成(图12的(e))
接着，在层间绝缘层11上、像素接触孔CH内和SG接触孔Hc内，形成第2透明导电膜。之后，使用第5光掩模通过第5光刻工序和湿式蚀刻，进行第2透明导电膜的图案化。由此，在各像素区域P形成像素电极PE，在源极-栅极连接部形成区域105形成上部连接部TC。也可以在像素电极PE设置用于分割像素的狭缝15q。这样，制造有源矩阵基板400。
本发明的有源矩阵基板不限于上述的FFS模式、VA模式，能应用于各种显示模式的显示装置。例如，也能应用于TBA(Transverse Bend Alignment：横向弯曲取向)模式。TBA模式是指如下显示方式：使用正型液晶作为液晶材料，使用设置于有源矩阵基板的一对电极，通过横电场驱动液晶从而规定液晶分子的取向方位。在未施加电压时液晶是垂直取向，在施加电压时液晶在面内不旋转而表现出弯曲状的液晶排列。在应用于TBA模式的情况下，能使用与实施方式1同样的有源矩阵基板。不过，使用垂直取向膜作为取向膜。TBA模式例如公开于国际公开第2011/040080号等。另外，例如在特开2015-148638号公报中也公开有在相对基板侧也形成电极，利用纵电场和横电场的TBA模式。为了参考，将特开2015-148638号公报和国际公开第2011/040080号的公开内容全部援引到本说明书中。
而且，上述以液晶显示装置为例进行了说明，但是上述实施方式的有源矩阵基板也能应用于有机电致发光(EL)显示装置、无机电致发光显示装置、MEMS显示装置等其它显示装置。显示装置也可以具备：有源矩阵基板；以与有源矩阵基板相对的方式配置的相对基板；以及设置在有源矩阵基板与相对基板之间的显示介质层。显示介质层也可以是液晶层、有机EL层等。
＜关于氧化物半导体＞
氧化物半导体层7c所包含的氧化物半导体既可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可举出多晶氧化物半导体、微晶氧化物半导体、c轴与层面大致垂直地取向的结晶质氧化物半导体等。
氧化物半导体层7c也可以具有2层以上的层叠结构。在氧化物半导体层7c具有层叠结构的情况下，氧化物半导体层7c可以包含非晶质氧化物半导体层和结晶质氧化物半导体层。或者，也可以包含结晶结构不同的多个结晶质氧化物半导体层。另外，也可以包含多个非晶质氧化物半导体层。在氧化物半导体层7c具有包含上层和下层的2层结构的情况下，优选上层所包含的氧化物半导体的能隙大于下层所包含的氧化物半导体的能隙。不过，在这些层的能隙之差比较小的情况下，下层的氧化物半导体的能隙也可以大于上层的氧化物半导体的能隙。
非晶质氧化物半导体和上述的各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等已记载于例如特开2014-007399号公报中。为了参考，将特开2014-007399号公报的全部公开内容援引到本说明书中。
氧化物半导体层7c例如可以包含In、Ga以及Zn中的至少1种金属元素。在本实施方式中，氧化物半导体层7c例如包含In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，并且In、Ga以及Zn的比例(组成比)没有特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这种氧化物半导体层7c能由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。
In-Ga-Zn-O系的半导体既可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系的半导体，优选c轴与层面大致垂直地取向的结晶质In-Ga-Zn-O系的半导体。
此外，结晶质In-Ga-Zn-O系的半导体的结晶结构例如公开于上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等。为了参考，将特开2012-134475号公报和特开2014-209727号公报的全部公开内容援引到本说明书中。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(与a-SiTFT相比超过20倍)和低漏电流(与a-SiTFT相比不到百分之一)，因此适合作为驱动TFT(例如在包括多个像素的显示区域的周边设置于与显示区域相同的基板上的驱动电路所包含的TFT)和像素TFT(设置于像素的TFT)使用。
氧化物半导体层7c也可以包含其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如也可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，氧化物半导体层7c也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体、In-Ga-Zn-Sn-O系半导体等。
本发明的实施方式的有源矩阵基板可广泛应用于液晶显示装置、有机电致发光(EL)显示装置以及无机电致发光显示装置等显示装置、图像传感器装置等摄像装置、图像输入装置、指纹读取装置等电子装置等。

Claims (20)

1.一种有源矩阵基板，
具有：包含多个像素区域的显示区域；以及上述显示区域以外的非显示区域，
具备：
基板；
多个源极总线和多个栅极总线，其支撑于上述基板，上述多个源极总线在第1方向上延伸，上述多个栅极总线在与上述第1方向交叉的第2方向上延伸；以及
薄膜晶体管，其配置于上述多个像素区域中的每个像素区域，
上述有源矩阵基板的特征在于，
上述薄膜晶体管具有：栅极电极；氧化物半导体层，其隔着栅极绝缘层配置在上述栅极电极上；以及源极电极和漏极电极，其配置在上述氧化物半导体层之上，电连接到上述氧化物半导体层，
上述多个栅极总线和上述栅极电极由第1导电膜形成，
上述多个源极总线中的每个源极总线的至少一部分、上述源极电极以及上述漏极电极具有包含由第2导电膜形成的下层和由第1透明导电膜形成的上层的层叠结构，
上述有源矩阵基板还具备：像素电极，其配置在上述多个像素区域中的每个像素区域，并且由上述第1透明导电膜形成；以及共用电极，其隔着层间绝缘层配置在上述像素电极上，并且由第2透明导电膜形成，或者还具备：像素电极，其在上述多个像素区域的每个像素区域中隔着层间绝缘层配置在上述薄膜晶体管上，由第2透明导电膜形成，
在上述多个源极总线与上述栅极绝缘层之间，配置有与上述氧化物半导体层由相同氧化物半导体膜形成的在上述第1方向上延伸的多个第1氧化物层，上述多个源极总线中的每个源极总线位于上述多个第1氧化物层中的对应的1个第1氧化物层的上表面，并且上述多个源极总线中的每个源极总线的沿着上述第2方向的宽度比上述对应的1个第1氧化物层的沿着上述第2方向的宽度小。
2.一种有源矩阵基板，
具有：包含多个像素区域的显示区域；以及上述显示区域以外的非显示区域，
具备：
基板；
多个源极总线和多个栅极总线，其支撑于上述基板，上述多个源极总线在第1方向上延伸，上述多个栅极总线在与上述第1方向交叉的第2方向上延伸；以及
薄膜晶体管，其配置于上述多个像素区域中的每个像素区域，
上述有源矩阵基板的特征在于，
上述薄膜晶体管具有：栅极电极；氧化物半导体层，其隔着栅极绝缘层配置在上述栅极电极上；以及源极电极和漏极电极，其配置在上述氧化物半导体层之上，电连接到上述氧化物半导体层，
上述多个栅极总线和上述栅极电极由第1导电膜形成，
上述多个源极总线中的每个源极总线的至少一部分、上述源极电极以及上述漏极电极具有包含由第2导电膜形成的下层和由第1透明导电膜形成的上层的层叠结构，
上述有源矩阵基板还具备：像素电极，其配置在上述多个像素区域中的每个像素区域，并且由上述第1透明导电膜形成；以及共用电极，其隔着层间绝缘层配置在上述像素电极上，并且由第2透明导电膜形成，或者还具备：像素电极，其在上述多个像素区域的每个像素区域中隔着层间绝缘层配置在上述薄膜晶体管上，由第2透明导电膜形成，
在上述多个源极总线与上述栅极绝缘层之间，配置有与上述氧化物半导体层由相同氧化物半导体膜形成的在上述第1方向上延伸的多个第1氧化物层，在上述多个源极总线中的每个源极总线中，上述下层位于上述多个第1氧化物层中的对应的1个第1氧化物层的上表面，上述上层覆盖上述下层的上表面和侧面以及上述对应的1个第1氧化物层的侧面，并且与上述栅极绝缘层接触。
3.根据权利要求1或2所述的有源矩阵基板，
还具备配置在上述非显示区域的多个源极-栅极连接部，
上述多个源极-栅极连接部各自具有：
栅极连接部，其由上述第1导电膜形成；
源极连接部，其具有上述层叠结构；
第2氧化物层，其配置在上述源极连接部与上述栅极绝缘层之间，由上述氧化物半导体膜形成；以及
上部连接部，其由上述第2透明导电膜形成，并且将上述栅极连接部和上述源极连接部连接，
上述上部连接部在形成于上述层间绝缘层和上述栅极绝缘层的开口部内，与上述栅极连接部、上述第2氧化物层以及上述源极连接部直接接触，
在从上述基板的法线方向观看时，在上述开口部内，上述第2氧化物层的端部位于比上述源极连接部的端部靠内侧。
4.根据权利要求3所述的有源矩阵基板，
上述上部连接部仅配置在上述开口部的内侧，与上述层间绝缘层的上表面不接触。
5.根据权利要求1或2所述的有源矩阵基板，
上述多个源极总线中的至少1个源极总线包含：具有上述层叠结构的第1源极部分；以及包含上述上层且不包含上述下层的第2源极部分。
6.根据权利要求5所述的有源矩阵基板，
上述第1源极部分位于上述非显示区域，上述第2源极部分位于上述显示区域。
7.根据权利要求5所述的有源矩阵基板，
在上述多个源极总线中的每个源极总线中，上述第1源极部分在从上述基板的法线方向观看时配置在位于上述多个栅极总线中的相邻的2个栅极总线之间的区域，上述第2源极部分配置在与上述多个栅极总线交叉的区域。
8.根据权利要求1或2所述的有源矩阵基板，
上述像素电极由上述第2透明导电膜形成，并且在形成于上述层间绝缘层的像素开口部内与上述漏极电极接触，
还具有从上述漏极电极延长的延长部，
上述漏极电极和/或上述延长部包含：具有上述层叠结构的第1漏极部分；以及包含上述上层且不包含上述下层的第2漏极部分。
9.根据权利要求1或2所述的有源矩阵基板，
上述层间绝缘层是包含与上述氧化物半导体层的沟道区域接触的氧化硅层和配置在上述氧化硅层上的氮化硅层的层叠膜。
10.根据权利要求1或2所述的有源矩阵基板，
上述氧化物半导体膜包含In-Ga-Zn-O系半导体。
11.根据权利要求10所述的有源矩阵基板，
上述In-Ga-Zn-O系半导体包含结晶质部分。
12.一种有源矩阵基板的制造方法，是权利要求3所述的有源矩阵基板的制造方法，其特征在于，
在使用第1光掩模的第1光刻工序中进行上述第1导电膜的图案化，
在使用第2光掩模的第2光刻工序中，进行上述第2导电膜的第1次图案化和上述氧化物半导体膜的图案化，
在使用第3光掩模的第3光刻工序中，进行上述第1透明导电膜的图案化和上述第2导电膜的第2次图案化，
在使用第4光掩模的第4光刻工序中，将上述第2氧化物层作为蚀刻阻挡物进行上述层间绝缘层和上述栅极绝缘层的图案化，
在使用第5光掩模的第5光刻工序中，进行上述第2透明导电膜的图案化。
13.一种有源矩阵基板的制造方法，上述有源矩阵基板具有包含多个像素区域的显示区域和上述显示区域以外的非显示区域，具备：多个源极总线和多个栅极总线；薄膜晶体管和像素电极，其配置在上述多个像素区域中的每个像素区域；以及共用电极，
上述有源矩阵基板的制造方法的特征在于，包含：
工序(a)，在上述基板上形成第1导电膜，进行上述第1导电膜的图案化，从而形成包含上述多个栅极总线和上述薄膜晶体管的栅极电极的栅极金属层，接着，形成覆盖上述栅极金属层的栅极绝缘层；
工序(b)，在上述栅极绝缘层上按顺序形成氧化物半导体膜和第2导电膜后，进行上述第2导电膜和上述氧化物半导体膜的图案化，
在形成上述薄膜晶体管的晶体管形成区域中，由上述第2导电膜形成成为上述薄膜晶体管的源极、漏极的电极层，由上述氧化物半导体膜形成成为上述薄膜晶体管的活性层的氧化物半导体层，
在形成上述多个源极总线的源极总线形成区域中，由上述第2导电膜形成具有第1宽度的多个临时源极总线，由上述氧化物半导体膜形成具有上述第1宽度的多个第1氧化物层；
工序(c)，在形成覆盖上述多个临时源极总线和上述电极层的第1透明导电膜后，进行上述第1透明导电膜、上述多个临时源极总线以及上述电极层的图案化，形成上述薄膜晶体管的源极电极和漏极电极而得到上述薄膜晶体管，并且得到上述像素电极和上述多个源极总线，其中，上述多个源极总线中的每个源极总线的至少一部分、上述源极电极以及上述漏极电极具有包含下层和上层的层叠结构，
由上述第1透明导电膜形成上述像素电极，
在上述晶体管形成区域中，由上述第1透明导电膜形成上述源极电极的上述上层、上述漏极电极的上述上层，由上述电极层形成上述源极电极的上述下层和上述漏极电极的上述下层，
在上述源极总线形成区域中，由上述第1透明导电膜形成上述多个源极总线的上述上层，由上述多个临时源极总线形成上述多个源极总线的上述下层，上述多个源极总线中的每个源极总线的上述下层具有比上述第1宽度小的第2宽度；
工序(d)，形成覆盖上述薄膜晶体管和上述多个源极总线的层间绝缘层；以及
工序(e)，在上述层间绝缘层上形成第2透明导电膜，通过上述第2透明导电膜的图案化形成上述共用电极。
14.一种有源矩阵基板的制造方法，上述有源矩阵基板具有包含多个像素区域的显示区域和上述显示区域以外的非显示区域，具备：多个源极总线和多个栅极总线；以及薄膜晶体管和像素电极，其配置在上述多个像素区域中的每个像素区域，
上述有源矩阵基板的制造方法的特征在于，包含：
工序(a)，在上述基板上形成第1导电膜，进行上述第1导电膜的图案化，从而形成包含上述多个栅极总线和上述薄膜晶体管的栅极电极的栅极金属层，接着，形成覆盖上述栅极金属层的栅极绝缘层；
工序(b)，在上述栅极绝缘层上按顺序形成氧化物半导体膜和第2导电膜后，进行上述第2导电膜和上述氧化物半导体膜的图案化，
在形成上述薄膜晶体管的晶体管形成区域中，由上述第2导电膜形成成为上述薄膜晶体管的源极、漏极的电极层，由上述氧化物半导体膜形成成为上述薄膜晶体管的活性层的氧化物半导体层，
在形成上述多个源极总线的源极总线形成区域中，由上述第2导电膜形成具有第1宽度的多个临时源极总线，由上述氧化物半导体膜形成具有上述第1宽度的多个第1氧化物层；
工序(c)，在形成覆盖上述多个临时源极总线和上述电极层的第1透明导电膜后，进行上述第1透明导电膜、上述多个临时源极总线以及上述电极层的图案化，形成上述薄膜晶体管的源极电极和漏极电极而得到上述薄膜晶体管，并且得到上述多个源极总线，其中，上述多个源极总线中的每个源极总线的至少一部分、上述漏极电极的至少一部分以及上述源极电极具有包含下层和上层的层叠结构，
在上述晶体管形成区域中，由上述第1透明导电膜形成上述源极电极的上述上层、上述漏极电极的上述上层，由上述电极层形成上述源极电极的上述下层和上述漏极电极的上述下层，
在上述源极总线形成区域中，由上述第1透明导电膜形成上述多个源极总线的上述上层，由上述多个临时源极总线形成上述多个源极总线的上述下层，上述多个源极总线中的每个源极总线的上述下层具有比上述第1宽度小的第2宽度；
工序(d)，形成覆盖上述薄膜晶体管和上述多个源极总线的层间绝缘层，在上述层间绝缘层形成使上述漏极电极的一部分露出的像素开口部；以及
工序(e)，在上述层间绝缘层上和上述像素开口部内形成第2透明导电膜，通过上述第2透明导电膜的图案化，形成在上述像素开口部内与上述漏极电极的上述一部分接触的上述像素电极。
15.根据权利要求13或14所述的有源矩阵基板的制造方法，
在上述工序(b)中，在通过干式蚀刻进行上述第2导电膜的图案化后，通过使用草酸的湿式蚀刻进行上述氧化物半导体膜的图案化。
16.根据权利要求13或14所述的有源矩阵基板的制造方法，
在上述工序(c)中，在通过使用草酸的湿式蚀刻进行上述第1透明导电膜的图案化后，通过干式蚀刻进行上述多个临时源极总线和上述电极层的图案化。
17.根据权利要求13或14所述的有源矩阵基板的制造方法，
上述有源矩阵基板还具备配置在上述非显示区域的源极-栅极连接部，
在上述工序(a)中，上述栅极金属层包含配置在形成上述源极-栅极连接部的源极-栅极连接部形成区域的栅极连接部，
上述工序(b)包含在上述源极-栅极连接部形成区域中，由上述第2导电膜形成临时源极连接部，由上述氧化物半导体膜形成位于上述临时源极连接部的上述基板侧的第2氧化物层的工序，
上述工序(c)包含在上述源极-栅极连接部形成区域中形成具有上述层叠结构的源极连接部的工序，由上述临时源极连接部形成上述源极连接部的上述下层，由上述第1透明导电膜形成上述源极连接部的上述上层，在从上述基板的法线方向观看时，上述源极连接部的上述下层和上述上层位于上述第2氧化物层的内侧，
上述工序(d)包含将上述第2氧化物层作为蚀刻阻挡物进行上述层间绝缘层和上述栅极绝缘层的图案化，形成使上述栅极连接部的至少一部分、上述第2氧化物层的至少一部分以及上述源极连接部的至少一部分露出的开口部的工序，
上述工序(e)包含通过上述第2透明导电膜的图案化，形成在上述开口部内与上述源极连接部和上述栅极连接部直接接触的上部连接部的工序。
18.根据权利要求13或14所述的有源矩阵基板的制造方法，
上述多个源极总线中的至少1个源极总线包含：具有上述层叠结构的第1源极部分；以及包含上述上层且不包含上述下层的第2源极部分，
在配置上述第2源极部分的区域，不形成上述多个临时源极总线和上述第1氧化物层。
19.根据权利要求13或14所述的有源矩阵基板的制造方法，
上述氧化物半导体膜包含In-Ga-Zn-O系半导体。
20.根据权利要求19所述的有源矩阵基板的制造方法，
上述In-Ga-Zn-O系半导体包含结晶质部分。
CN201910584632.XA 2018-07-02 2019-07-01 有源矩阵基板和有源矩阵基板的制造方法 Active CN110676263B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862692922P 2018-07-02 2018-07-02
US62/692,922 2018-07-02

Publications (2)

Publication Number Publication Date
CN110676263A true CN110676263A (zh) 2020-01-10
CN110676263B CN110676263B (zh) 2023-06-27

Family

ID=68886208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910584632.XA Active CN110676263B (zh) 2018-07-02 2019-07-01 有源矩阵基板和有源矩阵基板的制造方法

Country Status (4)

Country Link
US (1) US10879273B2 (zh)
JP (1) JP6813628B2 (zh)
CN (1) CN110676263B (zh)
DE (1) DE102019004521A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257835A (zh) * 2020-02-07 2021-08-13 夏普株式会社 有源矩阵基板及其制造方法
CN113540122A (zh) * 2020-04-21 2021-10-22 夏普株式会社 有源矩阵基板及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10748879B2 (en) * 2018-02-28 2020-08-18 Sharp Kabushiki Kaisha Image display device and display

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120061665A1 (en) * 2010-09-15 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
WO2013042608A1 (ja) * 2011-09-20 2013-03-28 シャープ株式会社 半導体装置およびその製造方法
US20130234331A1 (en) * 2012-03-12 2013-09-12 Mitsubishi Electric Corporation Wiring structure, thin film transistor array substrate including the same, and display device
US20130271690A1 (en) * 2010-12-27 2013-10-17 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US20140151682A1 (en) * 2010-07-15 2014-06-05 Sharp Kabushiki Kaisha Circuit board, display device, and process for production of circuit board
US20160247831A1 (en) * 2013-10-09 2016-08-25 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4248306B2 (ja) 2002-06-17 2009-04-02 シャープ株式会社 液晶表示装置
WO2008035471A1 (fr) * 2006-09-22 2008-03-27 Sharp Kabushiki Kaisha Dispositif d'affichage à cristaux liquides
JP5200366B2 (ja) * 2006-11-29 2013-06-05 カシオ計算機株式会社 薄膜トランジスタパネルおよびその製造方法
US20120182511A1 (en) 2009-09-30 2012-07-19 Yuhko Hisada Liquid crystal display device
JP5671948B2 (ja) * 2010-11-04 2015-02-18 三菱電機株式会社 薄膜トランジスタアレイ基板、及び液晶表示装置
KR101763052B1 (ko) 2010-12-03 2017-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20140340607A1 (en) 2011-11-18 2014-11-20 Sharp Kabushiki Kaisha Semiconductor device, method for fabricating the semiconductor device and display device
CN103946740B (zh) * 2011-11-25 2016-11-09 夏普株式会社 液晶显示装置
JP6033071B2 (ja) * 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
WO2013172390A1 (ja) * 2012-05-16 2013-11-21 シャープ株式会社 表示パネルおよび表示装置
JP2015148638A (ja) 2012-05-28 2015-08-20 シャープ株式会社 色変換基板および液晶表示装置
KR102316107B1 (ko) 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9741308B2 (en) * 2014-02-14 2017-08-22 Sharp Kabushiki Kaisha Active matrix substrate
JP6120794B2 (ja) * 2014-03-26 2017-04-26 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
CN106575062B (zh) 2014-08-07 2019-11-08 夏普株式会社 有源矩阵基板及其制造方法
KR102399953B1 (ko) * 2015-08-25 2022-05-18 엘지디스플레이 주식회사 유기발광 표시장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140151682A1 (en) * 2010-07-15 2014-06-05 Sharp Kabushiki Kaisha Circuit board, display device, and process for production of circuit board
US20120061665A1 (en) * 2010-09-15 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
US20130271690A1 (en) * 2010-12-27 2013-10-17 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
WO2013042608A1 (ja) * 2011-09-20 2013-03-28 シャープ株式会社 半導体装置およびその製造方法
US20130234331A1 (en) * 2012-03-12 2013-09-12 Mitsubishi Electric Corporation Wiring structure, thin film transistor array substrate including the same, and display device
US20160247831A1 (en) * 2013-10-09 2016-08-25 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257835A (zh) * 2020-02-07 2021-08-13 夏普株式会社 有源矩阵基板及其制造方法
CN113540122A (zh) * 2020-04-21 2021-10-22 夏普株式会社 有源矩阵基板及显示装置
CN113540122B (zh) * 2020-04-21 2023-08-15 夏普株式会社 有源矩阵基板及显示装置

Also Published As

Publication number Publication date
US20200006392A1 (en) 2020-01-02
DE102019004521A1 (de) 2020-01-02
US10879273B2 (en) 2020-12-29
JP2020010030A (ja) 2020-01-16
JP6813628B2 (ja) 2021-01-13
CN110676263B (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
US10978529B2 (en) Active matrix substrate and method for manufacturing the same
WO2016195039A1 (ja) アクティブマトリクス基板およびその製造方法、ならびにアクティブマトリクス基板を用いた表示装置
CN110931505B (zh) 显示装置
CN108027541B (zh) 薄膜晶体管基板及其制造方法
CN110676263B (zh) 有源矩阵基板和有源矩阵基板的制造方法
US11302718B2 (en) Active matrix substrate and production method therefor
US11145679B2 (en) Method for manufacturing active matrix board
US20200052083A1 (en) Active matrix substrate
CN107851668B (zh) 半导体装置及其制造方法
TW201635555A (zh) 半導體裝置、顯示裝置以及半導體裝置的製造方法
US20210013238A1 (en) Active matrix substrate and method for manufacturing same
US11721704B2 (en) Active matrix substrate
CN109698205B (zh) 有源矩阵基板及其制造方法
US9257454B2 (en) Thin film transistor array substrate
CN108292685B (zh) 半导体装置和半导体装置的制造方法
WO2017121073A1 (zh) Tft基板的制作方法
CN112054031B (zh) 有源矩阵基板及其制造方法
US20210124220A1 (en) Active matrix substrate, liquid crystal display device with touch sensor using active matrix substrate, and method for manufacturing active matrix substrate
US10921669B2 (en) Display device and active matrix substrate
CN113345914A (zh) 有源矩阵基板和显示装置
US11226530B2 (en) Active matrix substrate and method for manufacturing active matrix substrate
US20230418123A1 (en) Active matrix substrate and display device
US20230135065A1 (en) Active matrix substrate
US20230178561A1 (en) Active matrix substrate and method for manufacturing same
US11817459B2 (en) Active matrix substrate and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant