CN110648929A - 显示模块、显示装置和制造显示模块的方法 - Google Patents

显示模块、显示装置和制造显示模块的方法 Download PDF

Info

Publication number
CN110648929A
CN110648929A CN201910530852.4A CN201910530852A CN110648929A CN 110648929 A CN110648929 A CN 110648929A CN 201910530852 A CN201910530852 A CN 201910530852A CN 110648929 A CN110648929 A CN 110648929A
Authority
CN
China
Prior art keywords
layer
base layer
hole
display module
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910530852.4A
Other languages
English (en)
Inventor
金雄植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN110648929A publication Critical patent/CN110648929A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请涉及制造显示模块的方法、显示模块以及包括至少一个显示模块的显示装置。制造显示模块的方法包括：设置载体衬底；在载体衬底上设置基底层，基底层限定有显示区域和焊盘区域；在基底层的显示区域和基底层的焊盘区域上设置电路层；在焊盘区域上的电路层和基底层中形成通孔；通过从电路层的上表面将导电材料提供至形成在焊盘区域中的通孔来形成导电部分；以及在基底层下方设置电连接至电路层的电路构件。

Description

显示模块、显示装置和制造显示模块的方法
相关申请的交叉引用
本申请要求于2018年6月27日提交的第10-2018-0073864号韩国专利申请的优先权以及由该申请产生的所有权益，该韩国专利申请的内容通过引用以其整体并入本文。
技术领域
本文的公开内容涉及具有减小的非显示区域的宽度的显示模块、包括该显示模块的显示装置和制造该显示模块的方法。
背景技术
在作为显示面板的后处理设备的模块组装设备中，可执行将显示面板和驱动芯片电连接的过程。这种联接过程可根据驱动芯片安装方法分类为玻璃上芯片(“COG”)安装方法的过程和带式自动接合(“TAB”)安装方法的过程。
COG安装方法是驱动芯片通过其直接安装在显示面板的栅极区域和数据区域上以向显示面板传输电信号的方法。例如，COG安装方法可使用各向异性导电膜(“ACF”)将驱动芯片接合至显示面板。
TAB安装方法是将载带封装或其上安装有驱动芯片的柔性膜接合至显示面板的方法。该方法也使用ACF来将显示面板接合至载带封装或柔性膜的一端并将印刷电路板接合至载带封装或柔性膜的另一端。
发明内容
本公开涉及具有减小的非显示区域的宽度的显示模块，并且涉及用于制造显示模块的显示模块制造方法以及具有该显示模块的显示装置。
本发明实施方式提供制造显示模块的方法，该方法包括：设置载体衬底；在载体衬底上设置基底层，其中基底层限定有显示区域和焊盘区域；在基底层的显示区域和基底层的焊盘区域上设置电路层；在位于焊盘区域上的电路层和基底层中形成通孔；将导电材料从电路层的上表面提供至形成在焊盘区域中的通孔以形成导电部分；以及在基底层下方设置电连接至电路层的电路构件。
在实施方式中，基底层的焊盘区域可限定第一焊盘区域、弯曲区域和第二焊盘区域，其中，形成通孔可包括：在位于第一焊盘区域上的电路层中以及基底层的第一焊盘区域中形成第一接触孔，以及在位于第二焊盘区域上的电路层中以及基底层的第二焊盘区域中形成第二接触孔。
在实施方式中，该方法还可包括：移除弯曲区域的部分；以及弯曲弯曲区域，使得当在显示模块的厚度方向上从平面图观察时第一接触孔和第二接触孔彼此重叠，其中，形成导电部分可包括将导电材料提供至第一接触孔和第二接触孔。
在实施方式中，该方法还可包括：在电路层的上表面上设置第一掩模层；通过对第一掩模层进行图案化来形成第一掩模图案；使用第一掩模图案来形成第一接触孔和第二接触孔；使用第一掩模图案来移除弯曲区域的部分；在电路层的上表面上设置第二掩模层；通过对第二掩模层进行图案化来形成第二掩模图案；以及使用第二掩模图案来对电路层进行图案化。
在实施方式中，该方法还可包括：在电路层的上表面上设置掩模层；通过对掩模层进行图案化来形成第一掩模图案；使用第一掩模图案来形成第一接触孔和第二接触孔；通过对第一掩模图案的一部分进行灰化来形成第二掩模图案；以及使用第二掩模图案来对电路层进行图案化。
在实施方式中，该方法还可包括：在弯曲区域的弯曲之后，对弯曲区域的一部分进行打磨。
在实施方式中，移除弯曲区域的部分可包括：移除弯曲区域的部分，使得基底层的位于弯曲区域中的至少一部分的第一厚度小于基底层的在第一焊盘区域中的第二厚度。
在实施方式中，移除弯曲区域的部分可包括：移除弯曲区域的部分，使得第一焊盘区域和第二焊盘区域通过弯曲区域的剩余部分彼此连接。
在实施方式中，该方法还可包括：对基底层的弯曲区域的上表面或基底层的弯曲区域的下表面进行半切；以及弯曲弯曲区域，使得当在显示模块的厚度方向上从平面图观察时第一接触孔和第二接触孔可彼此重叠，其中，形成导电部分可包括将导电材料提供至第一接触孔和第二接触孔。
在实施方式中，基底层可包括设置在第一焊盘区域中的第一对齐图案和设置在第二焊盘区域中的第二对齐图案，以及该方法还可包括：弯曲弯曲区域使得第二对齐图案与第一对齐图案对齐。
在实施方式中，基底层可包括第一对齐图案，且电路构件包括第二对齐图案，并且该方法还可包括：将电路构件设置在基底层的背表面上，使得第二对齐图案与第一对齐图案对齐。
在实施方式中，基底层可设置为多个，以及形成基底层可包括：在载体衬底上设置初步基底层，其中初步基底层的部分分别限定基底层；以及通过移除初步基底层的一部分形成将基底层彼此连接的连接部分，其中，形成连接部分和形成通孔可同时执行。
在实施方式中，该方法还可包括：通过切割连接部分将基底层彼此分离开。
在本发明的实施方式中，显示模块包括：基底层，基底层限定有第一孔；布线层，设置在基底层上，其中，当在显示模块的厚度方向上从平面图观察时，布线层中的与第一孔对应的区域上限定有第二孔；图像显示元件层，电连接至布线层；电路构件，设置在基底层下方；以及导电部分，从布线层的上部设置到第一孔和第二孔中，并且将布线层和电路构件电连接。
在实施方式中，显示模块还可包括：子基底层，设置在基底层下方，其中，当在显示模块的厚度方向上从平面图观察时，在子基底层中的与第二孔对应的区域上限定有第三孔；以及子布线层，设置在子基底层下方，其中，当在显示模块的厚度方向上从平面图观察时，在子布线层中的与第三孔对应的区域上限定有第四孔。在这种实施方式中，子布线层可电连接至电路构件，且导电部分可设置在第一孔、第二孔、第三孔和第四孔中，以将布线层电连接至电路构件。
在实施方式中，子基底层和电路构件可设置在基底层的背表面上，以及显示模块还可包括将子基底层和电路构件连接的连接导电部分。
在实施方式中，基底层可包括第一对齐图案，并且子基底层可包括第二对齐图案，其中，当在显示模块的厚度方向上从平面图观察时，第一对齐图案可与第二对齐图案对齐。
在实施方式中，基底层可包括第一对齐图案且电路构件可包括第二对齐图案，其中，当在显示模块的厚度方向上从平面图观察时，第一对齐图案可与第二对齐图案对齐。
在实施方式中，当在显示模块的厚度方向上从平面图观察时，基底层可包括：第一侧，在第一方向上延伸且彼此间隔开；第二侧，在与第一方向交叉的第二方向上延伸且彼此间隔开；以及连接侧，将第一侧中的一个连接至第二侧中的一个。
在本发明的实施方式中，显示装置包括：至少一个显示模块，其中，显示模块包括：基底层，基底层限定有第一孔；布线层，设置在基底层上，其中，当在显示模块的厚度方向上从平面图观察时，在布线层中的与第一孔对应的区域上限定有第二孔；子基底层，设置在基底层下方，其中，当在显示模块的厚度方向上从平面图观察时，在子基底层中的与第二孔对应的区域上限定有第三孔；子布线层，设置在子基底层下方，其中，当在显示模块的厚度方向上从平面图观察时，在子布线层中的与第三孔对应的区域上限定有第四孔；电路构件，设置在基底层下方；以及导电部分，设置在第一孔和第二孔中，以将布线层和电路构件电连接。
附图说明
当结合附图考虑时，通过参照以下详细描述，本公开实施方式的以上及其他特征将变得更显而易见，在附图中：
图1是根据本发明实施方式的显示装置的立体图；
图2A是示出根据本发明实施方式的构成显示装置的显示模块的平面图；
图2B是示出根据本发明实施方式的构成显示装置的显示模块的平面图；
图3是示出显示模块的实施方式的、沿着图2B中所示的线I-I'截取的剖视图；
图4是示出显示模块的替代实施方式的、沿着图2B中所示的线I-I'截取的剖视图；
图5A是示出图3和图4中所示的第一对齐图案的平面图；
图5B是示出图3和图4中所示的第二对齐图案的平面图；
图6是示出根据本发明实施方式的像素的电路图；
图7A是根据本发明实施方式的像素的剖视图；
图7B是根据本发明替代实施方式的像素的剖视图；
图8A至图8K是示出根据本发明实施方式的显示模块的制造过程的一部分的剖视图；
图9A至图9C是示出根据本发明替代实施方式的显示模块的制造过程的一部分的剖视图；
图10A至图10C是示出根据本发明另一替代实施方式的显示模块的制造过程的一部分的剖视图；
图11A至图11C是示出根据本发明另一替代实施方式的显示模块的制造过程的一部分的剖视图；
图12是示出根据本发明另一替代实施方式的显示模块的制造过程的一部分的剖视图；
图13A至图13D是示出根据本发明实施方式的显示模块的制造过程的一部分的剖视图；
图13E是根据本发明实施方式的基底层的平面图；以及
图13F是沿着图13E中所示的线II-II'截取的剖视图。
具体实施方式
现将参照示出各种实施方式的附图在下文中更加全面地描述本发明。然而，本发明可以以多种不同的形式实施，并且不应被解释为受限于本文中所阐述的实施方式。更确切地说，提供这些实施方式以使得本公开将是全面和完整的，并且将向本领域技术人员充分地传达本发明的范围。在全文中，相同的参考标号指示相同的元件。
将理解，当谈及到组件(或区域、层、部分等)被称为在另一组件“上”、“连接至”或“组合至”另一组件时，该组件可直接位于所述另一组件上、直接连接至或直接组合至所述另一组件，或者可存在介于其间的第三组件。
此外，在附图中，为进行有效描述，组件的厚度、比例和尺寸被放大。“或”表示“和/或”。“A和B中的至少一者”表示“A和/或B”。“和/或”包括由相关组件限定的一个或多个组合中的全部。
将理解，虽然在本文中可使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应被这些术语限定。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不背离本文中的教导的情况下，以下所讨论的第一元件、第一组件、第一区域、第一层或第一部分可以被称作第二元件、第二组件、第二区域、第二层或第二部分。如本文中所使用的，单数形式“一”、“一个”和“该”旨在包括复数形式，包括“至少一个”，除非上下文另有明确指示。
此外，诸如“下”、“下侧”、“上”和“上侧”的术语用于描述附图中所示的配置的关系。术语基于附图中所示的方向而被描述为相对概念。
在本发明的各种实施方式中，术语“包括(include)”、“包括(comprise)”、“包括(including)”或“包括(comprising)”指定性质、区域、固定数、步骤、过程、元件和/或组件，但是不排除其他性质、区域、固定数、步骤、过程、元件和/或组件。
除非另有定义，否则在本文中使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域中的普通技术人员所通常理解的含义相同的含义。还应当理解的是，术语，诸如在常用的字典中定义的那些术语，应被理解为具有与其在相关技术领域的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则不应以理想化或过于形式化的含义进行解释。
在本文中参照作为理想化实施方式的示意图的剖视图描述了示例性实施方式。同样地，应预期例如由于制造技术和/或公差而导致的、图示中的形状的变型。因此，本文中所描述的示例性实施方式不应被解释为受限于如本文中所示的区域的具体形状，而是应包括例如由制造而导致的形状的偏差。例如，示出或描述为平坦的区域通常可具有粗糙和/或非线性特征。此外，所示的尖角可以是圆润的。因此，图中示出的区域本质上是示意性的，并且它们的形状不旨在示出区域的精确形状，并且不旨在限制本权利要求的范围。
在下文中，将参考附图详细描述本发明的示例性实施方式。
图1是根据本发明实施方式的显示装置的立体图。
参照图1，显示装置DD的实施方式可通过显示区域DA显示图像。在图1中，示出了其中显示区域DA具有由第一方向DR1和与第一方向DR1交叉的第二方向DR2限定的表面的实施方式，但是本发明的实施方式不限于此。在本发明的替代实施方式中，显示装置DD的显示区域DA可具有弯曲形状。
显示装置DD的厚度方向由第三方向DR3指示。作为相对概念，第一方向DR1、第二方向DR2和第三方向DR3所指示的方向可转换为其他方向。在本说明书中，术语“在平面上”表示当在第三方向DR3上从平面图观察时的情形。
在实施方式中，如图1中所示，显示装置DD可以是电视机。替代地，除了诸如监视器或外部广告牌的大型尺寸的电子装置之外，显示装置DD例如可用于诸如个人计算机、笔记本计算机、个人数字终端、汽车导航单元、游戏机、智能手机、平板计算机和相机的中型尺寸的电子装置，但不限于此。在不背离本发明的范围的情况下，显示装置DD可被用于其他电子装置中。
图2A是示出根据本发明实施方式的构成显示装置的显示模块的平面图。
参照图1和图2A，为扩展显示装置DD的尺寸，显示装置DD可包括多个显示模块DM。显示模块DM可分别沿着第一方向DR1和第二方向DR2布置。在实施方式中，如图2A中所示，在第一方向DR1上布置有三个显示模块DM，且在第二方向DR2上布置有三个显示模块DM。在这种实施方式中，布置有总共九个显示模块DM，但不限于此。在这种实施方式中，包括在显示装置DD中的显示模块DM的数量可根据显示装置DD的尺寸或显示模块DM的尺寸而不同地修改。在实施方式中，如图2A中所示，显示模块DM中的每一个可在平面上具有矩形形状，但不限于此。替代地，显示模块DM中的每一个的形状可被不同地修改。
显示模块DM中的每一个可包括显示区域DA0和非显示区域NDA0。在一个实施方式中，例如，显示区域DA0可以是限定有像素发光区域PXA且显示图像的区域，并且非显示区域NDA0可围绕显示区域DA0并且可以不显示图像。
在显示装置DD包括显示模块DM的这种实施方式中，显示装置DD(图1中所示)的显示区域DA可与显示模块DM的显示区域DA0和非显示区域NDA0两者重叠。因此，如果非显示区域NDA0的宽度大于预定宽度，则非显示区域NDA0可被观看者观察到或识别到。当非显示区域NDA0的宽度减小时，可以减小显示模块DM之间的边界可见的可能性。因此，在这种实施方式中，随着非显示区域NDA0的宽度减小，可改善显示装置DD的显示质量。
图2B是示出根据本发明实施方式的构成显示装置的显示模块的平面图。
参照图1和图2B，显示装置DD的实施方式可包括一个显示模块DM1。
显示模块DM1可包括显示区域DA1和非显示区域NDA1。显示模块DM1的显示区域DA1可对应于显示装置DD的显示区域DA。然而，这仅仅是示例性的，并且显示区域DA1可具有比显示区域DA大的面积。随着显示模块DM1的衬底中的非显示区域NDA1的宽度减小，显示模块DM1的显示区域DA1相对于显示模块DM1的总区域的面积比可增加。因此，在不增加衬底的尺寸的情况下，显示屏幕的尺寸可通过增加显示区域DA1的面积比率而增加。
图3是示出显示模块的实施方式的、沿着图2B中所示的线I-I`截取的剖视图。
图3的显示模块DMa是图2B的显示模块DM1或图2A的显示模块DM的实施方式。图2A中的显示模块DM中的每一个可具有与图2B的显示模块DM1不同的尺寸，但是可具有与图2B的显示模块DM1基本上相同的结构。
显示模块DMa包括基底层BL、子基底层SBL、布线层LL、子布线层SLL、图像显示元件层IDL、电路构件CM、覆盖层CL和导电部分CP。
基底层BL和子基底层SBL中的每一个可包括柔性材料，并且例如可以是塑料衬底。塑料衬底可包括选自丙烯酸树脂、甲基丙烯酸树脂、聚异戊二烯、乙烯基树脂、环氧树脂、聚氨酯树脂、纤维素树脂、硅氧烷基树脂、聚酰亚胺基树脂、聚酰胺基树脂和二萘嵌苯树脂中的至少一种。在一个实施方式中，例如，基底层BL和子基底层SBL可包括单层的聚酰亚胺基树脂。然而，本发明不限于此，且可替代地，基底层BL可具有包括多个绝缘层的多层结构(例如，层叠结构)。
第一孔HL1可限定在基底层BL中。第一孔HL1可以是从基底层BL的上表面朝向基底层BL的下表面延伸的孔。
布线层LL可设置在基底层BL的上表面上。布线层LL可限定构成电路层的导电层。第二孔HL2可限定在布线层LL的一个区域中。在一个实施方式中，例如，一个区域可以是在平面上或者当从显示面板DMa或基底层BL的厚度方向(即，第三方向DR3)观察时与第一孔HL1重叠的区域。第二孔HL2可以是从布线层LL的上表面朝向布线层LL的下表面延伸的孔。
子基底层SBL可设置在基底层BL下方。子基底层SBL可具有与基底层BL相同的层结构并且包括与基底层BL相同的材料。子基底层SBL可以是从基底层BL切割的层。在图3中，为便于说明，基底层BL和子基底层SBL以相同的方式被阴影化。
第三孔HL3可限定在子基底层SBL中。在平面上，第三孔HL3可限定在与第一孔HL1和第二孔HL2重叠的区域中。第三孔HL3可以是从子基底层SBL的上表面朝向子基底层SBL的下表面延伸的孔。
子布线层SLL可设置在子基底层SBL下方。子布线层SLL可具有与布线层LL相同的层结构。子布线层SLL可以是通过与布线层LL相同的过程而形成的层。
第四孔HL4可限定在子布线层SLL中。在平面上，第四孔HL4可限定在与第一孔HL1、第二孔HL2和第三孔HL3重叠的区域中。第四孔HL4可以是从子布线层SLL的上表面朝向子布线层SLL的下表面延伸的孔。
根据本发明实施方式，第一孔HL1、第二孔HL2、第三孔HL3和第四孔HL4可在平面上彼此重叠。因此，最上方的布线层LL的上表面到最下方的子布线层SLL的下表面可由第一孔HL1、第二孔HL2、第三孔HL3和第四孔HL4贯穿。通孔由第一孔HL1、第二孔HL2、第三孔HL3和第四孔HL4限定。
导电部分CP可设置在第一孔HL1、第二孔HL2、第三孔HL3和第四孔HL4中。导电部分CP可从布线层LL的上部分设置到第一孔HL1、第二孔HL2、第三孔HL3和第四孔HL4中。导电部分CP的部分CPP可设置在布线层LL的上表面上。因此，布线层LL的上表面的至少一部分可由导电部分CP的部分CPP覆盖。在这种实施方式中，布线层LL与导电部分CP之间的接触可更加稳定，且布线层LL与导电部分CP之间的接触电阻可由于两者之间的接触面积增加而减小。
根据本发明实施方式，导电部分CP延伸通过第一孔HL1、第二孔HL2、第三孔HL3和第四孔HL4，以将设置在基底层BL的上表面上的第一结构和设置在基底层BL的下表面上的第二结构电连接。因此，在这种实施方式中，可省略用于连接第一结构和第二结构的连接构件，并且可省略用于待设置在基底层BL中的连接构件的区域。因此，在这种实施方式中，显示模块DMa的非显示区域NDA1(见图2B)的宽度可减小。
图像显示元件层IDL可设置在布线层LL上方。图像显示元件层IDL可以是操作以显示图像的层。在本发明的实施方式中，图像显示元件层IDL可包括发光二极管(“LED”)元件、例如小型LED元件。在本发明的替代实施方式中，图像显示元件层IDL可包括有机LED、无机LED或有机-无机混合LED。在本发明的另一替代实施方式中，图像显示元件层IDL可包括控制光传输的液晶分子。
覆盖层CL可设置在图像显示元件层IDL上。覆盖层CL可用于密封图像显示元件层IDL。在一个实施方式中，例如，覆盖层CL可保护图像显示元件层IDL免受诸如水分/氧气或灰尘颗粒的外来物质的影响。覆盖层CL可具有层叠结构或者可以是衬底。在一个实施方式中，例如，层叠结构可包括彼此交替堆叠的至少一个有机密封层和至少一个无机密封层。衬底可以是玻璃衬底或塑料衬底。
电路构件CM可设置在基底层BL下方。电路构件CM可提供用于控制图像显示元件层IDL的信号。在一个实施方式中，例如，电路构件CM可以是印刷电路板(“PCB”)、柔性印刷电路板(“FPCB”)、其上安装有驱动芯片的柔性膜或者其上安装有驱动芯片的载带封装。
子基底层SBL和电路构件CM可设置在基底层BL的下表面或背表面BCS上。在实施方式中，粘合构件(未示出)可设置在基底层BL的背表面BCS与子基底层SBL之间以及基底层BL的背表面BCS与电路构件CM之间。在一个实施方式中，例如，粘合构件可以是双面胶带。
在实施方式中，连接子布线层SLL和电路构件CM的连接导电部分CCP可设置在子布线层SLL和电路构件CM下方。连接导电部分CCP可包括导电材料。在一个实施方式中，例如，导电材料可印刷在子布线层SLL和电路构件CM中的每一个上以形成连接导电部分CCP。因此，布线层LL可通过导电部分CP、子布线层SLL和连接导电部分CCP电连接至电路构件CM。
导电材料例如可以是导电墨水或导电胶。导电墨水可以是其中导电颗粒与墨水混合的材料，且导电胶可以是其中导电颗粒分散在液体树脂溶液中的材料。导电颗粒例如可以是有机金属络合物、金属粉末或无机化合物，并且可包括例如铜、碳、石墨烯、金、硅、铂或量子点。然而，上文中所描述的导电颗粒的材料仅仅是示例性的，且导电颗粒不限于以上示例。
基底层BL可包括第一对齐图案AP1，且子基底层SBL可包括第二对齐图案AP2。第一对齐图案AP1可在平面上与第二对齐图案AP2对齐。第一对齐图案AP1可印刷在基底层BL上，且第二对齐图案AP2可印刷在子基底层SBL上。可通过第一对齐图案AP1和第二对齐图案AP2以改善的精度执行基底层BL与子基底层SBL之间的对齐。
图4是示出显示模块的替代实施方式的、沿着图2B中所示的线I-I`截取的剖视图。在图4的描述中，相同的参考标号被分配给与图3中描述的那些组件相同的组件，且将省略或简化其任何重复的详细描述。
图4的显示模块DMb示出了图2B的显示模块DM1或图2A的显示模块DM的替代实施方式。图2A中的显示模块DM中的每一个可具有与图2B的显示模块DM1不同的尺寸，但是可具有与图2B的显示模块DM1基本相同的结构。
显示模块DMb可包括基底层BL、布线层LL、图像显示元件层IDL、电路构件CM、覆盖层CL和导电部分CPa。
在这种实施方式中，如图4中所示，子基底层SBL(见图3)和子布线层SLL(见图3)可在图4中被省略。
导电部分CPa可从布线层LL的上部分设置到第一孔HL1和第二孔HL2中。通孔由第一孔HL1和第二孔HL2限定。导电部分CPa的部分CPPa可设置在布线层LL的上表面上。因此，布线层LL的上表面的至少一部分可由导电部分CPa的部分CPPa覆盖。
电路构件CM设置在基底层BL下方，并且可在平面上或当在显示模块DMb的厚度方向上从平面图观察时设置在与导电部分CPa重叠的区域中。因此，电路构件CM可通过导电部分CPa电连接至布线层LL。
基底层BL可包括第一对齐图案AP1，并且电路构件CM可包括第二对齐图案AP2a。第二对齐图案AP2a可对齐成与第一对齐图案AP1对应。第一对齐图案AP1可印刷在基底层BL上，并且第二对齐图案AP2a可印刷在电路构件CM上。可通过第一对齐图案AP1和第二对齐图案AP2a以改善的精度执行基底层BL与电路构件CM之间的对齐。
图5A是示出图3和图4中所示的第一对齐图案的平面图，且图5B是示出图3和图4中所示的第二对齐图案的平面图。
在实施方式中，如图5A中所示，第一对齐图案AP1可具有十字形状。第二对齐图案AP2可具有与第一对齐图案AP1的形状对应的形状，使得第一对齐图案AP1可与第二对齐图案AP2对齐。在一个实施方式中，例如，如图5B中所示，第二对齐图案AP2可包括布置成设置在第一对齐图案AP1周围的四个矩形形状。
参照图5A和图5B所描述的第一对齐图案AP1和第二对齐图案AP2的形状仅仅是示例性的，且第一对齐图案AP1和第二对齐图案AP2的形状可不同地改变。在一个实施方式中，例如，第一对齐图案AP1和第二对齐图案AP2的形状可相反，也就是说，第一对齐图案AP1和第二对齐图案AP2可分别具有图5B和图5A中所示的形状。在替代实施方式中，第一对齐图案AP1可具有圆形形状或多边形形状，并且只要第二对齐图案AP2具有可与圆形的第一对齐图案AP1或多边形的第一对齐图案AP1对齐的形状，则第二对齐图案AP2具有与第一对齐图案AP1的形状对应的形状。在一个实施方式中，例如，在平面上(或者当在显示模块的厚度方向上从平面图观察时)，第二对齐图案AP2可具有不与第一对齐图案AP1重叠的形状。
图6是示出根据本发明实施方式的像素的电路图。
参照图6，在实施方式中，像素PX可连接至多条信号线。在这种实施方式中，在信号线之中，图6示出了扫描线SL、数据线DL、第一电力线PL1和第二电力线PL2。然而，这仅仅是示例性的，且像素PX可附加地连接至各种信号线，且不限于特定配置。
像素PX可包括图像显示元件ED和像素电路PXC。像素电路PXC可包括第一薄膜晶体管TR1、电容器CAP和第二薄膜晶体管TR2。
第一薄膜晶体管TR1可以是用于控制像素PX的接通和断开的开关晶体管。第一薄膜晶体管TR1可响应于通过扫描线SL传输的栅极信号而传输或阻止通过数据线DL传输的数据信号。
电容器CAP连接至第一薄膜晶体管TR1和第一电力线PL1。电容器CAP充电有与从第一薄膜晶体管TR1传递的数据信号和施加至第一电力线PL1的第一电源电压ELVDD之间的差对应的电荷量。
第二薄膜晶体管TR2连接至第一薄膜晶体管TR1、电容器CAP和图像显示元件ED。第二薄膜晶体管TR2对应于存储在电容器CAP中的电荷量而控制在图像显示元件ED中流动的驱动电流。第二薄膜晶体管TR2的导通时间可通过电容器CAP中充入的电荷量来确定。在导通时间期间，第二薄膜晶体管TR2将通过第一电力线PL1传输的第一电源电压ELVDD提供至图像显示元件ED。
图像显示元件ED连接至第二薄膜晶体管TR2和第二电力线PL2。图像显示元件ED以与通过第二薄膜晶体管TR2传输的信号和通过第二电力线PL2接收的第二电源电压ELVSS之间的差对应的电压发光。
图像显示元件ED包括发光材料。图像显示元件ED可生成对应于发光材料的颜色的光。图像显示元件ED中生成的光的颜色可以是红色、绿色、蓝色和白色中的任一者。
在实施方式中，第一薄膜晶体管TR1和第二薄膜晶体管TR2中的每一个可以是N型薄膜晶体管或P型薄膜晶体管。在一个替代实施方式中，例如，第一薄膜晶体管TR1和第二薄膜晶体管TR2中的一个可以是N型薄膜晶体管，且第一薄膜晶体管TR1和第二薄膜晶体管TR2中的另一个可以是P型薄膜晶体管。
图7A是根据本发明实施方式的像素的剖视图。
参照图6和图7A，图像显示元件ED是微型尺寸LED元件ED1。在一个实施方式中，微型尺寸LED元件ED1可以是具有处于几纳米至几百微米的范围内的尺寸的LED元件。然而，上文中所描述的微型尺寸LED元件ED1的尺寸仅仅是示例性的，且微型尺寸LED元件ED1的尺寸不限于以上所提及的数值范围。
图7A是示出第一薄膜晶体管TR1、第二薄膜晶体管TR2和微型尺寸LED元件ED1的剖视图。
第一薄膜晶体管TR1可包括第一控制电极CE1、第一输入电极IE1、第一输出电极OE1和第一半导体图案SP1。第二薄膜晶体管TR2可包括第二控制电极CE2、第二输入电极IE2、第二输出电极OE2和第二半导体图案SP2。
第一控制电极CE1和第二控制电极CE2可设置在基底层BL上。第一控制电极CE1和第二控制电极CE2可包括金属。
第一绝缘层L1可设置在基底层BL上，并且可覆盖第一控制电极CE1和第二控制电极CE2。在实施方式中，第一控制电极CE1和第二控制电极CE2可设置在第一绝缘层L1与基底层BL之间。
第一半导体图案SP1和第二半导体图案SP2可设置在第一绝缘层L1上。第一半导体图案SP1可在截面上或者在基底层BL的厚度方向上与第一控制电极CE1间隔开，并且第二半导体图案SP2可在截面上或者在基底层BL的厚度方向上与第二控制电极CE2间隔开。
第一半导体图案SP1和第二半导体图案SP2中的每一个可包括半导体材料。在一个实施方式中，例如，第一半导体图案SP1和第二半导体图案SP2可包括彼此相同的半导体材料。替代地，第一半导体图案SP1和第二半导体图案SP2可包括彼此不同的半导体材料。半导体材料可包括选自非晶硅、多晶硅、单晶硅、氧化物半导体和化合物半导体中的至少一种。
第一输入电极IE1和第一输出电极OE1设置在第一半导体图案SP1上，并且第二输入电极IE2和第二输出电极OE2可设置在第二半导体图案SP2上。
第二绝缘层L2可设置在第一绝缘层L1上，并且可覆盖第一半导体图案SP1和第二半导体图案SP2、第一输入电极IE1和第二输入电极IE2、以及第一输出电极OE1和第二输出电极OE2。在实施方式中，第一半导体图案SP1和第二半导体图案SP2、第一输入电极IE1和第二输入电极IE2、以及第一输出电极OE1和第二输出电极OE2可设置在第一绝缘层L1与第二绝缘层L2之间。
第三绝缘层L3可设置在第二绝缘层L2上。在一个实施方式中，例如，第一绝缘层L1和第二绝缘层L2可包括无机材料，并且第三绝缘层L3可包括有机材料。第三绝缘层L3可具有平坦的上表面以在其下方的层上提供平坦表面。
连接第一输出电极OE1和第二控制电极CE2的连接电极CCE可设置在第三绝缘层L3上。在实施方式中，通孔可限定在第二绝缘层L2和第三绝缘层L3中，并且第一输出电极OE1的一部分可通过通孔暴露。连接电极CCE可电连接至第一输出电极OE1的暴露部分。通孔限定成贯通第一绝缘层L1、第二绝缘层L2和第三绝缘层L3，且第二控制电极CE2的一部分可通过通孔暴露。连接电极CCE可电连接至第二控制电极CE2的暴露部分。
第一电极E1可设置在第三绝缘层L3上。通孔限定在第二绝缘层L2和第三绝缘层L3中，并且第二输出电极OE2的一部分可通过通孔暴露。第一电极E1可电连接至第二输出电极OE2的暴露部分。
第二电极E2可设置在第三绝缘层L3上。第二电极E2可电连接至第二电力线PL2(见图6)，以接收第二电源电压ELVSS。
在实施方式中，第一电极E1和第二电极E2可包括彼此相同的材料，例如导电材料。在一个实施方式中，例如，导电材料可包括选自铟锌氧化物(“IZO”)、铟锡氧化物(“ITO”)、铟镓氧化物(“IGO”)、铟锌镓氧化物(“IGZO”)和它们的组合物(例如，混合物和/或化合物)中的至少一种。然而，本发明不限于此。在一个替代实施方式中，例如，导电材料可以是金属材料。金属材料可包括例如钼、银、钛、铜、铝或它们的合金。
微型尺寸LED元件ED1可设置在第一电极E1和第二电极E2上。微型尺寸LED元件ED1可电连接至第一电极E1和第二电极E2。像素发光区域PXA可限定为与设置有微型尺寸LED元件ED1的区域对应的区域。
图7B是根据本发明替代实施方式的像素的剖视图。在图7B的描述中，为与参考图7A描述的组件相同的组件赋予相同的参考标号，且将省略或简化其任何重复的详细描述。
参照图6和图7B，图像显示元件ED是发光元件ED2。发光元件ED2例如可以是有机发光元件。
发光元件ED2可包括第一电极E1a、发光层EM和第二电极E2a。
第一电极E1a可设置在第三绝缘层L3上。通孔限定在第二绝缘层L2和第三绝缘层L3中，并且第二输出电极OE2的一部分可通过通孔暴露。第一电极E1a可电连接至第二输出电极OE2的暴露部分。
在这种实施方式中，如图7B中所示，第四绝缘层L4可设置在第三绝缘层L3上。第四绝缘层L4可覆盖第一电极E1a的一部分并且可暴露第一电极E1a的另一部分。第四绝缘层L4可以是像素限定层。像素发光区域PXA可限定成与通过第四绝缘层L4暴露的第一电极E1a对应。
发光层EM设置在第一电极E1a上。发光层EM可包括发光材料。在一个实施方式中，例如，发光层EM可包括用于发射红光、绿光或蓝光的材料中的至少一种，且可包括荧光材料或磷光材料。发光层EM可响应于第一电极E1a与第二电极E2a之间的电势差来发光。
第二电极E2a设置在发光层EM上。第二电极E2a可与第一电极E1a相对，例如面对第一电极E1a。第二电极E2a可电连接至图6的第二电力线PL2。发光元件ED2可通过第二电极E2a接收第二电源电压ELVSS。
第二电极E2a可包括透射导电材料或半透射半反射导电材料，使得在发光层EM中生成的光可通过第二电极E2a有效地发射。
在实施方式中，虽然图中未示出，但是发光元件ED2还可包括设置在发光层EM与第一电极E1a之间以及发光层EM与第二电极E2a之间中的至少一个位置处的至少一个有机层或至少一个无机层。有机层或无机层控制从第一电极E1a和第二电极E2a流到发光层EM中的电荷或电子的移动，以改善发光元件ED2的光效率和寿命。
图8A至图8K是示出根据本发明实施方式的显示模块的制造过程的一部分的剖视图。图8A至图8K示意性地示出了制造具有图7A中所示的像素的显示模块的过程。
参照图8A，在载体衬底STG1上设置(例如形成)基底层BL。载体衬底STG1例如可以是玻璃衬底。
可在基底层BL中限定显示区域DAB和焊盘区域PDA。在基底层BL的显示区域DAB和焊盘区域PDA上设置或形成电路层CCL。电路层CCL可包括多个导电层、多个绝缘层以及半导体层。在一个实施方式中，例如，多个导电层可包括第一控制电极CE1、第一输入电极IE1、第一输出电极OE1、第二控制电极CE2、第二输入电极IE2、第二输出电极OE2、布线层LL和导电层CDL。多个绝缘层可包括第一绝缘层L1、第二绝缘层L2和第三绝缘层L3。半导体层可包括第一半导体图案SP1和第二半导体图案SP2。
布线层LL可以是通过与导电层CDL相同的过程设置或形成且包括与导电层CDL相同的材料的层。然而，本发明不限于此。在一个替代实施方式中，例如，布线层LL可通过与第一控制电极CE1相同的过程设置或形成，且可以是包括与第一控制电极CE1相同的材料的层。在本发明的另一替代实施方式中，布线层LL可通过与第一输入电极IE1相同的过程设置或形成，且可以是包括与第一输入电极IE1相同的材料的层。
在电路层CCL的上表面上设置或形成第一掩模层MPL。第一掩模层MPL可以是聚合物层。在一个实施方式中，例如，第一掩模层MPL可以是暴露于光或热而改变电阻的光致抗蚀剂层。
参照图8B，通过对第一掩模层MPL(见图8A)进行图案化来设置或形成第一掩模图案MP1。在一个实施方式中，例如，第一掩模层MPL的设置在焊盘区域PDA中的至少一部分可被移除以形成第一掩模图案MP1。第一掩模图案MP1可以是光致抗蚀剂图案。
参照图8C，可使用第一掩模图案MP1在布线层LL和基底层BL中形成孔。可使用湿蚀刻过程或干蚀刻过程，以在布线层LL和基底层BL中形成孔。
可在焊盘区域PDA中限定第一焊盘区域PD1、弯曲区域BA和第二焊盘区域PD2。弯曲区域BA可限定在第一焊盘区域PD1与第二焊盘区域PD2之间。
通过使用第一掩模图案MP1，可在第一焊盘区域PD1中形成第一接触孔CTH1，可在第二焊盘区域PD2中形成第二接触孔CTH2，并且可移除弯曲区域BA的至少一部分。
在这种实施方式中，第一接触孔CTH1由第一孔HL1和第二孔HL2限定，且第二接触孔CTH2由第三孔HL3和第四孔HL4限定。当在显示模块的厚度方向上从平面图观察时，第一孔HL1和第二孔HL2可彼此重叠，且第三孔HL3和第四孔HL4可彼此重叠。弯曲孔BH可限定在弯曲区域BA中。
参照图8D，示出了设置在焊盘区域PDA中的第一掩模图案MP1的平面图。为更好地理解，还示出了通过第一掩模图案MP1形成的第一接触孔CTH1、第二接触孔CTH2和弯曲孔BH。
在这种实施方式中，如图8D中所示，弯曲孔BH可以是与从弯曲区域BA移除的部分对应的区域。在弯曲区域BA的弯曲孔BH的外围部分中，可存在未移除的部分。弯曲孔BH周围的未移除的部分被称为剩余部分RP。第一焊盘区域PD1和第二焊盘区域PD2可通过剩余部分RP彼此连接。
再次参照图8C，在形成第一接触孔CTH1、第二接触孔CTH2和弯曲孔BH之后，移除第一掩模图案MP1。在移除第一掩模图案MP1之后，在电路层CCL上形成第二掩模层(未示出)。第二掩模层可以呈与图8A中所示的第一掩模层MPL基本相同的形式。第二掩模层可以是聚合物层。在一个实施方式中，例如，第二掩模层可以是暴露于光或热而改变电阻的光致抗蚀剂层。
参照图8E，对第二掩模层进行图案化以形成第二掩模图案MP2。在一个实施方式中，例如，第二掩模层的设置在显示区域DAB和焊盘区域PDA中的至少一部分可被移除以形成第二掩模图案MP2。第二掩模图案MP2可以是光致抗蚀剂图案。
使用第二掩模图案MP2对布线层LL和导电层CDL进行图案化。连接电极CCE、第一电极E1和第二电极E2可通过对导电层CDL(见图8C)进行图案化来形成。可使用湿蚀刻过程以形成连接电极CCE、第一电极E1和第二电极E2。然而，这仅仅是示例性的，并且可替代地，可使用干蚀刻过程以形成连接电极CCE、第一电极E1和第二电极E2。
在这种实施方式中，布线LNS和焊盘PDS可通过对布线层LL(见图8C)进行图案化来形成。经图案化的布线层LL可包括布线LNS和焊盘PDS。参照图8F，示出了设置在焊盘区域PDA中的第二掩模图案MP2的平面图。
当在显示模块的厚度方向上从平面图观察时，第二掩模图案MP2可具有与布线层LL(见图8C)的布线LNS和焊盘PDS的形状对应的形状。为了更好地理解，还示出了通过第二掩模图案MP2形成的布线LNS和焊盘PDS的参考标号。
在下文中，在图8G、图8H、图8I和图8J中，未设置在相同的截面平面上的部分通过点线示出。例如，弯曲区域BA中所示的点线可以是以上参考图8D描述的剩余部分RP。
参照图8G，在移除第二掩模图案MP2(见图8F)之后，将微型尺寸LED元件ED1转移到第一电极E1和第二电极E2。在一个实施方式中，例如，可同时转移多个微型尺寸LED元件ED1，或者可转移单个微型尺寸LED元件ED1。
将微型尺寸LED元件ED1转移到第一电极E1和第二电极E2的方法可包括直接转移方法或印刷转移方法。直接转移方法可以是将微型尺寸LED元件ED1直接转移到第一电极E1和第二电极E2的方法。印刷转移方法可以是使用静电头、平坦印或辊印将微型尺寸LED元件ED1转移到第一电极E1和第二电极E2的方法。
参照图8H，将基底层BL移动至弯曲夹具STG2。虽然图中未示出，但是还可在电路层CCL上设置用于保护电路层CCL的保护膜(未示出)。
基底层BL的弯曲区域BA可弯曲成使得第一接触孔CTH1和第二接触孔CTH2重叠。
在弯曲之后，设置在第一焊盘区域PD1下方的第二焊盘区域PD2可限定子基底层SBL(见图3)，且设置在第二焊盘区域PD2的基底层BL上的布线层LL可限定子布线层SLL(见图3)。
参照图8I和图8J，将导电材料CI提供到在平面上彼此重叠的第一接触孔CTH1和第二接触孔CTH2中。通孔由第一接触孔CTH1和第二接触孔CTH2限定。导电材料CI例如可以是导电墨水或导电胶。导电墨水和导电胶中的每一个可包括导电颗粒。在一个实施方式中，例如，导电颗粒可以是有机金属络合物、金属粉末或无机化合物并且可包括例如铜、碳、石墨烯、金、硅、铂或量子点，但不限于此。
将导电材料CI提供(例如，注射)到第一接触孔CTH1和第二接触孔CTH2中，且然后对导电材料CI进行固化以形成导电部分CP。固化可以是热固化、干固化或紫外线(“UV”)固化，但不限于此。
导电部分CP可以将布线LNS和与布线LNS一一对应的焊盘PDS电连接。设置在第一接触孔CTH1中可表示填充由第一接触孔CTH1限定的空的空间。
根据本发明实施方式，形成待连接的对象(例如，布线LNS和焊盘PDS)，且之后形成导电部分CP。因此，布线LNS的上表面的至少一部分可由导电部分CP的部分CPP覆盖。在这种实施方式中，接触区域可因布线LNS与导电部分CP之间的接触面积增加而更加稳定。在这种实施方式中，布线LNS与导电部分CP之间的接触电阻可减小。在本发明的替代实施方式中，焊盘PDS的一部分可具有由导电部分CP的一部分覆盖的形状。
如图8J中所示，可通过磨机GRD对弯曲区域BA进行打磨。然而，这仅仅是示例性的，并且可替代地，可通过激光移除弯曲区域BA或者可通过刀具移除弯曲区域BA。
参照图8K，在基底层BL的背表面上设置电路构件CM。在实施方式中，导电材料可印刷在电路构件CM和焊盘PDS中的每一个上以将电路构件CM和焊盘PDS电连接。因此，可形成连接电路构件CM和焊盘PDS的连接导电部分CCP。
在本发明的实施方式中，如上所述，在设置电路构件CM之前移除弯曲区域BA(见图8J)，本发明不限于此。在一个替代实施方式中，例如，可在通过图8K所示的过程设置电路构件CM之后移除弯曲区域BA。
图9A至图9C是示出根据本发明替代实施方式的显示模块的制造过程的一部分的剖视图。
参照图8A和图9A，在实施方式中，通过对第一掩模层MPL进行图案化来形成第一掩模图案MP1a。在这种实施方式中，第一掩模层MPL的设置在焊盘区域PDA中的至少一部分和第一掩模层MPL的设置在显示区域DAB中的至少一部分被移除以形成第一掩模图案MP1a。
第一掩模图案MP1a可通过例如使用半色调掩膜来形成。因此，可在显示区域DAB和焊盘区域PDA中移除第一掩模层MPL的厚度方向的一部分。因此，显示区域DAB的导电层CDL可不被暴露。图9A中示出了在从第一掩模层MPL移除上述厚度方向的一部分之后的剩余部分MP1a-h和MP1a-ha。在这种实施方式中，第一掩模层MPL在厚度方向上完全被移除的部分可对应于图8D中所示的未设置有第一掩模图案MP1的部分，且从焊盘区域PDA移除第一掩模层MPL的一部分之后的剩余部分MP1a-ha可对应于图8F中所示的未设置有第二掩模图案MP2的部分。
通过使用第一掩模图案MP1a，可在第一焊盘区域PD1中形成第一接触孔CTH1，可在第二焊盘区域PD2中形成第二接触孔CTH2，并且可在弯曲区域BA中形成弯曲孔BH。
参照图9B，对第一掩模图案MP1a(见图9A)进行灰化以形成第二掩模图案MP2a。焊盘区域PDA中的第二掩模图案MP2a可对应于图8F中所示的第二掩模图案MP2。
参照图9C，使用第二掩模图案MP2a来对布线层LL(见图9B)和导电层CDL(见图9B)进行图案化。可通过对导电层CDL进行图案化来形成连接电极CCE、第一电极E1和第二电极E2，并且可对布线层LL进行图案化以形成布线LNS和焊盘PDS。布线层LL可包括布线LNS和焊盘PDS。
由于后续的过程与以上参照图8G至图8K描述的过程基本相同，因此将省略其任何重复的详细描述。
图10A至图10C是示出根据本发明另一替代实施方式的显示模块的制造过程的一部分的剖视图。
参照图8A和图10A，在实施方式中，通过对第一掩模层MPL进行图案化来形成第一掩模图案MP1b。在这种实施方式中，第一掩模层MPL的设置在焊盘区域PDA中的至少一部分和第一掩模层MPL的设置在显示区域DAB中的至少一部分被移除以形成第一掩模图案MP1b。
第一掩模图案MP1b可通过例如使用半色调掩膜来形成。可在显示区域DAB和焊盘区域PDA中移除第一掩模层MPL的厚度方向的一部分。因此，显示区域DAB的导电层CDL和弯曲区域BA的布线层LL可不被暴露。图10A中示出了在从第一掩模层MPL移除厚度方向的一部分之后的剩余部分MP1b-h和MP1b-ha。
参照图10A和图10B，通过使用第一掩模图案MP1b在第一焊盘区域PD1中形成第一接触孔CTH1，且在第二焊盘区域PD2中形成第二接触孔CTH2。此后，对第一掩模图案MP1b进行灰化，并且使用经灰化的掩模图案对布线层LL和导电层CDL进行图案化。可通过对导电层CDL进行图案化来形成连接电极CCE、第一电极E1和第二电极E2。在这种实施方式中，也可移除弯曲区域BA的布线层LL的一部分和弯曲区域BA的基底层BLa的一部分。基底层BLa的位于弯曲区域BA中的至少一部分的第一厚度TN1可小于第一焊盘区域PD1和第二焊盘区域PD2中的每一个的基底层BLa的第二厚度TN2。
参照图10C，将基底层BLa移动到弯曲夹具STG2。可以以如下方式弯曲弯曲区域BA，使得第一接触孔CTH1和第二接触孔CTH2重叠。
根据本发明实施方式，由于弯曲区域BA中的第一厚度TN1(见图10B)小于第一焊盘区域PD1和第二焊盘区域PD2中的每一个的基底层BLa的第二厚度TN2(见图10B)，因此，弯曲区域BA的弯曲可变得更容易。
图11A至图11C是示出根据本发明另一替代实施方式的显示模块的制造过程的一部分的剖视图。
参照图8A和图11A，在实施方式中，通过对第一掩模层MPL进行图案化来形成第一掩模图案MP1c。在这种实施方式中，可移除第一掩模层MPL的设置在焊盘区域PDA中的至少一部分以形成第一掩模图案MP1c，并且可移除第一掩模层MPL的设置在第一焊盘区域PD1和第二焊盘区域PD2中的至少一部分。
通过使用第一掩模图案MP1c，在第一焊盘区域PD1中形成第一接触孔CTH1且在第二焊盘区域PD2中形成第二接触孔CTH2。在形成第一接触孔CTH1和第二接触孔CTH2之后，移除第一掩模图案MP1c。
然后，在电路层CCL上设置或形成第二掩模层(未示出)。第二掩模层可设置成与图8A所示的第一掩模层MPL基本相同的形式。
参照图11B，对第二掩模层进行图案化以形成第二掩模图案MP2c。在一个实施方式中，例如，第二掩模层的设置在显示区域DAB和焊盘区域PDA中的至少一部分可被移除以形成第二掩模图案MP2c。第二掩模图案MP2c可以是光致抗蚀剂图案。
使用第二掩模图案MP2c对布线层LL和导电层CDL进行图案化。可通过对导电层CDL进行图案化来形成连接电极CCE、第一电极E1和第二电极E2。在这种实施方式中，可通过第二掩模图案MP2c对布线层LL进行图案化。
参照图11C，在移除第二掩模图案MP2c(见图11B)之后，对基底层BL的弯曲区域BA进行半切。在一个实施方式中，例如，可通过激光LS对基底层BL进行半切或者可通过刀具对基底层BL进行半切。半切表示对基底层BL的厚度的一部分进行切割而不是对基底层BL的整体厚度进行切割。
在这种实施方式中，由于弯曲区域BA的基底层BL被半切，因此基底层BL的弯曲可变得更容易。
图12是示出根据本发明另一替代实施方式的显示模块的制造过程的一部分的剖视图。
在实施方式中，如图11C中所示，可对基底层BL的上表面进行半切，但是在替代实施方式中，如图12中所示，可对基底层BL的下表面进行半切。
图13A至图13D是示出根据本发明实施方式的显示模块的制造过程的一部分的剖视图。图13E是根据本发明实施方式的基底层的平面图。图13F是沿着图13E中所示的线II-II’截取的剖视图。
参照图13A，在载体衬底STG上设置或形成初步基底层BBL。初步基底层BBL可包括用于确保柔性的材料。在一个实施方式中，例如，初步基底层BBL可包括与以上参考图3描述的基底层BL(见图3)相同的材料。
参照图13B，在初步基底层BBL上设置或形成电路层CCL。电路层CCL可包括多个导电层、多个绝缘层以及半导体层。
参照图13C，使用光致抗蚀剂图案(PR)在初步基底层BBL和电路层CCL中形成通孔CTH和边界孔BCTH。通孔CTH和边界孔BCTH可在相同的时间形成(例如，在相同的过程期间同时形成)。
通孔CTH可包括参考图4描述的第一孔HL1和第二孔HL2。初步基底层BBL的至少一部分可被移除以形成边界孔BCTH，并且基底层BLS1、BLS2和BLS3可通过边界孔BCTH分离开。另外，随着形成边界孔BCTH，可形成连接部分CBL(见图13D)。
参照图13D，两个基底层BLS1和BLS2可彼此间隔开，其中边界孔BCTH位于两者之间。基底层BLS1、BLS2和BLS3中的每一个可构成一个显示模块。
边界孔BCTH可在平面上限定于两个基底层BLS1和BLS2之间以及两个连接部分CBL之间。在图13C中，示出了设置有具有其中边界孔BCTH形成在两个基底层BLS1和BLS2之间以及两个连接部分CBL之间的结构的实施方式，但本发明不限于此。在本发明的一个替代实施方式中，例如，边界孔BCTH可设置为多个，且连接部分CBL可附加地设置在多个边界孔BCTH之间。
根据本发明实施方式，随着非显示区域的宽度减小，在显示模块制造过程期间用于处理的区域也可减小。连接部分CBL可设置成确保用于处理的区域。
参照图13E，可在后续过程中移除连接部分CBL(见图13D)。在一个实施方式中，例如，可通过去角斜切工艺移除连接部分CBL。可通过激光移除连接部分CBL或者可通过刀具移除连接部分CBL。
因此，在这种实施方式中，基底层BLS1可包括在第一方向DR1上延伸的第一侧SD1和在第二方向DR2上延伸的第二侧SD2、以及用于连接第一侧SD1中的一个和第二侧SD2中的一个的连接侧CD。在实施方式中，在连接部分CBL设置在邻近于四个顶点的部分中的情况下，连接侧CD的数量可以是四个。在本发明的替代实施方式中，在连接部分CBL设置在邻近于两个顶点的部分中的情况下，可存在两个连接侧CD。
图13E示出了连接侧CD具有直线形状的实施方式，但本发明不限于此。在一个替代实施方式中，例如，连接侧CD可在平面上具有弯曲形状。
图13F是沿着图13E中所示的线II-II’截取的剖视图。电路构件CM可直接设置在基底层BL下方，且电路构件CM可通过设置在通孔CTH中的导电部分CP电连接至电路层CCL。因此，非显示区域的宽度可减小。
根据本发明的实施方式，孔限定在显示面板的基底层中，且设置在基底层的一侧上的布线层和设置在基底层的另一侧上的电路构件可通过设置在孔中的导电部分电连接。因此，显示面板的非显示区域的宽度可减小。
在这种实施方式中，导电部分的一部分可覆盖布线层的一部分。随着导电部分和布线层的接触面积增加，接触电阻可减小，且另外，随着接触面积增加，布线层与导电部分之间的接触可更加稳定。
尽管已描述了本发明的一些示例性实施方式，但是应理解本发明不应限于这些示例性实施方式，而是可由本领域普通技术人员在随附的所要求保护的本发明的精神和范围内进行各种改变和修改。

Claims (20)

1.制造显示模块的方法，所述方法包括：
设置载体衬底；
在所述载体衬底上设置基底层，所述基底层限定有显示区域和焊盘区域；
在所述基底层的所述显示区域和所述基底层的所述焊盘区域上设置电路层；
在所述焊盘区域上的所述电路层和所述基底层中形成通孔；
通过从所述电路层的上表面将导电材料提供至形成在所述焊盘区域中的所述通孔来形成导电部分；以及
在所述基底层下方设置电连接至所述电路层的电路构件。
2.如权利要求1所述的方法，其中，
所述基底层的所述焊盘区域限定有第一焊盘区域、弯曲区域和第二焊盘区域，以及
形成所述通孔包括：
在所述第一焊盘区域上的所述电路层中以及在所述基底层的所述第一焊盘区域中形成第一接触孔；以及
在所述第二焊盘区域上的所述电路层中以及在所述基底层的所述第二焊盘区域中形成第二接触孔。
3.如权利要求2所述的方法，还包括：
移除所述弯曲区域的部分；以及
弯曲所述弯曲区域使得当在所述显示模块的厚度方向上从平面图观察时所述第一接触孔和所述第二接触孔彼此重叠，
其中，形成所述导电部分包括：将所述导电材料提供至所述第一接触孔和所述第二接触孔。
4.如权利要求3所述的方法，还包括：
在所述电路层的所述上表面上设置第一掩模层；
通过对所述第一掩模层进行图案化来形成第一掩模图案；
使用所述第一掩模图案来形成所述第一接触孔和所述第二接触孔；
使用所述第一掩模图案来移除所述弯曲区域的所述部分；
在所述电路层的所述上表面上设置第二掩模层；
通过对所述第二掩模层进行图案化来形成第二掩模图案；以及
使用所述第二掩模图案来对所述电路层进行图案化。
5.如权利要求3所述的方法，还包括：
在所述电路层的所述上表面上设置掩模层；
通过对所述掩模层进行图案化来形成第一掩模图案；
使用所述第一掩模图案来形成所述第一接触孔和所述第二接触孔；
通过对所述第一掩模图案的一部分进行灰化来形成第二掩模图案；以及
使用所述第二掩模图案来对所述电路层进行图案化。
6.如权利要求3所述的方法，还包括：
在弯曲所述弯曲区域之后，对所述弯曲区域的一部分进行打磨。
7.如权利要求3所述的方法，其中，移除所述弯曲区域的所述部分包括：移除所述弯曲区域的所述部分，使得所述基底层的位于所述弯曲区域中的至少一部分的第一厚度小于所述基底层的在所述第一焊盘区域中的第二厚度。
8.如权利要求3所述的方法，其中，
移除所述弯曲区域的所述部分包括：移除所述弯曲区域的所述部分，使得所述第一焊盘区域和所述第二焊盘区域通过所述弯曲区域的剩余部分彼此连接。
9.如权利要求2所述的方法，还包括：
对所述基底层的所述弯曲区域的上表面或所述基底层的所述弯曲区域的下表面进行半切；以及
弯曲所述弯曲区域，使得当在所述显示模块的厚度方向上从平面图观察时所述第一接触孔和所述第二接触孔彼此重叠，
其中，形成所述导电部分包括：将所述导电材料提供至所述第一接触孔和所述第二接触孔。
10.如权利要求2所述的方法，其中，
所述基底层包括设置在所述第一焊盘区域中的第一对齐图案和设置在所述第二焊盘区域中的第二对齐图案，以及
所述方法还包括：弯曲所述弯曲区域使得所述第二对齐图案与所述第一对齐图案对齐。
11.如权利要求1所述的方法，其中，
所述基底层包括第一对齐图案，以及
所述电路构件包括第二对齐图案，
所述方法还包括：将所述电路构件设置在所述基底层的背表面上，使得所述第二对齐图案与所述第一对齐图案对齐。
12.如权利要求1所述的方法，其中，
所述基底层设置为多个，以及
设置所述基底层包括：
在所述载体衬底上设置初步基底层，所述初步基底层的部分分别限定所述基底层；以及
通过移除所述初步基底层的一部分形成将所述基底层彼此连接的连接部分，
其中，形成所述连接部分和形成所述通孔同时执行。
13.如权利要求12所述的方法，还包括：
通过切割所述连接部分将所述基底层彼此分离开。
14.显示模块，包括：
基底层，所述基底层限定有第一孔；
布线层，设置在所述基底层上，其中，当在所述显示模块的厚度方向上从平面图观察时，在所述布线层中的与所述第一孔对应的区域上限定有第二孔；
图像显示元件层，电连接至所述布线层；
电路构件，设置在所述基底层下方；以及
导电部分，从所述布线层的上部设置到所述第一孔和所述第二孔中，并且将所述布线层和所述电路构件电连接。
15.如权利要求14所述的显示模块，还包括：
子基底层，设置在所述基底层下方，其中，当在所述显示模块的所述厚度方向上从所述平面图观察时，在所述子基底层中的与所述第二孔对应的区域上限定有第三孔；以及
子布线层，设置在所述子基底层下方，其中，当在所述显示模块的所述厚度方向上从所述平面图观察时，在所述子布线层中的与所述第三孔对应的区域上限定有第四孔，
其中，
所述子布线层电连接至所述电路构件，以及
所述导电部分设置在所述第一孔、所述第二孔、所述第三孔和所述第四孔中，以将所述布线层电连接至所述电路构件。
16.如权利要求15所述的显示模块，其中，
所述子基底层和所述电路构件设置在所述基底层的背表面上，
所述显示模块还包括将所述子基底层和所述电路构件连接的连接导电部分。
17.如权利要求15所述的显示模块，其中，
所述基底层包括第一对齐图案，以及
所述子基底层包括第二对齐图案，
其中，当在所述显示模块的所述厚度方向上从所述平面图观察时，所述第一对齐图案与所述第二对齐图案对齐。
18.如权利要求14所述的显示模块，其中，
所述基底层包括第一对齐图案，以及
所述电路构件包括第二对齐图案，
其中，当在所述显示模块的所述厚度方向上从所述平面图观察时，所述第一对齐图案与所述第二对齐图案对齐。
19.如权利要求14所述的显示模块，其中，当在所述显示模块的所述厚度方向上从所述平面图观察时，所述基底层包括：
第一侧，在第一方向上延伸且彼此间隔开；
第二侧，在与所述第一方向交叉的第二方向上延伸且彼此间隔开；以及
连接侧，将所述第一侧中的一个连接至所述第二侧中的一个。
20.显示装置，包括至少一个显示模块，
其中，所述显示模块包括：
基底层，所述基底层限定有第一孔；
布线层，设置在所述基底层上，其中，当在所述显示模块的厚度方向上从平面图观察时，在所述布线层中的与所述第一孔对应的区域上限定有第二孔；
子基底层，设置在所述基底层下方，其中，当在所述显示模块的所述厚度方向上从所述平面图观察时，在所述子基底层中的与所述第二孔对应的区域上限定有第三孔；
子布线层，设置在所述子基底层下方，其中，当在所述显示模块的所述厚度方向上从所述平面图观察时，在所述子布线层中的与所述第三孔对应的区域上限定有第四孔；
电路构件，设置在所述基底层下方；以及
导电部分，设置在所述第一孔和所述第二孔中，以将所述布线层和所述电路构件电连接。
CN201910530852.4A 2018-06-27 2019-06-19 显示模块、显示装置和制造显示模块的方法 Pending CN110648929A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180073864A KR102645335B1 (ko) 2018-06-27 2018-06-27 표시 모듈, 표시 장치 및 표시 모듈 제조 방법
KR10-2018-0073864 2018-06-27

Publications (1)

Publication Number Publication Date
CN110648929A true CN110648929A (zh) 2020-01-03

Family

ID=67060303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910530852.4A Pending CN110648929A (zh) 2018-06-27 2019-06-19 显示模块、显示装置和制造显示模块的方法

Country Status (4)

Country Link
US (2) US10998511B2 (zh)
EP (1) EP3588570A3 (zh)
KR (1) KR102645335B1 (zh)
CN (1) CN110648929A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110349974A (zh) * 2019-06-25 2019-10-18 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示装置
KR20230022332A (ko) * 2021-08-05 2023-02-15 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039377A (zh) * 2017-06-16 2017-08-11 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
US20180033980A1 (en) * 2016-07-29 2018-02-01 Samsung Display Co., Ltd. Display device
CN107768405A (zh) * 2016-08-19 2018-03-06 三星显示有限公司 显示设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370698B1 (ko) * 1992-09-08 2003-03-31 세이코 엡슨 가부시키가이샤 액정표시장치
US9504124B2 (en) * 2013-01-03 2016-11-22 Apple Inc. Narrow border displays for electronic devices
KR102066087B1 (ko) 2013-05-28 2020-01-15 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
KR102176719B1 (ko) 2013-10-14 2020-11-10 삼성디스플레이 주식회사 플렉서블 표시판 및 그 제조 방법
US9706607B2 (en) * 2014-12-10 2017-07-11 Lg Display Co., Ltd. Flexible display device with multiple types of micro-coating layers
CN104851892A (zh) 2015-05-12 2015-08-19 深圳市华星光电技术有限公司 窄边框柔性显示装置及其制作方法
KR102539495B1 (ko) 2016-05-25 2023-06-05 엘지디스플레이 주식회사 플렉서블 표시패널 및 플렉서블 표시장치
JP2018054719A (ja) 2016-09-27 2018-04-05 株式会社ジャパンディスプレイ 半導体装置および表示装置
KR102405120B1 (ko) 2016-09-29 2022-06-08 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
KR102649257B1 (ko) 2016-09-30 2024-03-19 엘지디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
CN108206196A (zh) * 2016-12-16 2018-06-26 京东方科技集团股份有限公司 一种有机电致发光显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180033980A1 (en) * 2016-07-29 2018-02-01 Samsung Display Co., Ltd. Display device
CN107768405A (zh) * 2016-08-19 2018-03-06 三星显示有限公司 显示设备
CN107039377A (zh) * 2017-06-16 2017-08-11 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置

Also Published As

Publication number Publication date
US10998511B2 (en) 2021-05-04
US20200006681A1 (en) 2020-01-02
KR102645335B1 (ko) 2024-03-11
US11864455B2 (en) 2024-01-02
EP3588570A3 (en) 2020-02-26
US20210226140A1 (en) 2021-07-22
EP3588570A2 (en) 2020-01-01
KR20200001654A (ko) 2020-01-07

Similar Documents

Publication Publication Date Title
CN107799555B (zh) 有机发光显示装置及其制造方法
CN108206200B (zh) 有机发光显示装置
US9798203B2 (en) Semiconductor device and display device
KR20190075869A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
CN113130463B (zh) 一种发光基板及其制备方法、显示装置
CN112542087B (zh) 显示装置
KR20200119581A (ko) 디스플레이 패널 및 그의 제조 방법
US12068435B2 (en) Display device and method of fabricating the same
US11864455B2 (en) Display module, display device, and method of manufacturing the display module
US12046701B2 (en) Display device
CN112310164A (zh) 显示装置及制作显示装置的方法
CN114613811A (zh) 电致发光显示装置
US11984434B2 (en) Light unit and display device including the same
JP2018098188A (ja) 発光表示装置及びその製造方法
CN113257875A (zh) 制造导电图案的方法、显示装置及制造显示装置的方法
KR20180135335A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20220078380A (ko) 표시장치
KR20180069367A (ko) 유기 발광 표시 장치 및 그의 제조 방법
KR100766933B1 (ko) 평판 표시장치
US20230343899A1 (en) Display device and manufacturing method therefor
US12118922B2 (en) Display apparatus
US20220328612A1 (en) Display device
KR20170014951A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
CN113921568A (zh) 显示装置
CN117873341A (zh) 一种显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination