CN110634523A - 一种非易失存储器处理方法及装置 - Google Patents
一种非易失存储器处理方法及装置 Download PDFInfo
- Publication number
- CN110634523A CN110634523A CN201810664004.8A CN201810664004A CN110634523A CN 110634523 A CN110634523 A CN 110634523A CN 201810664004 A CN201810664004 A CN 201810664004A CN 110634523 A CN110634523 A CN 110634523A
- Authority
- CN
- China
- Prior art keywords
- voltage
- preset
- leakage
- programming
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
- G11C16/3477—Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing
Landscapes
- Read Only Memory (AREA)
Abstract
本发明实施例提供了一种非易失存储器处理方法及装置,该方法包括:当对非易失存储器进行编程时,对被选中的第一字线WL施加预设编程电压;对未被选中的第二字线WL施加预设防漏电压。本发明实施例在对非易失存储器进行编程时,对被选中的第一字线WL施加预设编程电压;且对未被选中的第二字线WL施加预设防漏电压;该预设防漏电压会将第二字线WL对应的非编程存储单元通道中的电压保持在较高值,避免了因非编程存储单元通道漏电现象引起的CG端与通道间电势差增高,进而避免了编程错误现象的发生,提升了非易失存储器数据存储的正确率,保证了非易失存储器的可靠性。
Description
技术领域
本发明涉及存储器处理技术领域,特别是涉及一种非易失存储器处理方法及装置。
背景技术
随着各种电子装置及嵌入式系统等的发展,非易失性存储器件被广泛应用于电子产品中。以非易失性存储器NAND闪存(NAND Flash Memory)为例,NAND存储器由多个存储单元(cell)组成,一个存储单元可以包括源极(S,source),漏极(D,drain),栅极(G,gate),以及浮栅(FG,floating gate),在对各存储单元进行编程操作时,通过将G端加高电压和D端加低电压,将通道中的电子写到FG中。
现有技术中,对NAND闪存进行编程操作时,通常以page为单位,每个page中有多个存储单元,同一page上的各存储单元共用一条WL(Word line,字线),编程时各存储单元的G端会设置高电压;同时,将需要编程的编程存储单元开启,使得编程存储单元的通道电压为低电压,编程存储单元的G端与通道间的电势差较大,实现对编程存储单元的编程;将不需要编程的非编程存储单元关闭,使得非编程存储单元的通道电压自动推高到该非编程存储单元通道对应的高电压,非编程存储单元的G端与通道间的电势差较小,从而避免非编程存储单元被编程。
然而,发明人在研究上述技术方案的过程中发现,上述技术方案存在如下缺陷:在对NAND闪存进行编程操作的过程中,经常存在非编程存储单元被编程的现象,导致非易失存储器中存储数据发生错误。
发明内容
鉴于上述问题,提出了本发明实施例的一种非易失存储器处理方法及装置,以提升非易失存储器进行编程操作时存储数据的正确率。
根据本发明的第一方面,提供了一种非易失存储器处理方法,所述方法包括:
当对非易失存储器进行编程时,对被选中的第一字线WL施加预设编程电压;
对未被选中的第二字线WL施加预设防漏电压。
优选地,所述预设防漏电压为:将连通电压与预设电压差值进行线性计算得到。
优选地,所述对未被选中的第二字线WL施加预设防漏电压的步骤,包括:
根据预设防漏电压列表对未被选中的第二字线WL施加预设防漏电压;其中,所述预设防漏电压列表为,预先对所述非易失存储器进行防漏电压测试得到。
优选地,所述预设防漏电压列表包括:预设防漏电压与施加进程的对应关系。
优选地,当去除对所述第一字线WL中施加的所述预设编程电压时,去除对所述第二字线WL施加的所述预设防漏电压。
根据本发明的第二方面,提供了一种非易失存储器处理装置,所述装置包括:
第一施加模块,用于当对非易失存储器进行编程时,对被选中的第一字线WL施加预设编程电压;
第二施加模块,用于对未被选中的第二字线WL施加预设防漏电压。
优选地,所述预设防漏电压为:将连通电压与预设电压差值进行线性计算得到。
优选地,所述第二施加模块包括:
第二施加子模块,用于根据预设防漏电压列表对未被选中的第二字线WL施加预设防漏电压;其中,所述预设防漏电压列表为,预先对所述非易失存储器进行防漏电压测试得到。
优选地,所述预设防漏电压列表包括:预设防漏电压与施加进程的对应关系。
优选地,所述装置还包括:去除模块,用于当去除对所述第一字线WL中施加的所述预设编程电压时,去除对所述第二字线WL施加的所述预设防漏电压。
本发明实施例中,发现了现有技术中存在非编程存储单元被编程现象的原因是:非编程存储单元的通道会发生漏电现象,随着漏电的进行,该非编程存储单元的通道电压会不断减小,导致非编程存储单元的CG端与通道间的电势差逐渐升高,若电势差升高到一定值,则该非编程存储单元会被弱编程。因此,本发明实施例在对非易失存储器进行编程时,对被选中的第一字线WL施加预设编程电压;且对未被选中的第二字线WL施加预设防漏电压;该预设防漏电压会将第二字线WL对应的非编程存储单元通道中的电压保持在较高值,避免了因非编程存储单元通道漏电现象引起的CG端与通道间电势差增高,进而避免了编程错误现象的发生,提升了非易失存储器数据存储的正确率,保证了非易失存储器的可靠性。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1是本发明实施例提供的一种非易失存储器处理方法的流程图;
图2是本发明实施例提供的一种NAND Flash存储单元示意图;
图3是本发明实施例提供的一种存储块示意图;
图4是本发明实施例提供的一种非编程存储单元通道漏电示意图;
图5是本发明实施例提供的一种防漏电压施加示意图;
图6是本发明实施例提供的一种非易失存储器处理装置的框图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。应当理解,此处所描述的具体实施例仅用以解释本发明,仅仅是本发明一部分实施例,而不是全部的实施例,并不用于限定本发明。
实施例一
参照图1,示出了一种非易失存储器处理方法的流程图,具体可以包括如下步骤:
本发明实施例中,以非易失存储器NAND Flash为例,NAND Flash的存储单元如图2所示,标号21代表控制栅极(Control gate,CG);标号22代表浮置栅极(Floating gate,FG);标号23代表漏极(Drain);标号24代表源极(Source)。
在对非易失存储器进行编程操作时,通过在控制栅极21加高压,和在漏极23加低压,则可以将存储单元通道(Channel)中的电子写到浮置栅极22中,完成编程操作。
NAND Flash的存储阵列如图3所示,标号30代表一个存储块(block),标号31、32、33、34、35、36分别代表一根字线WL。具体应用中,每个block中可以包含多个page,每个page中包含多个存储单元(cell)。在进行读写操作时都是以page为单位,同一page上的所有存储单元共用一条WL,如图3所示,标号31、32、33、34、35、36的字线分别对应一个page,所以对单个存储单元进行编程操作时,同一page上的其它存储单元的控制栅极都会看到高压,如果不做特殊处理其它存储单元就会被一起编程。一般做法是将不需要被编程的非编程存储单元对应的单元串(String)关掉,以图3为例,每纵向一列可以认为是一个单元串,这样它所在的Channel电势就会boost(推高)起来,从而降低Control Gate到Channel的电势差,避免被编程,即不需要被编程的非编程存储单元是通过降低Control Gate和Channel的电势差实现的。
但是,申请人在经过大量的研究后发现,非编程存储单元的Channel在boost起来以后会存在漏电现象,如图4所示,WLn表示任一条字线对应的电压,VPASS代表连通电压,VPGM代表预设编程电压,Boost Channel代表不需要编程的非编程存储单元通道电压,对任意字线WLn对应的page进行编程时,非编程存储单元的Boost Channel会存在漏电现象,标号41可以代表Boost Channel的漏电过程。
随着Boost Channel漏电的进行,该非编程存储单元的通道电压会不断减小,导致非编程存储单元的CG端与通道间的电势差逐渐升高,若电势差升高到一定值,则该非编程存储单元会被弱编程,导致非易失存储器存储数据发生错误。
针对该发现,本发明实施例中,在对非易失存储器进行编程时,对被选中的第一字线WL施加预设编程电压;且对未被选中的第二字线WL施加预设防漏电压。具体如步骤101和步骤102。
步骤101:当对非易失存储器进行编程时,对被选中的第一字线WL施加预设编程电压。
步骤102:对未被选中的第二字线WL施加预设防漏电压。
具体应用中,被选中的第一字线对应的可以是需要被编程的page,未被选中的第二字线对应的可以是不需要被编程的page。
如图5所示,标号51可以代表第一字线,标号52可以代表第二字线,初始时第一字线和第二字线中都可以设置连通电压VPASS,使得第一字线和第二字线处于导通状态,在对第一施加预设编程电压VPGM时,对第二字线施加预设防漏电压,通常该预设防漏电压大于VPASS,则该预设防漏电压可以提高第二字线对应的非编程存储单元的Channel电势,抵消因漏电现象导致的Channel电势降低值,避免了因非编程存储单元通道漏电现象引起的CG端与通道间电势差增高,进而避免了编程错误现象的发生,提升了非易失存储器数据存储的正确率,保证了非易失存储器的可靠性。
作为本发明实施例的一种优选方案,预设防漏电压可以为:将连通电压与预设电压差值进行线性计算得到。
具体应用中,预设防漏电压可以通过下述公式获得:
Vfl=Vpass+t*△V
其中,Vfl代表预设防漏电压,Vpass代表连通电压,△V代表预设电压差值,t代表当前时刻与对被选中的第一字线WL施加预设编程电压的时刻的差值。
则随着编程的进行,预设防漏电压缓慢增加,提高第二字线对应的非编程存储单元的Channel电势,抵消因漏电现象导致的Channel电势降低值,避免了因非编程存储单元通道漏电现象引起的CG端与通道间电势差增高,进而避免了编程错误现象的发生。
可以理解,本领域技术人员还可以将预设电压差值设定为变化的值,或者根据实际应用场景采用其他的方式将连通电压与预设电压差值进行线性计算得到预设防漏电压,本发明实施例对此不作具体限定。
作为本发明实施例的一种优选方案,步骤102可以包括:根据预设防漏电压列表对未被选中的第二字线WL施加预设防漏电压;其中,所述预设防漏电压列表为,预先对所述非易失存储器进行防漏电压测试得到。其中,所述预设防漏电压列表可以包括:预设防漏电压与施加进程的对应关系。
本发明实施例中,可以预先对非易失存储器进行防漏电压测试,确定出在施加防漏电压的施加进程中,各时刻施加的预设防漏电压的合适值,并根据预设防漏电压与施加进程的对应关系,确定预设防漏电压列表。
具体应用中,施加进程具体可以为,从对未被选中的第二字线WL施加预设防漏电压开始计时,之后的每个时刻都对应着相应的施加进程,施加进程可以表现为时刻值。则当对未被选中的第二字线WL施加预设防漏电压时,可以根据预设防漏电压列表中预设防漏电压与施加进程的对应关系,在各施加进程对应的时刻,从预设防漏电压列表中匹配到对应的预设防漏电压,并对未被选中的第二字线WL施加该匹配得到的预设防漏电压。
本发明实施例中,由于预先设定符合非易失存储器性能的预设防漏电压列表,能达到更好的防漏电效果,进一步提升非易失存储器存储数据的正确率。
作为本发明实施例的一种优选方案,步骤102之后还可以包括:当去除对所述第一字线WL中施加的所述预设编程电压时,去除对所述第二字线WL施加的所述预设防漏电压。
本发明实施例中,当去除对第一字线WL中施加的所述预设编程电压时,可以认为对第一字线对应的page编程结束,则可以相应的去除对第二字线WL施加的所述预设防漏电压,避免多余的功耗产生。
综上所述,本发明实施例中,发现了现有技术中存在非编程存储单元被编程现象的原因是:非编程存储单元的通道会发生漏电现象,随着漏电的进行,该非编程存储单元的通道电压会不断减小,导致非编程存储单元的CG端与通道间的电势差逐渐升高,若电势差升高到一定值,则该非编程存储单元会被弱编程。因此,本发明实施例在对非易失存储器进行编程时,对被选中的第一字线WL施加预设编程电压;且对未被选中的第二字线WL施加预设防漏电压;该预设防漏电压会将第二字线WL对应的非编程存储单元通道中的电压保持在较高值,避免了因非编程存储单元通道漏电现象引起的CG端与通道间电势差增高,进而避免了编程错误现象的发生,提升了非易失存储器数据存储的正确率,保证了非易失存储器的可靠性。
需要说明的是,对于前述的方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明并不受所描述的动作顺序的限制,因为依据本发明,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作并不一定是本发明所必需的。
实施例二
参照图6,示出了一种非易失存储器处理装置的框图,该装置具体可以包括:
第一施加模块210,用于当对非易失存储器进行编程时,对被选中的第一字线WL施加预设编程电压;
第二施加模块220,用于对未被选中的第二字线WL施加预设防漏电压。
优选地,上述装置还可以包括:
去除模块,用于当去除对所述第一字线WL中施加的所述预设编程电压时,去除对所述第二字线WL施加的所述预设防漏电压。
所述预设防漏电压为:将连通电压与预设电压差值进行线性计算得到。
所述第二施加模块220包括:
第二施加子模块,用于根据预设防漏电压列表对未被选中的第二字线WL施加预设防漏电压;其中,所述预设防漏电压列表为,预先对所述非易失存储器进行防漏电压测试得到。
所述预设防漏电压列表包括:预设防漏电压与施加进程的对应关系。
本发明实施例中,发现了现有技术中存在非编程存储单元被编程现象的原因是:非编程存储单元的通道会发生漏电现象,随着漏电的进行,该非编程存储单元的通道电压会不断减小,导致非编程存储单元的CG端与通道间的电势差逐渐升高,若电势差升高到一定值,则该非编程存储单元会被弱编程。因此,本发明实施例在对非易失存储器进行编程时,对被选中的第一字线WL施加预设编程电压;且对未被选中的第二字线WL施加预设防漏电压;该预设防漏电压会将第二字线WL对应的非编程存储单元通道中的电压保持在较高值,避免了因非编程存储单元通道漏电现象引起的CG端与通道间电势差增高,进而避免了编程错误现象的发生,提升了非易失存储器数据存储的正确率,保证了非易失存储器的可靠性。
对于装置实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白,本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此,本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
在一个典型的配置中,所述计算机设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。内存可能包括计算机可读介质中的非永久性存储器,随机存取存储器(RAM)和/或非易失性内存等形式,如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括,但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带,磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质,可用于存储可以被计算设备访问的信息。按照本文中的界定,计算机可读介质不包括非持续性的电脑可读媒体(transitory media),如调制的数据信号和载波。
本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程非易失存储器处理终端设备的处理器以产生一个机器,使得通过计算机或其他可编程非易失存储器处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程非易失存储器处理终端设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程非易失存储器处理终端设备上,使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种非易失存储器处理方法和一种非易失存储器处理装置,进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种非易失存储器处理方法,其特征在于,所述方法包括:
当对非易失存储器进行编程时,对被选中的第一字线WL施加预设编程电压;
对未被选中的第二字线WL施加预设防漏电压。
2.根据权利要求1所述的方法,其特征在于,所述预设防漏电压为:将连通电压与预设电压差值进行线性计算得到。
3.根据权利要求1所述的方法,其特征在于,所述对未被选中的第二字线WL施加预设防漏电压的步骤,包括:
根据预设防漏电压列表对未被选中的第二字线WL施加预设防漏电压;其中,所述预设防漏电压列表为,预先对所述非易失存储器进行防漏电压测试得到。
4.根据权利要求3所述的方法,其特征在于,所述预设防漏电压列表包括:预设防漏电压与施加进程的对应关系。
5.根据权利要求1所述的方法,其特征在于,还包括:当去除对所述第一字线WL中施加的所述预设编程电压时,去除对所述第二字线WL施加的所述预设防漏电压。
6.一种非易失存储器处理装置,其特征在于,所述装置包括:
第一施加模块,用于当对非易失存储器进行编程时,对被选中的第一字线WL施加预设编程电压;
第二施加模块,用于对未被选中的第二字线WL施加预设防漏电压。
7.根据权利要求6所述的装置,其特征在于,所述预设防漏电压为:将连通电压与预设电压差值进行线性计算得到。
8.根据权利要求6所述的装置,其特征在于,所述第二施加模块包括:
第二施加子模块,用于根据预设防漏电压列表对未被选中的第二字线WL施加预设防漏电压;其中,所述预设防漏电压列表为,预先对所述非易失存储器进行防漏电压测试得到。
9.根据权利要求8所述的装置,其特征在于,所述预设防漏电压列表包括:预设防漏电压与施加进程的对应关系。
10.根据权利要求6所述的装置,其特征在于,还包括:
去除模块,用于当去除对所述第一字线WL中施加的所述预设编程电压时,去除对所述第二字线WL施加的所述预设防漏电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810664004.8A CN110634523A (zh) | 2018-06-25 | 2018-06-25 | 一种非易失存储器处理方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810664004.8A CN110634523A (zh) | 2018-06-25 | 2018-06-25 | 一种非易失存储器处理方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110634523A true CN110634523A (zh) | 2019-12-31 |
Family
ID=68968572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810664004.8A Pending CN110634523A (zh) | 2018-06-25 | 2018-06-25 | 一种非易失存储器处理方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110634523A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101847438A (zh) * | 2009-03-25 | 2010-09-29 | 三星电子株式会社 | 闪存器件、编程方法和存储器系统 |
CN102906820A (zh) * | 2010-05-24 | 2013-01-30 | 桑迪士克科技股份有限公司 | 用同步耦合编程非易失性存储器 |
US20160148691A1 (en) * | 2014-11-21 | 2016-05-26 | Sandisk Technologies Inc. | NAND Boosting Using Dynamic Ramping of Word Line Voltages |
CN107393590A (zh) * | 2016-04-04 | 2017-11-24 | 三星电子株式会社 | 非易失性存储设备及其编程方法 |
-
2018
- 2018-06-25 CN CN201810664004.8A patent/CN110634523A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101847438A (zh) * | 2009-03-25 | 2010-09-29 | 三星电子株式会社 | 闪存器件、编程方法和存储器系统 |
CN102906820A (zh) * | 2010-05-24 | 2013-01-30 | 桑迪士克科技股份有限公司 | 用同步耦合编程非易失性存储器 |
US20160148691A1 (en) * | 2014-11-21 | 2016-05-26 | Sandisk Technologies Inc. | NAND Boosting Using Dynamic Ramping of Word Line Voltages |
US20170062068A1 (en) * | 2014-11-21 | 2017-03-02 | Sandisk Technologies Llc | NAND Boosting Using Dynamic Ramping of Word Line Voltages |
CN107393590A (zh) * | 2016-04-04 | 2017-11-24 | 三星电子株式会社 | 非易失性存储设备及其编程方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111048136B (zh) | Nand闪存操作技术 | |
KR101642909B1 (ko) | 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템 | |
US10290355B2 (en) | Method of programming semiconductor memory device | |
US8953379B2 (en) | Apparatuses and methods of reprogramming memory cells | |
US20170092365A1 (en) | Semiconductor memory device and operating method thereof | |
US9449690B2 (en) | Modified local segmented self-boosting of memory cell channels | |
KR20130044693A (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
CN110619910B (zh) | 存储器的控制方法、装置、存储介质 | |
KR100933852B1 (ko) | 불휘발성 메모리 소자 및 그 동작 방법 | |
US8867273B2 (en) | Non-volatile semiconductor memory device and method of writing data therein | |
KR20130045730A (ko) | 비휘발성 메모리 장치, 이를 위한 고전압 발생 회로 및 프로그램 방법 | |
CN111951869B (zh) | 一种非易失存储器读处理方法及装置 | |
CN110634523A (zh) | 一种非易失存储器处理方法及装置 | |
CN111951860B (zh) | 一种非易失存储器写处理方法及装置 | |
KR20160012888A (ko) | 비휘발성 메모리 장치, 그것의 프로그램 방법, 및 그것을 포함하는 저장 장치 | |
CN111951865B (zh) | 一种非易失存储器读处理方法及装置 | |
CN111951854B (zh) | 一种非易失存储器写处理方法及装置 | |
CN110634519B (zh) | 一种非易失存储器处理方法及装置 | |
CN110718258B (zh) | 一种非易失存储器处理电路及方法 | |
CN110718256B (zh) | 一种非易失存储器处理电路及方法 | |
CN109215717B (zh) | Nand型浮栅存储器的读取方法及装置 | |
CN110634525B (zh) | 一种非易失存储器处理方法及装置 | |
CN110634527B (zh) | 一种非易失存储器处理方法及装置 | |
CN110718253A (zh) | 一种非易失存储器处理方法及装置 | |
CN110718252A (zh) | 一种控制编程噪声的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191231 |