CN110610729A - 用于在活动断电期间减少感测放大器泄漏电流的设备及方法 - Google Patents

用于在活动断电期间减少感测放大器泄漏电流的设备及方法 Download PDF

Info

Publication number
CN110610729A
CN110610729A CN201910475915.0A CN201910475915A CN110610729A CN 110610729 A CN110610729 A CN 110610729A CN 201910475915 A CN201910475915 A CN 201910475915A CN 110610729 A CN110610729 A CN 110610729A
Authority
CN
China
Prior art keywords
coupled
node
voltage
transistor
sense amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910475915.0A
Other languages
English (en)
Other versions
CN110610729B (zh
Inventor
C·卡瓦姆拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110610729A publication Critical patent/CN110610729A/zh
Application granted granted Critical
Publication of CN110610729B publication Critical patent/CN110610729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

本发明揭示用于在活动断电期间减小感测放大器泄漏电流的设备及方法。实例设备包含存储器，所述存储器包含存储器单元以及第一数字线及第二数字线。响应于耦合到所述存储器单元的字线的激活，所述存储器单元耦合到所述第一数字线。所述实例设备进一步包含感测放大器，所述感测放大器包括耦合在所述第一数字线与所述感测放大器的第一肠节点之间的第一晶体管，以及耦合在所述第二数字线与所述感测放大器的第二肠节点之间的第二晶体管。当所述字线被激活时，响应于进入断电模式，所述第一晶体管经停用以将所述第一数字线与所述第一肠节点解耦，并且所述第二晶体管经停用以将所述第二数字线与所述第二肠节点解耦。

Description

用于在活动断电期间减少感测放大器泄漏电流的设备及方法
技术领域
本发明大体上涉及存储器，且更特定来说，涉及用于在活动断电期间减少感测放大器泄漏电流的设备及方法。
背景技术
高数据可靠性、高速存储器存取及减小的芯片大小是半导体存储器所需的特征。近年来，已经努力进一步提高存储器的速度，同时降低电力消耗。在一些应用中，可将存储器置于断电或待机状态以在一段时间内减少电力消耗。当存储器处于断电或待机状态时，可暂停存储器操作。在一些实例中，为减少到正常操作的转变，存储器将存储器的一些部分暂停在高电压状态。将一些电路暂停在较高电压状态的一个副作用可能包含通过电路部分的非预期泄漏电流。泄漏电流可能致使存储器消耗额外电力。
发明内容
本发明的一方面涉及一种设备，其包含：存储器，其包括：存储器单元：第一数字线及第二数字线，其中所述存储器单元响应于耦合到所述存储器单元的字线的激活而耦合到所述第一数字线；及感测放大器，其包括耦合在所述第一数字线与所述感测放大器的第一肠节点之间的第一晶体管，及耦合在所述第二数字线与所述感测放大器的第二肠节点之间的第二晶体管，其中，当所述字线被激活时，响应于进入断电模式，所述第一晶体管经停用以将所述第一数字线与所述第一肠节点解耦，并且所述第二晶体管经停用以将所述第二数字线与所述第二肠节点解耦。
本发明的另一方面涉及一种设备，其包含：感测放大器，其耦合在经配置以接收激活电压的第一节点与经配置以接收行Nsense锁存器(RNL)信号的第二节点之间，其中，响应于激活命令，所述感测放大器经配置以基于来自存储器单元的感测数据而将第一数字线转变到所述激活信号的电压，并将第二数字线转变到所述RNL信号的电压；及解码器电路，其经配置以响应于进入活动断电模式而增加所述RNL信号的电压。
本发明的另一方面涉及一种方法，其包含：在存储器处接收激活命令；响应于所述激活命令，激活所述存储器的一行存储器单元；当所述存储器的所述行存储器单元为活动时，接收进入断电模式的命令；以及响应于接收进入所述断电模式的所述命令，在所述行存储器单元为活动时，将所述存储器的感测放大器的肠节点与耦合到所述行存储器单元的存储器单元的所述数字线解耦。
附图说明
图1是根据本发明的实施例的半导体装置的示意性框图。
图2是根据本发明的实施例的感测放大器及一对互补数字线的示意图。
图3是根据本发明的实施例的感测放大器的电路图。
图4是描绘根据本发明的实施例的感测放大器的操作的示范性时序图。
图5是根据本发明的实施例的用于进入活动断电模式的方法的流程图。
图6是描绘根据本发明的实施例的处于活动断电模式中的感测放大器的操作的示范性时序图。
图7是描绘根据本发明的实施例的处于活动断电模式中的感测放大器的操作的示范性时序图。
具体实施方式
下文将参考附图详细解释本发明的各种实施例。下文详细描述参考附图，附图通过说明的方式展示本发明的特定方面及实施例。详细描述包含足够细节以使所属领域的技术人员能够实践本发明的实施例。可利用其它实施例，并且可在不脱离本发明的范围的情况下进行结构、逻辑及电改变。本文揭示的各种实施例不必相互排斥，因为一些揭示实施例可与一或多个其它揭示实施例组合以形成新实施例。
图1是根据本发明的实施例的半导体装置100的示意性框图。半导体装置100可包含时钟输入电路105、内部时钟产生器107、时序产生器109、地址命令输入电路115、地址解码器120、命令解码器125、多个行(例如，第一存取线)解码器130、包含感测放大器150及转移门195的存储器单元阵列145、多个列(例如，第二存取线)解码器140、多个读取/写入放大器165、输入/输出(I/O)电路170及电压产生器190。半导体装置100可包含多个外部端子，其包含耦合到命令/地址总线110的地址及命令端子、时钟端子CK及/CK、数据端子DQ、DQS及DM以及电力供应端子VDD、VSS、VDDQ及VSSQ。在某些实例中，与命令/地址总线110相关联的端子及信号线可包含经配置以接收命令信号的第一组端子及信号线，以及经配置以接收地址信号的单独第二组端子及信号线。在其它实例中，与命令及地址总线110相关联的端子及信号线可包含公共端子及信号线，其经配置以接收命令信号及地址信号两者。半导体装置可安装在衬底上，例如存储器模块衬底、母板或类似物。
存储器单元阵列145包含多个存储体BANK0到N，其中N是正整数，例如3、7、15、31等。每一存储体BANK0到N可包含多个字线WL、多个位线BL及多个存储器单元MC，其布置在多个字线WL及多个位线BL的交叉点处。针对每一存储体BANK0到N的字线WL的选择由对应行解码器130执行，并且位线BL的选择由对应列解码器140执行。多个感测放大器150经定位用于其对应位线BL并且耦合到至少一个相应本地I/O线，其进一步经由用作开关的转移门TG195耦合到至少两个主I/O线对中的相应一者。可基于来自解码器电路的控制信号来操作感测放大器150及转移门TG 195，所述解码器电路可包含命令解码器120、行解码器130、列解码器140、存储体BANK0到N的存储器单元阵列145的任何控制电路或其任何组合。在一些实例中，半导体装置100的tRCD可涉及行解码器130、列解码器140及多个存储体BANK0到N中的每一者的存储器单元阵列145的电路的操作(例如，包含多个感测放大器150及转移门TG195)。在一些实例中，多个感测放大器150可包含阈值电压补偿电路，其补偿感测放大器150的组件之间的阈值电压差。随着电路组件变得更小，时钟速度变得更快，并且电压/电力消耗要求降低，在制造期间引入的电路组件之间的小差异(例如，工艺、电压及温度(PVT)差异)可降低半导体装置100的操作可靠性。为减轻这些变化的影响，补偿这些阈值电压Vt差中的部分可包含在激活感测放大器150以感测数据之前，使用感测放大器150的内部节点来偏置耦合到感测放大器150的位线BL及/BL，所述内部节点经配置以向输出(例如，肠节点)提供感测数据。位线BL及/BL的偏置可基于感测放大器150的至少两个电路组件(例如，晶体管)之间的阈值差。
地址/命令输入电路115可经由命令/地址总线110在命令/地址端子处从外部接收地址信号及存储体地址信号，并且将地址信号及存储体地址信号传输到地址解码器120。地址解码器120可解码从地址/命令输入电路115接收的地址信号，并将行地址信号XADD提供到行解码器130，并将列地址信号YADD提供到列解码器140。地址解码器120也可接收存储体地址信号并将存储体地址信号BADD提供到行解码器130及列解码器140。
地址/命令输入电路115可经由命令/地址总线110在命令/地址端子处从外部(例如，举例来说，存储器控制器105)接收命令信号，并将命令信号提供到命令解码器125。命令解码器125可解码命令信号并产生各种内部命令信号。举例来说，内部命令信号可包含用以选择字线的行命令信号，或用以选择位线的列命令信号，例如读取命令或写入命令。
因此，当发出读取命令并且及时向行地址及列地址供应读取命令时，从由行地址及列地址指定的存储器单元阵列145中的存储器单元读取读取数据。读取/写入放大器165可接收读取数据DQ并将读取数据DQ提供到IO电路170。IO电路170可经由数据端子DQ、DQS及DM将读取数据DQ连同在DQS处的数据选通信号及在DM处的数据屏蔽信号一起提供到外部。类似地，当发出写入命令并且及时向行地址及列地址供应写入命令时，且接着输入/输出电路170可在数据端子DQ、DQS、DM处接收写入数据，以及在DQS处接收数据选通信号，且在DM处接收数据屏蔽信号，并经由读取/写入放大器165将写入数据提供到存储器单元阵列145。因此，写入数据可写入由行地址及列地址指定的存储器单元中。
转到对包含在半导体装置100中的外部端子的解释，时钟端子CK及/CK可分别接收外部时钟信号及互补外部时钟信号。外部时钟信号(包含互补外部时钟信号)可供应到时钟输入电路105。时钟输入电路105可接收外部时钟信号并产生内部时钟信号ICLK。时钟输入电路105可将内部时钟信号ICLK提供到内部时钟产生器107。内部时钟产生器107可基于接收的内部时钟信号ICLK及来自地址/命令输入电路115的时钟启用信号CKE来产生相位控制内部时钟信号LCLK。虽然不限于此，但是DLL电路可用作内部时钟产生器107。内部时钟产生器107可将相位控制内部时钟信号LCLK提供到IO电路170及时序产生器109。IO电路170可使用相位控制器内部时钟信号LCLK作为用于确定读取数据的输出时序的时序信号。时序产生器109可接收内部时钟信号ICLK并产生各种内部时钟信号。
在一些实例中，CKE信号可用于将半导体装置置于断电或待机状态。举例来说，如果CKE被注册为低，那么将发生断电，这可能是响应于未进行存储器存取时的NOP(无操作)或命令抑制指令(例如，取消选择命令)。如果在存储器单元阵列145的所有存储体BANK0到N空闲时发生断电，那么半导体装置100可处于“预充电断电”。如果当在存储器单元阵列145的存储体BANK0到N中的任何者中存在行(例如，设置为例如VARY电压的高电压)激活(例如，响应于接收ACTivate命令)时发生断电，那么半导体装置100可处于活动断电模式。断电状态期间消耗的电流取决于存储器是处于预充电断电还是活动断电操作模式。在预充电断电期间消耗的电流可小于在活动断电模式期间消耗的电流。此外，因为存储器阵列145的一些电路继续以高电压驱动(例如，例如数字线BL及/BL)，所以跨越存储器阵列145的一些电路的电压差分可能导致泄漏电流及额外电力消耗。为减轻泄漏电流，半导体装置100可配置存储器阵列145的一些部分以将一些电路组件与高电压隔离，或者可减小跨越一些电路组件的电压差分。举例来说，感测放大器150中的至少一者的电路可通过耦合到活动数字线BL及/BL而经受高电压差分。因此，命令解码器125、列解码器140、行解码器130或半导体装置100的其它控制电路可响应于进入活动断电模式而将隔离信号设置为非活动状态。隔离信号被设置为非活动状态可停用感测放大器150的一些电路以将感测放大器150的其它部分与数字线BL及/BL解耦。在其它实例中，提供到感测放大器150的低电压(例如，经由RNL信号)可从参考或接地电压增加，以减少处于活动断电模式时由感测放大器150的电路经历的电压差分。在一些实例中，可将隔离信号都设置为非活动状态，并且可响应于进入活动断电模式而增加低电压。执行将隔离信号设置为非活动状态及增加低电压中的一者或两者可在活动断电状态期间降低感测放大器150的泄漏电流，且借此降低整体IDD3P电流消耗。应注意，在不脱离本发明的范围的情况下，在活动待机模式期间，也可应用从感测放大器150的一些内部电路的数字线隔离及到感测放大器150的低电压的增加，以降低由感测放大器150中的泄漏引起的IDD3N电流中的部分。
电力供应端子可接收电力供应电压VDD及VSS。这些电力供应电压VDD及VSS可供应到电压产生器电路190。电压产生器电路190可基于电力供应电压VDD及VSS产生各种内部电压VPP、VOD、VARY、VPERI及类似者。内部电压VPP主要用在行解码器130中，内部电压VOD及VARY主要用在包含在存储器单元阵列145中的感测放大器150中，且内部电压VPERI用在许多其它电路块中。在一些实例中，电压P1及P2可等于内部电压VPP、VOD、VARY、VPERI中的相应一者。IO电路170可接收电力供应电压VDD及VSSQ。举例来说，电力供应电压VDDQ及VSSQ可分别是与电力供应电压VDD及VSS相同的电压。然而，专用电力供应电压VDDQ及VSSQ可用于IO电路170。
图2是根据本发明的实施例的包含感测放大器210及一对互补数字线DL 220及/DL221的存储器200的一部分的示意图。如图2中所展示，感测放大器210耦合到一对真实及互补数字(或位)线DL 220及/DL 221。存储器单元240(0)到(N)可通过相应存取装置(例如，晶体管)250(0)到(N)选择性地耦合到数字线DL 220，且存储器单元241(0)到(N)可通过相应存取装置(例如，晶体管)251(0)到(N)选择性地耦合到数字线/DL 221。字线WL 260(0)到(N)可通过控制相应存取装置250(0)到(N)的栅极来控制存储器单元240(0)到(N)中的哪一者耦合到数字线DL 220。类似地，字线WL 261(0)到(N)可通过控制相应存取装置251(0)到(N)的栅极来控制存储器单元241(0)到(N)中的哪一者耦合到数字线DL221。感测放大器210可经由经由解码器电路接收的控制信号270来控制，例如命令解码器(例如，图1的命令解码器125)、行解码器(例如，图1的行解码器130)、列解码器(例如，图1的列解码器140)、存储器阵列控制电路(例如，图1的存储器存储体BANK0到N的存储器单元阵列145的控制电路)中的任何者或其任何组合。
在操作中，存储器单元240(0)到(N)中的存储器单元响应于相应字线260(0)到(N)变为活动而通过相应存取装置250(0)到(N)耦合到数字线DL 220。由存储器单元存储的数据状态由感测放大器210感测及放大，以将数字线DL 220驱动到对应于经感测数据状态的高或低电压电平。在感测操作期间，另一数字线/DL 221被驱动到互补电压电平。
类似地，存储器单元241(0)到(N)中的存储器单元响应于相应字线261(0)到(N)变为活动而通过相应存取装置251(0)到(N)耦合到数字线/DL 221。由存储器单元存储的数据状态由感测放大器210感测及放大，以将数字线/DL 221驱动到对应于感测数据状态的高或低电压电平。在感测操作期间，另一数字线DL 220被驱动到互补电压电平。
在一些实例中，半导体装置可进入断电或待机状态。如果存在行(例如，字线WL260(0)到(N)或261(0)到(N)中的一者)激活(例如，设置为例如VARY电压的高电压)(例如，响应于接收ACTivate命令)时发生断电，那么半导体装置200可处于活动断电模式。在活动断电模式期间，响应于耦合到活动字线WL的存储器单元240(0)到(N)及241(0)到(N)中的存储器单元经由对应存取装置250(0)到(N)或251(0)到(N)耦合到数字线DL 220或/DL 221，将数字线DL 220或/DL 221中的一者设置为高电压。因为数字线DL 220或/DL221中的一者被驱动到高电压，所以感测放大器210的一些电路可能经受高电压差分，这可能导致通过感测放大器210的泄漏电流及额外电力消耗。为减轻泄漏电流，半导体装置100可配置感测放大器210，使得一些电路组件与高电压隔离，或者可降低跨越感测放大器210的一些电路组件的电压差分。举例来说，响应于进入活动断电模式，隔离信号可设置为非活动状态。隔离信号被设置为非活动状态可停用感测放大器210的一些电路以将感测放大器210的其它部分与数字线DL 220及/DL 221解耦。在其它实例中，提供到感测放大器210的低电压(例如，经由RNL信号)可从参考或接地电压增加，以减少处于活动断电模式时由感测放大器210的电路经历的电压差分。在一些实例中，可将隔离信号都设置为非活动状态，并且可响应于进入活动断电模式而增加低电压。执行将隔离信号设置为非活动状态及增加低电压中的一者或两者可在活动断电状态期间降低感测放大器210的泄漏电流，且借此降低整体IDD3P电流消耗。应注意，在不脱离本发明的范围的情况下，也可在活动待机模式期间执行将数字线DL220及/DL 221与感测放大器210的一些内部电路隔离及/或增加提供到感测放大器210的RNL信号电压的动作，以降低由感测放大器210中的泄漏引起的IDD3N电流中的部分。
图3是根据本发明的实施例的感测放大器300的电路图。感测放大器300可包含作为图1的感测放大器150及/或图2的感测放大器210中的一或多者。
感测放大器300可包含第一类型晶体管(例如，p型场效应晶体管(PFET))310、311，其具有分别耦合到第二类型晶体管(例如，n型场效应晶体管(NFET))312、313的漏极的漏极。第一类型晶体管310、311及第二类型晶体管312、313形成互补晶体管反相器，其包含包括晶体管310及312的第一反相器及包括晶体管311及313的第二反相器。第一类型晶体管310、311可耦合到Psense放大器控制线(例如，激活信号ACT)，其可提供处于活动“高”电平的供应电压(例如，阵列电压VARY)。第二类型晶体管312、313可耦合到Nsense放大器控制线(例如，行Nsense锁存器信号RNL)，其可提供处于活动“低”电平的参考电压(例如，接地(GND)电压)。感测放大器300可感测及放大分别通过数字(或位)线DL 320及/DL 321施加到感测节点314、315数据状态。可为耦合到第二类型晶体管312、313的漏极的肠节点的节点316及317可经由隔离晶体管351及352耦合到数字线DL 320及/DL 321。隔离晶体管351及352可通过隔离信号ISO0及ISO1来控制。数字线DL 320及/DL 321(感测节点314及315)可分别通过第二类型晶体管361及362耦合到本地输入/输出节点A及B(LIOA/B)，第二类型晶体管361及362可在列选择信号CS为活动时呈现为导电。LIOT及LIOB可分别对应于图1的LIOT/B线。
感测放大器可进一步包含额外第二类型晶体管331、332，其可具有耦合到感测节点315及314的漏极以及耦合到肠节点316及317及第二类型晶体管312及313的漏极的源极。第二类晶体管331、332的栅极可接收位线补偿信号AABLCP，并且可为第二类型晶体管312及313之间的电压阈值不平衡提供电压补偿。感测放大器300可进一步包含晶体管318、319，其中晶体管318可将肠节点316耦合到全局电力总线350，并且晶体管319可将肠节点316耦合到肠节点317。全局电力总线350可耦合到经配置以提供预充电电压VPCH的节点。在一些实例中，VPCH电压是位线预充电电压VBLP。在一些实例中，VPCH电压可在感测操作的一些阶段期间被设置为VARY电压。阵列电压VARY的电压可小于位线预充电电压VBLP的电压。在一些实例中，位线预充电电压VBLP可为阵列电压VARY的大约一半。响应于在晶体管318及319的栅极上提供的均衡信号AAGTEQ及AABLEQ，晶体管318及319可将全局电力总线350耦合到肠节点316及317。
在操作中，感测放大器300可经配置以响应于接收控制信号(例如，ISO0/ISO1隔离信号、ACT及RNL信号、AABLEQ及AAGTEQ均衡信号、CS信号及AABLCP信号)而感测数据线DL320及/DL321上的耦合存储器单元的数据状态。控制信号可由解码器电路提供，例如命令解码器(例如，图1的命令解码器125)、行解码器(例如，图1的行解码器130)、列解码器(例如，图1的列解码器140)、存储器阵列控制电路(例如，图1的存储器存储体BANK0到N的存储器单元阵列145的控制电路)中的任何者或其任何组合。感测操作可包含若干阶段，例如初始或待机阶段、补偿阶段、肠均衡阶段及感测阶段。
图4是根据本发明的实施例的描绘在使用感测放大器300的感测操作期间的信号转变的示范性时序图400的说明。在初始阶段期间(例如，在图4的时序图400的时间T0及T1之间)，可将肠节点316及317预充电到VPCH电压。举例来说，可向全局电力总线350供应VPCH电压，并且AABLCP信号、ISO0/ISO1信号以及AAGTEQ及AABLEQ信号可分别处于其的活动状态。因此，在初始阶段，数字线DL 320及/DL 321、感测节点314及315以及肠节点316及317中的每一者可经预充电到预充电电压VPCH。在一些实例中，VPCH电压可为VBLP电压。VBLP电压可为VARY电压的大约0.5。
在初始阶段之后，感测放大器300可进入阈值电压补偿阶段(例如，以执行阈值电压补偿操作)(例如，在图4的时序图400的时间T1及T2之间)，其中在数据线DL 320及/DL321上的电压从VPCH电压(例如，VBLP电压)偏置以补偿(例如，提供阈值电压补偿)晶体管312、313之间的阈值电压差。在补偿阶段期间，在时间T1，ISO0及ISO1信号以及AAGTEQ及AABLEQ信号可被设置为相应非活动状态以停用晶体管351、352、318及319。AABLCP信号可保持在活动状态以使晶体管331及332能够将节点314及315分别耦合到肠节点317及316。另外，晶体管312的漏极及栅极可耦合，并且晶体管313的漏极及栅极可耦合。在时间T2，可通过将AABLCP信号转变为非活动状态(这停用晶体管331及332并且分别将节点314及315与肠节点317及316解耦)来完成补偿阶段。
在肠均衡阶段期间(例如，在图4的时序图400的时间T3及T4之间)，肠节点317及316可与数字线DL 320及/DL 321解耦并且可彼此耦合以将肠节点316、317之间的电压均衡到VPCH电压。在此阶段期间，在时间T3，AAGTEQ及AABLEQ信号可转变为活动状态。当AABLCP信号被设置为非活动状态时，晶体管332及331可将节点314及315与肠节点317及316解耦。当均衡信号AAGTEQ及AABLEQ被设置为活动状态时，晶体管318及319可将来自全局电力总线350的VPCH电压耦合到肠节点316、317。当ISO0及ISO1信号被设置为非活动状态时，隔离晶体管351及352可将肠节点317及316与数字线DL 320及/DL 321解耦。在将肠节点316及317预充电到VPCH电压之后，可将AAGTEQ及AABLEQ信号设置为非活动状态，以在时间T4停用晶体管318及319。也在肠均衡阶段期间，在时间T3，与感测操作相关联的字线WL(例如，图2的字线WL 260(0)到(N)或字线WL 261(0)到(N)中的任何者)可设置为活动状态。在一些其它实例中，可在阈值电压补偿阶段期间激活字线WL。
在感测阶段期间(例如，在图4的时序图400的时间T5及T8之间)，感测放大器300可感测耦合到数据线DL 320或/DL 321的存储器单元的数据状态。在时间T5，可将ISO0及ISO1隔离信号设置为活动状态。在时间T7，ACT信号及RNL信号可被激活并分别设置为逻辑高电平(例如，VARY电压)及逻辑低电平(例如，GND电压)。响应于ISO0及ISO1隔离信号转变到活动状态，ISO晶体管351可将数字线DL 320耦合到肠节点316，并且ISO晶体管352可将数字线/DL 321耦合到肠节点317。在感测阶段期间，用阈值电压补偿电压执行感测及放大操作以平衡第二类型晶体管312及313的响应。举例来说，响应于存储器单元(例如，图2的存储器单元240(0)到(N)或存储器单元241(0)到(N)中的一者)通过其相应存取装置(例如，图2的相应存取装置250(0)-(N)或存取装置251(0)-(N))耦合到数字线DL 320或/DL 321，在数字线DL 320及/DL 321之间产生电压差(例如，经由肠节点316及317)。因此，在时间T7，当第二类型晶体管312、313的源极开始通过完全激活RNL信号被拉到接地时，由第二类型晶体管312、313感测电压差，并且具有栅极耦合到具有稍高电压的数字线DL 320或/DL 321的第二类型晶体管312、313中的一者开始传导。举例来说，当通过数字线DL 320耦合到肠节点316的存储器单元存储高数据状态时，晶体管313可开始传导。另外，另一晶体管312可变得较不导电，因为具有稍低电压的肠节点317的电压通过传导晶体管313降低。因此，在隔离信号ISO0及ISO1处于活动状态时，稍高及稍低电压经放大到逻辑高及逻辑低电压。
在感测了存储器单元的数据状态，并且将感测节点314、315各自拉到ACT信号及RNL信号电压中的相应一者之后，可响应于READ命令执行读取。举例来说，在时间T8，可激活CS信号(例如，响应于READ命令)，数字线DL 320及/DL 321(例如，在感测节点314及315处)可耦合到LIO节点(LIOT及LIOB)，并且数据输出可提供到LIO节点。因此，可从LIO节点读出数据。在完成读取操作之后，在时间T9，可将CS信号设置为非活动状态。
在一些实例中，可将存储器置于活动断电状态。活动断电状态是当至少一个字线WL(图2的字线WL 260(0)到(N)或字线WL 261(0)到(N)中的任何者)在断电期间经设置为活动状态并保持在活动状态时所进入的断电状态。可在接收ACT信号之后进入活动断电状态，并且可响应于NOP命令或命令抑制指令，并且可在字线WL被设置为活动状态的任何时间起始活动断电状态，例如在肠均衡阶段(例如，在图4的时序图400的时间T0及T2之间)，感测阶段(例如，在图4的时序图400的时间T3及T6之间)，或字线WL被设置为活动状态的任何其它时间。当字线WL被设置为活动状态时，存储器单元通过其相应存取装置(例如，图2的相应存取装置250(0)-(N)或存取装置251(0)-(N))耦合到相应数字线DL 320或/DL 321。响应于存储器单元耦合到相应数字线DL 320或/DL321，经由感测放大器300在数字线DL 320及/DL321之间产生电压差分，使得数字线DL 320或/DL 321中的一者被设置为高电压。
因此，当处于活动电力状态时，数字线DL 320及/DL 321中的至少一者可浮动在大约等于VARY电压的电压处，而另一者将浮动在由RNL电压界定的低电压处，例如接地或参考电压。允许数字线DL 320及/DL 321中的一者在大约等于VARY电压的电压处浮动的优点是：在转变回正常操作时恢复到提供高逻辑数据值(例如，1的)更快(例如，基于数字线DL 320及/DL 321的充电延迟的减少)。然而，数字线DL 320及/DL 321中的高电压一者可能跨越感测放大器300的晶体管引起高电压差分，这可能导致通过感测放大器300的一些晶体管的泄漏电流。在处于活动断电状态时，通过放大器300的晶体管的泄漏电流可消耗额外电力。由跨越存储器中的数千个感测放大器的泄漏电流引起的此额外电力消耗可能很大。
为减小泄漏电流，可将感测放大器300设置为将感测放大器300的部分与数字线DL320及/DL 321的较高电压电隔离的状态。在一个实例中，响应于进入活动断电状态，ISO0及ISO1隔离信号可转变到非活动状态。响应于ISO0及ISO1信号转变到非激活状态，可停用隔离晶体管351及352。停用隔离晶体管351及352可将肠节点317及316与数字线DL 320及/DL321解耦。此解耦可减少通过感测放大器的晶体管的泄漏电流。
在另一实例中，响应于进入活动断电状态，RNL信号的电压可增加到大于参考电压的电压。在一些实例中，RNL信号的电压可增加到在0.1与Vary电压的一半之间的电压，并且包含0.1及Vary电压的一半。在特定实例中，RNL信号的电压可增加到0.2伏特。增加RNL信号的电压可减小肠节点317及316之间的电压差分。减小肠节点317及316之间的电压差分可减小跨越感测放大器300的晶体管中的至少部分的电压差分，这也可导致感测放大器300内的减少的泄漏电流。在一些实例中，响应于进入活动断电状态，可将ISO0及ISO1隔离信号转变到非活动状态与增加RNL信号的电压组合以实现两种方法的益处，借此降低整体IDD3P电流消耗。应注意，在不脱离本发明的范围的情况下，将数字线DL 320及/DL 321与感测放大器300的肠节点316及317隔离及/或增加提供到感测放大器300的RNL信号电压的动作也可在处于活动待机模式期间执行以减少由感测放大器300中的泄漏引起的IDD3N电流的部分。
图5是根据本发明的实施例的用于进入活动断电模式的方法500的流程图。方法500全部或部分地可由半导体装置100、解码器电路(例如，命令解码器125、行解码器130、列解码器140中的任何者，存储体BANK0到N的存储器单元阵列145的任何控制电路或其任何组合)及/或图1的感测放大器150、图2的感测放大器210、图3的感测放大器300或其组合来执行。
在510处，方法500在存储器处接收激活命令。可经由命令及地址总线(例如图1的命令地址总线110)接收激活命令。激活命令可在命令解码器处被解码，例如在图1的命令解码器125。在520处，方法500可进一步包含响应于激活命令，激活存储器的一行存储器单元。激活存储器的行可在感测操作期间发生，例如在参考图3及4所描述的肠均衡阶段期间。
方法500可进一步包含，在530处，在存储器的所述行存储器单元为活动时，接收进入断电模式的命令。所述行存储器单元可包含图1中描绘的存储器单元或图2的存储器单元240(0)到(N)或241(0)到(N)中的任何者。进入断电模式的命令可包含NOP命令或命令抑制指令。断电模式可为基于所述行存储器单元为活动的的活动断电模式(例如，或活动待机模式)。基于对应字线WL为活动，所述行存储器单元可为活动的，例如图1的字线WL或图2的字线WL 260(0)到(N)或261(0)到(N)。当字线活动时，存储器单元可经由存取装置(例如图2的存取装置250(0)到(N)或251(0)到(N)中的任何者)耦合到数字线，例如图1的BL或/BL、图2的数字线DL 220或/DL 221或图3的数字线DL 320或/DL 321中的任何者。
方法500可进一步包含：在540处，响应于接收进入断电模式的命令，在所述行存储器单元为活动时，将存储器的感测放大器的肠节点与耦合到所述行存储器单元的存储器单元的数字线解耦。肠节点可包含图3的肠节点316或317中的一者。在一些实例中，将存储器的感测放大器的肠节点与耦合到所述行存储器单元的存储器单元的数字线解耦可包含停用耦合在肠节点与数字线之间的晶体管。在一些实例中，晶体管可包含图3的晶体管351或352中的一者。在一些实例中，方法500可进一步包含响应于进入断电模式而增加行Nsense锁存器(RNL)信号(例如，图3的RNL信号)的电压。在一些实例中，RNL信号的电压可增加到0.1及Vary电压的一半之间的电压。在特定实例中，RNL信号的电压可增加到0.2伏特。通过将数字线与肠节点解耦及/或增加RNL信号的电压，可在活动断电模式期间减小通过感测放大器的泄漏电流。
图6是根据本发明的实施例的描绘转变到活动断电状态的示范性时序图600的说明。在一些实例中，时序图600可描绘在转变到活动断电状态期间半导体装置100及/或图1的感测放大器150、图2的感测放大器210、图3的感测放大器300中的一者或其组合的操作。CK及CKE信号可对应于图1的CK及CKE信号。CMD信号可对应于经由图1的命令及地址总线110接收的命令信号。WL信号可对应于在图1的字线WL、图2的字线WL 260(0)到(N)及字线WL261(0)到(N)上传输的信号。GUTA及GUTB信号可对应于图3的肠节点317及316处的电压。ISO信号可对应于图3的ISO0及ISO1隔离信号。RNL信号可对应于图3的RNL信号。IDD3P电流可对应于活动断电电流。
在时间T0，当时钟启用信号CKE为活动时，可响应于时钟信号CK经由CMD信号接收ACT命令。响应于ACT命令，WL、ISO、GUTA、GUTB、RNL、DL及/DL信号可在感测操作期间转变以响应于WL被激活而感测存储在耦合到数字线DL或/DL的存储器单元中的数据值。
在时间T1，CKE信号可转变到非活动状态(例如，以停用时钟信号)，并且可经由CMD信号接收NOP命令(例如，或命令抑制指令)，其可起始断电模式。基于先前接收的ACT命令，断电模式可为活动断电模式(例如，因为字线WL基于ACT命令处于活动状态)。
在时间T2，响应于进入断电模式，ISO信号可转变到非激活状态并且RNL信号可转变到大于参考电压的电压(例如，基于CKE信号是设置为非活动状态及/或接收NOP命令)。响应于ISO信号转变到非激活状态，可停用隔离晶体管(例如，隔离晶体管351及352)，将数字线DL及/DL与肠节点解耦。增加RNL信号的电压可减小肠节点317及316之间的电压差分。在实例中，RNL信号可转变到高达Vary电压的一半的电压。在特定实例中，RNL信号可转变为0.2伏特的电压。响应于RNL信号转变为大于参考电压的电压，可减小GUTA及GUTB信号之间的电压差分。GUTA及GUTB信号之间的差分的减小可基于RNL信号的电压的量值增加。在一些实例中，GUTA及GUTB信号之间的电压差分的改变可等于RNL信号的电压的量值增加。响应于ISO信号到非活动状态的转变及RNL信号的电压的转变，可基于通过感测放大器的泄漏电流的减小来减小IDD3P电流。
图7是根据本发明的实施例的描绘向活动断电状态的转变的示范性时序图700的说明。在一些实例中，时序图700可描绘在转变到活动断电状态期间图1的感测放大器150、图2的感测放大器210、图3的感测放大器300中的一者或其组合的操作。DL信号及/DL信号可对应于在图1的数字线BL及/BL、图2的数字线DL 220及/DL 221及/或数字线DL 320及/DL321上传输的信号。GUTA及GUTB信号可对应于图3的肠节点317及316处的电压。ISO信号可对应于图3的ISO0及ISO1隔离信号。RNL信号可对应于图3的RNL信号。
在时间T0之前或在时间T0，可接收ACT命令，这可致使字线WL被设置为活动状态。感测放大器可响应于ISO信号(例如，以及参考图3及4描述的其它信号)在时间T0之前执行感测操作。在时间T0，由ACT命令指定的字线WL可被设置为活动状态，并且ISO信号可转变为高，这可致使DL信号可转变为活动状态(例如，基于耦合到活动字线WL的对应存储器单元中的值)，并致使/DL信号响应于DL信号转变到活动状态而转变到非活动状态。就在时间T1之前，可接收活动断电命令(例如，NOP命令及时钟启用信号CKE的清除)(未展示)。在时间T1，响应于活动断电命令，ISO信号可转变为非活动。另外，RNL信号可转变为大于接地电压的电压。响应于ISO信号转变到非活动状态，可停用隔离晶体管(例如，隔离晶体管351及352)，将数字线DL及/DL与肠节点(例如，GUTA及GUTB信号)解耦。作为响应，GUTA及GUTB信号可基于RNL信号中的电压增加转变为电压差分。如时序图700中所展示，响应于ISO信号的转变及进入活动断电模式之后RNL信号的电压的增加，可降低泄漏电流IDD3P电流。
时序图400、600及700是用于说明各种描述实施例的操作的例示。尽管时序图400、600及700描绘所包含信号的信号转变的特定布置，但是所属领域的技术人员将了解，在不脱离本发明的范围的情况下，可在不同场景中包含额外或不同转变。此外，在时序图400、600及700中表示的信号量值的描绘并非希望按比例，并且代表性时序是时序特性的说明性实例。
尽管已经在某些优选实施例及实例的背景内容下揭示本发明，但所属领域的技术人员将理解，本发明超出特定揭示实施例而延伸到本发明的其它替代实施例及/或用途以及其明显修改及等效物。另外，基于本发明，所属领域的技术人员将容易明白在本发明范围内的其它修改。还预期可进行实施例的特定特征及方面的各种组合或子组合，并且仍然落入本发明的范围内。应理解，所揭示实施例的各种特征及方面可彼此组合或替换，以便形成所揭示发明的变化模式。因此，希望本文揭示的本发明的至少部分的范围不应受上文描述的特定揭示实施例的限制。

Claims (20)

1.一种设备，其包括：
存储器，其包括：
存储器单元：
第一数字线及第二数字线，其中所述存储器单元响应于耦合到所述存储器单元的字线的激活而耦合到所述第一数字线；及
感测放大器，其包括耦合在所述第一数字线与所述感测放大器的第一肠节点之间的第一晶体管，及耦合在所述第二数字线与所述感测放大器的第二肠节点之间的第二晶体管，其中，当所述字线被激活时，响应于进入断电模式，所述第一晶体管经停用以将所述第一数字线与所述第一肠节点解耦，并且所述第二晶体管经停用以将所述第二数字线与所述第二肠节点解耦。
2.根据权利要求1所述的设备，其进一步包括：解码器电路，其经配置以响应于进入所述断电模式，向所述第一晶体管提供第一信号以停用所述第一晶体管，并向所述第二晶体管提供第二信号以停用所述第二晶体管。
3.根据权利要求2所述的设备，其中所述解码器电路进一步经配置以在进入所述断电模式之前基于接收激活命令来激活所述字线。
4.根据权利要求2所述的设备，其中所述解码器电路进一步经配置以响应于进入所述断电模式致使提供到所述感测放大器的行Nsense锁存器RNL信号的电压增加。
5.根据权利要求4所述的设备，其中所述解码器电路进一步经配置以致使提供到所述感测放大器的所述RNL信号的所述电压增加到大于参考电压的值。
6.根据权利要求4所述的设备，其中所述解码器电路进一步经配置以致使提供到所述感测放大器的行Nsense锁存器RNL电压增加到0伏特与在感测操作期间提供到所述感测放大器的阵列电压的一半之间的值。
7.根据权利要求4所述的设备，其中所述感测放大器进一步包括：
第三晶体管，其具有耦合到所述第二数字线的栅极及耦合到第一节点的源极，所述第一节点经配置以接收所述RNL信号，其中所述第三晶体管的漏极耦合到所述第一肠节点；
第四晶体管，其具有耦合到所述第一数字线的栅极及耦合到所述第一节点的源极，其中所述第四晶体管的漏极耦合到所述第二肠节点；
第五晶体管，其具有耦合到所述第一肠节点的栅极及耦合到所述第二肠节点的漏极，其中所述第五晶体管的源极耦合到经配置以接收激活电压的第二节点；及
第六晶体管，其具有耦合到所述第二肠节点的栅极及耦合到所述第一肠节点的漏极，其中所述第六晶体管的源极耦合到所述第二节点。
8.根据权利要求7所述的设备，其中所述感测放大器进一步包括：
第七晶体管，其具有经配置以接收阈值电压补偿控制信号的栅极及耦合到所述第二肠节点的源极，其中所述第七晶体管的漏极耦合到所述第二数字线；及
第八晶体管，其具有经配置以接收所述阈值电压补偿控制信号的栅极及耦合到所述第一肠节点的源极，其中所述第八晶体管的漏极耦合到所述第一数字线，
其中，在所述字线的激活之前，所述阈值电压补偿控制信号经设置为激活状态，以使所述第七及第八晶体管能够基于所述第三及第四晶体管之间的阈值差来对所述第一及第二数字线预充电。
9.根据权利要求1所述的设备，其中所述断电模式是活动断电模式或活动待机模式。
10.根据权利要求1所述的设备，其中所述存储器经配置以响应于接收无操作NOP或取消选择命令而进入所述断电模式。
11.一种设备，其包含：
感测放大器，其耦合在经配置以接收激活电压的第一节点与经配置以接收行Nsense锁存器RNL信号的第二节点之间，其中，响应于激活命令，所述感测放大器经配置以基于来自存储器单元的感测数据而将第一数字线转变到所述激活信号的电压，并将第二数字线转变到所述RNL信号的电压；及
解码器电路，其经配置以响应于进入活动断电模式而增加所述RNL信号的电压。
12.根据权利要求11所述的设备，其中所述感测放大器包括耦合在所述第一数字线与所述感测放大器的第一肠节点之间的第一隔离晶体管，以及耦合在所述第二数字线与所述感测放大器的第二肠节点之间的第二隔离晶体管，其中所述解码器电路进一步经配置以响应于进入活动断电模式，向所述第一隔离晶体管的栅极提供具有非活动状态的第一隔离信号，以停用所述第一隔离晶体管以将所述第一数字线与所述第一肠节点解耦，并向所述第二隔离晶体管的栅极提供具有所述非活动状态的第二隔离信号，以停用所述第二隔离晶体管以将所述第二数字线与所述第二肠节点解耦。
13.根据权利要求11所述的设备，其中所述解码器电路经配置以响应于接收无操作NOP命令而进入所述活动断电模式。
14.根据权利要求13所述的设备，其中经配置以进入所述活动断电模式的所述解码器电路是在接收激活命令之后并且在接收预充电命令之前。
15.根据权利要求11所述的设备，其中耦合到所述存储器单元的字线在处于所述活动断电模式时保持在活动状态。
16.根据权利要求11所述的设备，其中所述解码器电路经配置以响应于进入活动断电模式，将所述RNL信号的所述电压增加到0.1与在感测操作期间提供到所述感测放大器的阵列电压的一半之间的电压。
17.一种方法，其包括：
在存储器处接收激活命令；
响应于所述激活命令，激活所述存储器的一行存储器单元；
当所述存储器的所述行存储器单元为活动时，接收进入断电模式的命令；以及
响应于接收进入所述断电模式的所述命令，在所述行存储器单元为活动时，将所述存储器的感测放大器的肠节点与耦合到所述行存储器单元的存储器单元的所述数字线解耦。
18.根据权利要求17所述的方法，其进一步包括响应于进入所述断电模式而增加行Nsense锁存器RNL信号的电压。
19.根据权利要求18所述的方法，其中响应于进入所述断电模式而增加所述RNL信号的所述电压包括将所述RNL信号的所述电压增加到0.1与在感测操作期间提供到所述感测放大器的阵列电压的一半之间。
20.根据权利要求17所述的方法，其中将所述存储器的所述感测放大器的所述肠节点与耦合到所述行存储器单元的所述存储器单元的所述数字线解耦包括停用耦合在所述肠节点与所述数字线之间的晶体管。
CN201910475915.0A 2018-06-15 2019-06-03 用于在活动断电期间减少感测放大器泄漏电流的设备及方法 Active CN110610729B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/009,806 2018-06-15
US16/009,806 US10566036B2 (en) 2018-06-15 2018-06-15 Apparatuses and method for reducing sense amplifier leakage current during active power-down

Publications (2)

Publication Number Publication Date
CN110610729A true CN110610729A (zh) 2019-12-24
CN110610729B CN110610729B (zh) 2023-07-25

Family

ID=68840213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910475915.0A Active CN110610729B (zh) 2018-06-15 2019-06-03 用于在活动断电期间减少感测放大器泄漏电流的设备及方法

Country Status (2)

Country Link
US (2) US10566036B2 (zh)
CN (1) CN110610729B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314172A (zh) * 2020-02-26 2021-08-27 美光科技公司 具有经延长数字线的设备和其操作方法
CN114512166A (zh) * 2020-10-28 2022-05-17 美光科技公司 用于存储器装置断电的系统及方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10236036B2 (en) 2017-05-09 2019-03-19 Micron Technology, Inc. Sense amplifier signal boost
US10566036B2 (en) * 2018-06-15 2020-02-18 Micron Technology, Inc. Apparatuses and method for reducing sense amplifier leakage current during active power-down
US10847207B2 (en) 2019-04-08 2020-11-24 Micron Technology, Inc. Apparatuses and methods for controlling driving signals in semiconductor devices
US10910027B2 (en) 2019-04-12 2021-02-02 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge
US10854272B1 (en) 2019-06-24 2020-12-01 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge
US10854273B1 (en) 2019-06-24 2020-12-01 Micron Technology, Inc. Apparatuses and methods for controlling word drivers
US10937476B2 (en) 2019-06-24 2021-03-02 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge
US10854274B1 (en) * 2019-09-26 2020-12-01 Micron Technology, Inc. Apparatuses and methods for dynamic timing of row pull down operations
US11289151B2 (en) * 2019-11-08 2022-03-29 Micron Technology, Inc. Cross-coupled transistor threshold voltage mismatch compensation and related devices, systems, and methods
US11205470B2 (en) 2020-04-20 2021-12-21 Micron Technology, Inc. Apparatuses and methods for providing main word line signal with dynamic well
US11450378B2 (en) 2020-09-29 2022-09-20 Micron Technology, Inc. Apparatuses and methods of power supply control for threshold voltage compensated sense amplifiers
US11514956B2 (en) 2020-12-24 2022-11-29 Advanced Micro Devices, Inc. Sense amplifier sleep state for leakage savings without bias mismatch
US11990175B2 (en) 2022-04-01 2024-05-21 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172928B1 (en) * 1998-12-04 2001-01-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device with normal mode and power down mode
CN1402258A (zh) * 2001-08-27 2003-03-12 尔必达存储器股份有限公司 半导体存储器件的功率控制方法及半导体存储器件
CN1474412A (zh) * 2002-08-08 2004-02-11 富士通株式会社 半导体存储器件以及控制半导体存储器件的方法
US20040151050A1 (en) * 2003-01-30 2004-08-05 Renesas Technology Corp. Semiconductor device with reduced current consumption in standby state
CN1728279A (zh) * 2004-07-27 2006-02-01 海力士半导体有限公司 位线感测放大器及具有它的半导体存储器件
CN1811987A (zh) * 2005-01-14 2006-08-02 三星电子株式会社 半导体存储器装置的位线电压供应电路及其电压供应方法
US20070041257A1 (en) * 2005-08-17 2007-02-22 Tae Kim Low voltage sensing scheme having reduced active power down standby current
US20070081405A1 (en) * 2005-09-23 2007-04-12 Zmos Technology, Inc. Low power memory control circuits and methods
CN101149969A (zh) * 2006-08-10 2008-03-26 富士通株式会社 半导体存储器和存储器系统
CN104956441A (zh) * 2013-02-25 2015-09-30 美光科技公司 用于补偿字线电压增加的设备、感测电路及方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3672384B2 (ja) 1996-07-24 2005-07-20 沖電気工業株式会社 センス回路
JP3938803B2 (ja) 1997-03-31 2007-06-27 株式会社日立製作所 ダイナミック型ｒａｍ
JP2001118999A (ja) 1999-10-15 2001-04-27 Hitachi Ltd ダイナミック型ｒａｍと半導体装置
KR100403631B1 (ko) 2001-07-20 2003-10-30 삼성전자주식회사 비트라인 센스앰프 드라이버의 배치방법
JP4157285B2 (ja) 2001-08-31 2008-10-01 株式会社東芝 不揮発性半導体メモリ
JP4646106B2 (ja) 2004-05-25 2011-03-09 株式会社日立製作所 半導体集積回路装置
KR100649834B1 (ko) 2004-10-22 2006-11-28 주식회사 하이닉스반도체 반도체 메모리 소자의 누설 전류 제어 장치
JP2012203977A (ja) 2011-03-28 2012-10-22 Elpida Memory Inc 半導体装置及びその制御方法並びにその情報処理システム
US9076510B2 (en) * 2012-02-02 2015-07-07 Samsung Electronics Co., Ltd. Power mixing circuit and semiconductor memory device including the same
KR20160124582A (ko) 2015-04-20 2016-10-28 에스케이하이닉스 주식회사 센스앰프 및 이를 포함하는 반도체 장치
KR102432868B1 (ko) 2015-07-17 2022-08-17 에스케이하이닉스 주식회사 비트라인 센스앰프 및 이를 이용하는 메모리 장치
KR20170096391A (ko) * 2016-02-16 2017-08-24 에스케이하이닉스 주식회사 반도체 장치
US10236036B2 (en) 2017-05-09 2019-03-19 Micron Technology, Inc. Sense amplifier signal boost
US10566036B2 (en) 2018-06-15 2020-02-18 Micron Technology, Inc. Apparatuses and method for reducing sense amplifier leakage current during active power-down

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172928B1 (en) * 1998-12-04 2001-01-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device with normal mode and power down mode
CN1402258A (zh) * 2001-08-27 2003-03-12 尔必达存储器股份有限公司 半导体存储器件的功率控制方法及半导体存储器件
CN1474412A (zh) * 2002-08-08 2004-02-11 富士通株式会社 半导体存储器件以及控制半导体存储器件的方法
US20040151050A1 (en) * 2003-01-30 2004-08-05 Renesas Technology Corp. Semiconductor device with reduced current consumption in standby state
CN1728279A (zh) * 2004-07-27 2006-02-01 海力士半导体有限公司 位线感测放大器及具有它的半导体存储器件
CN1811987A (zh) * 2005-01-14 2006-08-02 三星电子株式会社 半导体存储器装置的位线电压供应电路及其电压供应方法
US20070041257A1 (en) * 2005-08-17 2007-02-22 Tae Kim Low voltage sensing scheme having reduced active power down standby current
US20070081405A1 (en) * 2005-09-23 2007-04-12 Zmos Technology, Inc. Low power memory control circuits and methods
CN101149969A (zh) * 2006-08-10 2008-03-26 富士通株式会社 半导体存储器和存储器系统
CN104956441A (zh) * 2013-02-25 2015-09-30 美光科技公司 用于补偿字线电压增加的设备、感测电路及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHUA-CHIN WANG: "A Self-Disabled Sensing Technique for Content-Addressable Memories", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II: EXPRESS BRIEFS 》 *
郭家荣: "灵敏放大器结构研究", 《科技视界》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314172A (zh) * 2020-02-26 2021-08-27 美光科技公司 具有经延长数字线的设备和其操作方法
CN114512166A (zh) * 2020-10-28 2022-05-17 美光科技公司 用于存储器装置断电的系统及方法

Also Published As

Publication number Publication date
US10839871B2 (en) 2020-11-17
US20200176034A1 (en) 2020-06-04
US20190385649A1 (en) 2019-12-19
US10566036B2 (en) 2020-02-18
CN110610729B (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
CN110610729B (zh) 用于在活动断电期间减少感测放大器泄漏电流的设备及方法
US11176978B2 (en) Apparatuses and method for reducing row address to column address delay
US10872648B2 (en) Apparatuses and methods for reducing row address to column address delay
US11335385B2 (en) Apparatuses including temperature-based threshold voltage compensated sense amplifiers and methods for compensating same
US11721389B2 (en) Apparatuses and methods of power supply control for threshold voltage compensated sense amplifiers
US11120847B2 (en) Apparatuses and method for reducing row address to column address delay for a voltage threshold compensation sense amplifier
TWI654616B (zh) 輸入緩衝電路
US10902899B2 (en) Apparatuses and method for reducing row address to column address delay
US11152055B1 (en) Apparatuses including threshold voltage compensated sense amplifiers and methods for compensating same
US10586586B1 (en) Apparatuses including threshold voltage compensated sense amplifiers and methods for compensating same
US10943644B1 (en) Apparatuses including threshold voltage compensated sense amplifiers and methods for compensating same
US10734060B2 (en) Input buffer circuit
US20230410885A1 (en) Apparatuses and methods for controlling sense amplifier operation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant