CN110581711A - 均衡器和包括均衡器的发送器 - Google Patents

均衡器和包括均衡器的发送器 Download PDF

Info

Publication number
CN110581711A
CN110581711A CN201811501649.6A CN201811501649A CN110581711A CN 110581711 A CN110581711 A CN 110581711A CN 201811501649 A CN201811501649 A CN 201811501649A CN 110581711 A CN110581711 A CN 110581711A
Authority
CN
China
Prior art keywords
data
signal
look
digital signal
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811501649.6A
Other languages
English (en)
Inventor
康建一
李俊熙
赵炳旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110581711A publication Critical patent/CN110581711A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0227—Measures concerning the coefficients
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0225—Measures concerning the multipliers
    • H03H17/0226—Measures concerning the multipliers comprising look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0607—Non-recursive filters comprising a ROM addressed by the input data signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H2017/0072—Theoretical filter design
    • H03H2017/0081—Theoretical filter design of FIR filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

公开了一种均衡器和包括均衡器的发送器。一种用于根据信道从串行数据生成均衡信号的集成电路包括：移位寄存器，从串行数据提取符号序列。数据存储器存储与对应于滤波器系数序列的潜在符号序列对应的均衡数字信号的值。查找表输出与提取的符号序列对应的值均衡数字信号。数模转换器(DAC)将均衡数字信号转换为均衡信号。控制器响应于控制信号基于存储在数据存储器中的值和包括在查找表中的值中的至少一个来刷新查找表。

Description

均衡器和包括均衡器的发送器
本申请要求于2018年6月11日提交到韩国知识产权局的第10-2018-0067061号韩国专利申请的权益，所述韩国专利申请的公开通过引用全部包含于此。
技术领域
本公开涉及一种均衡器，更具体地，涉及一种包括查找表的均衡器和包括该均衡器的发送器。
背景技术
在串行通信中，发送器和接收器之间的互连(即，信道)可使信号失真。为了补偿在信道中产生的信号的失真，发送器和/或接收器可包括均衡器。例如，包括在发送器中的均衡器可包括提供信道的传递函数的逆传递函数的有限脉冲响应(FIR)滤波器。为了在为高速串行通信而执行快速信号滤波的同时精确地补偿信号失真，包括高复杂性的滤波器的均衡器会是必需的。此外，为了减少功耗和发热，能够减少功耗的均衡器会是必需的。
发明内容
本公开提供一种通过使用可刷新的查找表来提供高效率的均衡器，和包括该均衡器的发送器。
根据本公开的一个方面，提供一种用于根据信道从串行数据生成均衡信号的集成电路。所述电路包括：移位寄存器，被配置为从串行数据提取符号序列。数据存储器存储与对应于滤波器系数序列的符号序列的可能值对应的均衡数字信号的值。查找表输出与提取的符号序列对应的值的均衡数字信号。数模转换器(DAC)将均衡数字信号转换为均衡信号。控制器响应于控制信号基于存储在数据存储器中的值和包括在查找表中的值中的至少一个来刷新查找表。
根据本公开的另一个方面，提供一种用于通过信道发送输入数据的发送器。所述发送器包括：串行器，被配置为从输入数据生成串行数据。均衡器包括使用输出与从串行数据提取的符号序列对应的数字信号的查找表的有限脉冲响应(FIR)滤波器块。数模转换器通过转换数字信号来输出均衡信号。驱动器对均衡信号进行放大。FIR滤波器块基于通过信道接收的信道信息来刷新查找表。
根据本公开的另一个方面，提供一种用于通过信道发送串行数据的方法。所述方法包括：(1)接收基于通过信道接收的信道信息生成的控制信号；(2)刷新被配置为响应于控制信号根据符号序列输出均衡数字信号的查找表；(3)从串行数据提取符号序列；(4)向查找表提供提取的符号序列；(5)将从查找表输出的数字信号转换为模拟信号。
根据本公开的另一个方面，提供一种均衡器，所述均衡器具有移位寄存器、数字均衡器电路以及数模转换器。移位寄存器从串行数据提取符号的序列。数字均衡器电路生成与符号的序列对应的被均衡以补偿通信信道的特性的数字信号。数模转换器将数字信号转换为模拟信号。
根据本公开的另一个方面，提供一种信号均衡的方法。所述方法包括：(1)利用移位寄存器从串行数据提取符号的序列；(2)利用数字均衡器电路生成(a)与符号的序列对应并且(b)被均衡以补偿通信信道的特性的数字信号；(3)利用数模转换器将数字信号转换为模拟信号。
附图说明
将从以下结合附图的具体实施方式更加清楚地理解本公开的实施例，其中：
图1是示出根据本公开的示例性实施例的通信装置的框图；
图2是示意性地示出相关领域的FIR滤波器的框图；
图3是示出根据本公开的示例性实施例的TX均衡器的框图；
图4是示出根据本公开的示例性实施例的串行数据和符号序列的示例的流程图；
图5是示出根据本公开的示例性实施例的查找表的示例的示图；
图6是示出根据本公开的示例性实施例的FIR滤波器的框图；
图7是示出根据本公开的示例性实施例的图6的偏移发生器的示例的框图；
图8是示出根据本公开的示例性实施例的步长表的示例的示图；
图9是示出根据本公开的示例性实施例的偏移发生器的示例的示图；
图10是示出根据本公开的示例性实施例的均衡方法随时间的示图；
图11是示出根据本公开的示例性实施例的图10的操作S40的示例的流程图；
图12是示出根据本公开的示例性实施例的图10的操作S40的另一个示例的流程图；
图13是示出根据本公开的示例性实施例的图10的操作S40的另一个示例的流程图；
图14是示出根据本公开的示例性实施例的图10的操作S60的示例的流程图；
图15是示出根据本公开的示例性实施例的均衡方法随时间的示图；
图16是示出根据本公开的示例性实施例的包括FIR滤波器的系统的框图；
图17是示出根据本公开的示例性实施例的包括存储器装置的片上系统的框图。
具体实施方式
图1是示出根据本公开的示例性实施例的通信装置5的框图。如图1所示，通信装置5能够经由TX信道7和RX信道8与对方通信装置串行通信。虽然图1示出通信装置5通过全双工通信方案(即，两信道(TX信道7和RX信道8))与对方通信装置通信，但是根据一些实施例，通信装置5可通过半双工通信方案(即，一个信道)与对方通信装置通信。
TX信道7或RX信道8可表示通信装置5与对方通信装置之间的互连，串行数据信号DIF1和串行数据信号DIF2可分别通过TX信道7和RX信道8传送。例如，TX信道7或RX信道8可包括集成电路的导线、印刷电路板(PCB)的图案、连接器和电缆中的至少一个。在一些实施例中，分别经过TX信道7和RX信道8的串行数据信号DIF1和串行数据信号DIF2可以是如图1中示出的差分信号，或者可以是不同于图1中示出的信号的单个信号。
通信装置5可表示经由TX信道7和RX信道8与对方通信装置串行通信的任意装置。在一些实施例中，通信装置5可以是包括在半导体封装中的裸片(die)，并且可与包括在同一半导体封装中的对方通信装置串行通信。在一些实施例中，通信装置5可以是安装在PCB上的半导体封装，并且可与安装在同一PCB或安装在另外的PCB上的对方通信装置串行通信。在一些实施例中，通信装置5可以是包括至少一个半导体封装和PCB的系统(例如，存储器、计算系统等)，并且可与其他系统串行通信。如图1中所示，通信装置5可包括发送器10、接收器20和协议处理器30。在一些实施例中，发送器10和接收器20可被实现为一个块作为收发器。发送器10、接收器20和协议处理器30可提供通信的物理层，并且可被统称为用于串行通信的串行解串器(SerDes)(串行器/解串器)。
协议处理器30可向发送器10提供TX数据TXD作为要通过TX信道7发送的数据，并可从接收器20接收RX数据RXD作为通过RX信道8接收的数据。TX数据TXD和RX数据RXD可通过多个信号线(即，数据总线)传送。协议处理器30可根据诸如光互联网络论坛(OIF)和电气和电子工程师协会(IEEE)等协议中规定的协议来生成TX数据TXD或处理RX数据RXD。例如，协议处理器30可通过处理从包括在通信装置5中的其他组件或通信装置5的外部接收的源数据来生成TX数据TXD。此外，协议处理器30可向包括在通信装置5中的其他组件或通信装置5的外部提供通过处理RX数据RXD生成的结果数据。协议处理器30可包括通过逻辑综合而设计的硬件块和包括一系列指令的软件块中的至少一个。在本说明书中，提供给发送器10的TX数据TXD可被称为输入数据。
协议处理器30可从RX数据RXD提取关于TX信道7的信息(即，信道信息)，并基于信道信息生成控制信号CTRL。例如，通过TX信道7与通信装置5通信的对方通信装置可基于TX信道7的特性向通信装置5提供信道信息作为用于调节发送器10的均衡操作的信息。协议处理器30可基于信道信息生成控制信号CTRL，发送器10的TX均衡器12可接收如下所述的控制信号CTRL。
发送器10可从协议处理器30接收TX数据TXD和控制信号CTRL，并可将串行数据信号DIF1输出到TX信道7。如图1中所示，发送器10可包括串行器11、TX均衡器12以及驱动器13。在一些实施例中，发送器10可包括在通过半导体工艺制造的集成电路中。
串行器11可将经由数据总线接收的TX数据TXD转换为串行数据SER。例如，串行数据SER可包括一系列符号，每个符号具有“1/波特率”的单位间隔(UI)，并且当n是大于1的整数时，串行器11可以以“波特率/n”的频率锁存n位TX数据TXD。
TX均衡器12可从串行器11接收串行数据SER，并可生成TX信号TXS。TX均衡器12可执行均衡以补偿在TX信道7中生成的串行数据信号DIF1的失真(例如，符号间干扰(ISI))。在一些实施例中，TX均衡器12可包括如以下参照图2描述的有限脉冲响应(FIR)滤波器，FIR滤波器可通过利用滤波器系数序列对从串行数据SER提取的符号序列进行操作，来生成TX信号TXS。在高速串行通信(诸如，56Gbps)中，可能加剧串行数据信号DIF1的失真，因此，可能需要TX均衡器12执行复杂的均衡。如下所述，TX均衡器12可由通过使用查找表LUT来提供高效率的FIR滤波器来实现。
TX均衡器12可包括存储与符号序列的可能值对应的TX信号TXS的值的查找表LUT，并且查找表LUT可输出具有与符号序列对应的值的TX信号TXS。这样，可省略FIR滤波器中需要的乘法，并可从TX均衡器12省略多个乘法器和多个加法器。例如，当串行数据SER被转换为模拟信号以实现FIR滤波器，并通过使用放大器等来处理模拟信号时，串行数据SER的均衡可能需要高功耗和高复杂性，并且由于工艺、电压以及温度(PVT)变化可能具有低准确度。在一些实施例中，如图1中所示，TX均衡器12可通过使用可刷新的查找表LUT来实现具有简单结构的数字FIR滤波器，并可具有高扩展性和提高的对PVT变化的鲁棒性。此外，如稍后将描述的那样，TX均衡器12可执行刷新查找表LUT所需的块的时钟门控，因此，可通过使用低功率来执行串行数据SER的均衡。
包括在TX均衡器12中的查找表LUT可以是可刷新的，TX均衡器12可基于从协议处理器30接收的控制信号CTRL来刷新查找表LUT。例如，如稍后参照图3所述，TX均衡器12可基于控制信号CTRL来选择多个滤波器系数序列之一，并可将与选择的滤波器系数序列对应的数据集加载到查找表LUT。此外，如稍后将参照图6等所述，TX均衡器12可从控制信号CTRL提取滤波器系数的变化，并可通过根据滤波器系数的变化增加偏移来刷新查找表LUT。这样，TX均衡器12可通过使用可刷新的查找表LUT来有效率地支持定义可编程的均衡的协议。在本说明书中，TX均衡器12可被称为均衡器，将主要参照TX均衡器12来描述本公开的示例性实施例。然而，将理解，本公开的示例性实施例还可应用于与TX均衡器12不同的均衡器(诸如，接收器20的RX均衡器22)。
驱动器13可通过对TX信号TXS进行放大来生成串行数据信号DIF1，并可将串行数据信号DIF1输出到TX信道7。在一些实施例中，驱动器13可生成具有根据TX信号TXS改变的电压电平的串行数据信号DIF1，并可生成具有根据TX信号TXS改变的光的强度的串行数据信号DIF1。在图1的示例中，驱动器13可被称为差分驱动器。
接收器20可通过RX信道8接收串行数据信号DIF2，并可向协议处理器30提供RX数据RXD。如图1中所示，接收器20可包括差分接收器23、RX均衡器22和解串器21。在一些实施例中，接收器20可包括在通过半导体工艺制造的集成电路中。
差分接收器23可通过对作为差分信号的串行数据信号DIF2进行放大来生成RX信号RXS。此外，差分接收器23可具有用于阻抗匹配的输入阻抗。
RX均衡器22可从差分接收器23接收RX信号RXS，并可生成均衡信号REC。RX均衡器22可执行均衡以补偿在RX信道8中生成的串行数据信号DIF2的失真。例如，与TX均衡器12相似，RX均衡器22也可使用可刷新的查找表来实现FIR滤波器。虽然在图1中没有示出，但是接收器20还可包括与RX均衡器22一起的时钟和数据恢复CDR电路。时钟和数据恢复CDR电路可监视信号的转变，并可恢复时钟信号和数据。
解串器21可将从RX均衡器22接收的均衡信号REC转换为RX数据RXD。例如，均衡信号REC可包括一系列符号，每个符号具有“1/波特率”的UI，当n是大于1的整数时，解串器21可以以“波特率/n”的频率输出n位RX数据RXD。
图2是示出相关领域的FIR滤波器9的示例的框图。具体地，图2示意性地示出用于从串行数据SER生成TX信号TXS的FIR滤波器9的操作，在图2的示例中，FIR滤波器9可作为4抽头前馈均衡器(FFE)进行操作。应该理解，本申请的FIR滤波器9的抽头数量以及类型不限于此。
FIR滤波器9可计算串行数据SER中的符号序列和包括FIR滤波器9的滤波器系数的滤波器系数序列。例如，如图2中所示，符号序列可包括分别与滤波器系数序列的四个滤波器系数C1、C2、C3和C4对应的四个符号S1、S2、S3和S4。四个符号S1、S2、S3和S4可分别与四个滤波器系数C1、C2、C3、和C4相乘，并且相乘的结果可被求和。即，可如以下等式1中所示计算根据符号序列和滤波器系数序列的结果值Y。
[等式1]
Y＝S1·C1+S2·C2+S3·C3+S4·C4
这样，如图2中所示，包括与预定的电平对应的符号的串行数据SER可被均衡为包括根据TX信道7的特性修正的波形的TX信号TXS。
当用于实现FIR滤波器9的符号和滤波器系数的相乘和相加由模拟乘法器和模拟加法器执行时，可能出现不期望的问题。例如，第四符号S4和从延迟单元D1、延迟单元D2以及延迟单元D3输出的第一符号S1、第二符号S2以及第三符号S3可被分别转换为模拟信号，四个滤波器系数C1、C2、C3和C4也可被分别转换为模拟信号。四个乘法器M1、M2、M3和M4中的每个可被实现为包括放大器的模拟乘法器，三个加法器A1、A2、和A3中的每个也可被实现为模拟加法器。这样，由于模拟乘法器和模拟加法器的功耗，所以FIR滤波器9的功耗可能相当高，特别是随着FIR滤波器9的抽头的数量增加，FIR滤波器9的功耗和复杂性可能显著增加。
在另一方面，如稍后参照附图所述，如图1的TX均衡器12使用查找表LUT那样，可省略FIR滤波器9的乘法器(例如，M1、M2、M3和M4)，并可提供根据FIR滤波器9中的增加的抽头的数量的高的可扩展性。此外，图1的TX均衡器12可用在通过支持查找表LUT的刷新来定义可编程均衡的协议中。
图3是示出根据本公开的示例性实施例的TX均衡器12’的框图。如以上参照图1所述，图3的TX均衡器12’可接收串行数据SER和控制信号CTRL，输出TX信号TXS，并可包括查找表130。在下文中，将参照图1描述图3。
参照图3，TX均衡器12’可包括滤波器块100和数模转换器(DAC)200。滤波器块100可从如以上参照图2所述的从串行数据SER提取的符号序列和滤波器系数序列生成计算的信号(即，数字信号DSIG)，DAC 200可将数字信号DSIG转换为作为模拟信号的TX信号TXS。如图3中所示，滤波器模块100可包括控制器110、数据存储器120、查找表130以及移位寄存器140。
移位寄存器140可接收串行数据SER，并可从串行数据SER提取符号序列SEQ。稍后将参照图4描述移位寄存器140的操作的示例。
数据存储器120可存储与符号序列SEQ的可能值对应的数字信号DSIG的值。数据存储器120可具有用于存储数字信号DSIG的值的任意结构。在一些实施例中，数据存储器120可包括易失性存储器，诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)等，在一些实施例中，数据存储器120可包括非易失性存储器，诸如电可擦除可编程只读存储器(EEPROM)、闪存、相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)、纳米浮栅存储器(NFGM)、聚合物随机存取存储器(PoRAM)、磁随机存取存储器(MRAM)、铁电随机存储存储器(FRAM)等。数据存储器120还可包括多个寄存器，并可被称为寄存器集。稍后将参照图5描述存储在数据存储器120中的值的示例。
在一些实施例中，可刷新存储在数据存储器120中的值。例如，数据存储器120可以是可重写的。如图3中所示，数据存储器120可从TX均衡器12’的外部(例如，图1的协议处理器30)接收第一值VAL1，当第一值VAL1存储在数据存储器120中时，先前存储的值可被改变。例如，当通信装置5的操作开始时，协议处理器30可通过向数据存储器120提供第一值VAL1来存储数字信号DSIG的值。此外，协议处理器30可基于RX数据RXD生成第一值VAL1。
在一些实施例中，数据存储器120可存储分组为与多个滤波器系数序列对应的多个数据的集合的数字信号DSIG的值。例如，如图3中所示，当k是大于1的整数时，数据存储器120可存储第一数据集SET1至第k数据集SETk，第一数据集SET1至第k数据集SETk可分别为相同的符号序列存储相同或不同的数字信号DSIG的值。例如，协议可预先定义k个滤波器系数序列，并定义发送侧和接收侧选择k个滤波器系数序列之一的处理。数据存储器120可存储分别与k个滤波器系数序列对应的第一数据集SET1至第k数据集SETk。
查找表130可输出具有与符号序列SEQ对应的值的数字信号DSIG。查找表130可包括与符号序列SEQ的可能值对应的数字信号DSIG的值(例如，与第一数据集SET1至第k数据集SETk之一对应的值)。例如，当7位数字信号DSIG被提供给DAC 200，并且符号序列SEQ根据4级脉冲幅度调制(PAM4)包括4个作为2位符号的符号时，一个数据集可包括由7位组成的256条数据。在一些实施例中，查找表130可被实现为包括单元阵列并接收符号序列SEQ作为地址的存储器。在一些实施例中，查找表130可包括多个寄存器，并可包括根据符号序列SEQ来输出存储在多个寄存器中的至少一些中的值作为数字信号DSIG的多路复用器。
控制器110可接收控制信号CTRL，并可控制数据存储器120和查找表130。控制器110可通过响应于控制信号CTRL将存储在数据存储器120中的值中的至少一些加载到查找表130，来刷新查找表130。例如，协议处理器30可基于RX数据RXD向TX均衡器12’提供包括指示k个滤波器系数序列之一的信息的控制信号CTRL。响应于控制信号CTRL，控制器110可控制数据存储器120输出包括在分别与k个滤波器系数序列对应的第一数据集SET1至第k数据集SETk之一中的值作为第二值VAL2，并可控制查找表130将第二值VAL2存储在查找表130中。
图4是示出根据本公开的示例性实施例的串行数据SER和符号序列SEQ的示例的流程图。如图4中所示，串行数据SER和符号序列SEQ可包括与PAM4对应的2位符号。在下文中，将参照图1和图3描述图4，
参照图4，串行数据SER可包括一系列的符号。所述符号具有“00”、“01”、“10”以及“11”之一的值，并且所述符号的值可分别与四个不同的电平对应。符号序列SEQ可包括包含在串行数据SER中的四个连续的符号。如图4中所示，图3的移位寄存器140可从串行数据SER顺序地提取符号序列SEQ，符号序列SEQ可被提供给查找表130。在下文中，将参照如图4中所示的包括2位符号的串行数据SER和符号序列SEQ，来描述本公开的示例性实施例，但本公开的示例性实施例还可应用于包括与两个不归零(NRZ)电平对应的1位符号的串行数据SER和符号序列SEQ。
图5是示出根据本公开的示例性实施例的查找表130的示例的示图。具体地，图5示出包含与包括用于PAM4的四个符号S1、S2、S3以及S4的符号序列SEQ对应的数字信号DSIG的值的查找表LUT’。
参照图5，查找表LUT’可包括数字信号DSIG的256个值(V1至V256)。数字信号DSIG的256个值(V1至V256)中的每个可以是先前从符号序列SEQ和滤波器系数序列计算并存储的值。例如，数字信号DSIG的值V1可与结果值Y一致，其中，结果值Y基于图2的FIR滤波器9从包括“00”、“00”、“00”以及“00”的4个符号S1、S2、S3以及S4的符号序列SEQ，和包括4个滤波器系数C1、C2、C3以及C4的滤波器系数序列计算。数字信号DSIG的256个值(V1至V256)中的每个可具有相同的位数。如以上参照图3所述，存储在数据存储器120中的一个数据集(例如，SET1)还可包括如图5所示的256个值。应理解，上述符号序列SEQ中的符号的数量以及滤波器系数序列中的滤波器系数的数量仅是示例性的，本申请不限于于此。
图6是示出根据本公开的示例性实施例的滤波器块100’的框图。如图6中所示，滤波器块100’可包括控制器110’、数据存储器120’、查找表130’和移位寄存器140’，并且与图3的滤波器块100相比，还可包括偏移发生器150和计算器160。在下文中，将从图6的描述省略与参照图3给出的描述相同的描述，并且将参照图1描述图6。
控制器110’可基于控制信号CTRL根据滤波器系数的变化来刷新查找表130’。在一些实施例中，协议可定义接收侧调节在发送侧的均衡器中实现的FIR滤波器的滤波器系数的处理，因此，可在发送侧执行更适合于TX信道7的均衡。协议处理器30可从RX数据RXD提取指示滤波器系数的变化的信息，并可根据提取的信息生成控制信号CTRL。控制器110’可基于控制信号CTRL向偏移发生器150提供指示滤波器的变化信息的变化信号VAR和滤波器系数的索引IDX。例如，变化信号VAR可指示滤波器系数的增、减、保持以及重置中的至少一个，并可包括滤波器系数的变化量。例如，滤波器系数的索引IDX可具有1至4中的一个值来指示四个滤波器系数C1、C2、C3以及C4中的一个。虽然在图6中没有示出，但控制器110’还可向偏移发生器150提供附加信号(例如，图7的SEL)，并可生成用于控制数据存储器120’和查找表130’的信号。
偏移发生器150可生成与滤波器系数的变化对应的数字信号DSIG的偏移OFF。参照等式1，在一个滤波器系数中生成的变化可导致结果值Y的变化。例如，当第一滤波器系数C1增大时，结果值Y的变化可通过第一符号S1的值和第一滤波器系数C1的增大量确定。因此，偏移发生器150可根据滤波器系数的变化生成与结果值Y的变化量对应的偏移，并可生成与对应于改变的滤波器系数的符号的可能值(即，“00”、“01”、“10”和“11”)对应的偏移中的每个。稍后将参照图7和图8等来描述偏移发生器150的示例。
计算器160可根据控制器110’的控制，对存储在数据存储器120’中的值、存储在查找表130’中的值和偏移OFF中的至少两个执行加法或减法。例如，如以上参照图3所述，如果从数据存储器120’提供的第二值VAL2被存储在查找表130’中，则控制器110’可控制计算器160输出与第二值VAL2相等的第三值VAL3。此外，在一些实施例中，为了根据滤波器系数的变化增加偏移，计算器160可将从数据存储器120’提供的第二值VAL2与从偏移发生器150提供的偏移OFF相加，或者可将从查找表130’提供的数字信号DSIG与偏移OFF相加。例如，如以上参照图3所述，为了将最初从数据存储器120’提供的第二值VAL2存储在查找表130’中，计算器160可以通过传递第二值VAL2来输出与第二值VAL2相等的第三值VAL3，或者偏移发生器150可根据控制器110’的控制输出作为0偏移OFF。此后，偏移发生器150可以基于变化信号VAR和索引IDX来生成偏移OFF，并且计算器160可通过将从查找表130’提供的数字信号DSIG与偏移OFF相加来输出第三值VAL3，或者第三值VAL3可被存储在查找表130’中。
图7是示出根据本公开的示例性实施例的图6的偏移发生器150的示例的框图，图8是示出根据本公开的示例性实施例的步长表的示例的示图。如以上参照图6所述，图7的偏移发生器150’可接收变化信号VAR和滤波器系数的索引IDX，并可生成偏移OFF。在下文中，将参照图6描述图7和图8。
参照图7，偏移发生器150’可包括四个偏移发生器(例如，与四个滤波器系数C1、C2、C3和C4分别对应的第一偏移发生器151、第二偏移发生器152、第三偏移发生器153和第四偏移发生器154)和多路复用器(MUX)155。四个偏移发生器(即，第一偏移发生器151、第二偏移发生器152、第三偏移发生器153和第四偏移发生器154)可具有相同的结构，并可包括包含不同值的多个步长表中的每个。四个偏移发生器(即，第一偏移发生器151、第二偏移发生器152、第三偏移发生器153和第四偏移发生器154)可分别生成四个偏移OFF1、OFF2、OFF3、和OFF4，多路复用器155可输出偏移OFF1、偏移OFF2、偏移OFF3和偏移OFF4之一作为偏移OFF。
第一偏移发生器151可包括第一步长表151_1、计数器151_2以及乘法器151_3。第一步长表151_1可包括与多个滤波器系数和符号的对相应的步长，并可输出与滤波器系数和符号的对相应的步长X1。例如，参照图8，第一步长表151_1可包括与第一滤波器系数C1下的符号的可能值对应的步长X10至X13。第一步长表151_1可根据从控制器110’接收的选择信号SEL，来输出步长X10至X13之一作为步长X1。选择信号SEL可代表四个符号“00”、“01”、“10”以及“11”之一。例如，控制器110’可生成选择信号SEL，使得“00”、“01”、“10”和“11”被顺序地选择，并且第一步长表151_1可顺序地输出与“00”、“01”、“10”以及“11”对应的步长(即，图8的“X10”、“X11”、“X12”以及“X13”)。因此，第一偏移发生器151可顺序地提供与在FIR滤波器中乘以第一滤波器系数C1的输入符号的可能值对应的四个偏移。在一些实施例中，可并行生成与两个或更多个符号对应的两个或更多个偏移。
计数器151_2可根据变化信号VAR生成被增大、减小、或保持的计数值CNT1。例如，当计数器151_2接收到指示“增”三次的变化信号VAR和指示“减”一次的变化信号VAR时，计数器151_2可输出指示2的计数值CNT1。相应地，当变化信号VAR指示第一滤波器系数C1的重置时，计数值CNT1可用于补偿直到目前增大的(或减小的)偏移。稍后将参照图13描述重置滤波器系数的示例。
乘法器151_3可基于变化信号VAR根据步长X1输出第一偏移(OFF1)。例如，当步长X1是正值时，乘法器151_3可响应于指示“增”的变化信号VAR，输出步长X1作为第一偏移(OFF1)，并可响应于指示“减”的变化信号VAR，通过改变步长X1的符号来输出第一偏移OFF1。因此，在一些实施例中，乘法器151_3可具有提供符号的选择性改变的简单结构，而不是具有用于乘法的结构。
与第一偏移发生器151相似，第二偏移发生器152、第三偏移发生器153、和第四偏移发生器154可分别生成与第二滤波器系数C2、第三滤波器系数C3和第四滤波器系数C4对应的第二偏移OFF2、第三偏移OFF3和第四偏移OFF4。为此，第二偏移发生器152可包括图8的第二步长表152_1，第三偏移发生器153可包括图8的第三步长表153_1，第四偏移发生器154可包括图8的第四步长表154_1。
图9是示出根据本公开的示例性实施例的偏移发生器的示例的示图。具体地，图9示出生成与第一滤波器系数C1对应的第一偏移OFF1的第一偏移发生器151’。
参照图9，第一偏移发生器151’可包括第一步长表151_1’、计数器151_2’和乘法器151_3’。与图7的第一偏移发生器151相比，图9的第一偏移发生器151’可包括可刷新的第一步长表151_1’。如图9中所示，第一步长表151_1’不仅可接收选择信号SEL，而且可接收步信号STEP。例如，图6的控制器110’可从控制信号CTRL提取新的步长，并可根据新的步长生成步信号STEP。第一步长表151_1’可接收步信号STEP，当与步信号STEP对应的步长被存储时，先前存储的步长可被改变。例如，当通信装置5的操作开始时，图1的协议处理器30可生成包括步长的控制信号CTRL。此外，协议处理器30可基于RX数据RXD生成包括步长的控制信号CTRL。
图10是示出根据本公开的示例性实施例的均衡方法随时间的示图。例如，图10的均衡方法可由包括图1的TX均衡器12的第一通信装置1和与第一通信装置1通信的第二通信装置2执行。可根据图10中示出的均衡方法确定用于均衡的滤波器系数，用于确定滤波器系数的方法可被称为滤波器系数的训练。以下假设图10的第一通信装置1包括图1的通信装置5的组件，并且将参照图1描述图10。
参照图10，在操作S20中，第二通信装置2可发送信道信息。例如，第二通信装置2可首先将包括指示如以上参照图3所述的多个数据集之一的信息的信道信息发送至第一通信装置1。
在操作S40中，第一通信装置1可刷新查找表LUT。例如，第一通信装置1的协议处理器30可从在操作S20中接收到的信道信息提取指示数据集的信息，并可将包括提取的信息的控制信号CTRL发送至TX均衡器12。TX均衡器12可基于控制信号CTRL刷新查找表LUT。查找表LUT可包括与从串行数据SER提取的符号序列的可能值对应的数字信号DSIG的值。将参照图11描述响应于包括指示数据集的信息的信道信息，来刷新查找表LUT的操作S40的示例。
在操作S60中，第一通信装置1可均衡串行数据SER。例如，在第一通信装置1的TX均衡器12中，查找表LUT可输出与串行数据SER的符号序列对应的数字信号(例如，图3中的DSIG)，包括在TX均衡器12中的DAC200可将数字信号转换为模拟信号。因此，可省略用于用于实现图2的FIR滤波器9的符号序列和滤波器系数序列之间的加法和乘法的加法器和乘法器。将参照图14描述操作S60的示例。
在操作S80中，第一通信装置1可发送测试图案。例如，测试图案可包括先前由第一通信装置1和第二通信装置2共享的图案，第二通信装置2可通过信道(例如，图1的7)接收测试图案。
在操作S90中，第二通信装置2可确定是否调节滤波器系数。例如，第二通信装置2可评价从第一通信装置1接收的测试图案，并根据评价结果确定是否调节用于均衡第一通信装置1的FIR滤波器的系数中的至少一个。如图10中所示，当确定不调节滤波器系数中的至少一个时，可终止滤波器系数的训练，第一通信装置1可将根据当前的滤波器系数均衡的信号发送至第二通信装置2。在另一方面，当确定调节滤波器系数中的至少一个时，可执行操作S20。
与初次执行的操作S20不同，在操作S90之后执行的操作S20中，第二通信装置2可将包括与滤波器系数的变化有关的信息的信道信息发送至第一通信装置1。此后，与初次执行的操作S40不同，在操作S40中，第一通信装置1可基于与滤波器系数的变化有关的信息，来刷新查找表LUT。将参照图12描述响应于包括与滤波器系数的变化有关的信息的信道信息，来刷新查找表LUT的操作S40的示例。
图11至图13是示出根据本公开的示例性实施例的图10的操作S40的示例的流程图。如以上参照图10所述，可在图11至图13的操作S40a、操作S40b和操作S40c中执行刷新查找表LUT的操作。例如，图11的操作S40a可由图3的滤波器块100执行，图12的操作S40b和图13的操作S40c可由图6的滤波器块100’执行。在下文中，将参照图3和图6分别描述图11至图13。
参照图11，操作S40a可包括操作S42a和操作S44a。在操作S42a中，可执行根据控制信号CTRL选择数据集的操作。例如，图3的控制器110可接收包括指示K个滤波器系数序列之一的信息的控制信号CTRL，并可根据控制信号CTRL控制数据存储器120输出存储在数据存储器120中的第一数据集SET1至第k数据集SETk之一。
在操作S44a中，可执行将选择的数据集加载到查找表130的操作。例如，控制器110可控制数据存储器120和查找表130将从数据存储器120输出的第二值VAL2存储在查找表130中。
参照图12，操作S40b可包括操作S42b和操作S44b。在操作S42b中，可执行生成与滤波器系数的变化对应的偏移OFF的操作。例如，图6的偏移发生器150可基于从控制器110’提供的变化信号VAR索引IDX来生成偏移OFF。变化信号VAR可指示滤波器系数的增、减、保持和重置中的至少一个，并可包括滤波器系数的变化量。稍后将参照图13描述在变化信号VAR指示滤波器系数的重置时生成偏移OFF的示例。
在操作S44b中，可通过增加偏移OFF来执行刷新查找表130’的操作。在一些实施例中，偏移发生器150可生成正偏移OFF或负偏移OFF，因此计算器160可执行加法。在一些实施例中，偏移发生器150可生成正偏移OFF，因此计算器160可根据控制器110’的控制执行加法或减法。可通过将计算器160的输出值(即，第三值VAL3)存储在查找表130’中来刷新查找表130’。
参照图13，在操作S40c中，可执行重置滤波器系数的操作，具体地，操作S40c示出使用图7的第一偏移发生器151来重置第一滤波器系数C1的操作的示例。如图13中所示，操作S40c可包括操作S41c至操作S48c。将理解，也可类似于图13中示出的那样重置第二滤波器系数C2、第三滤波器系数C3以及第四滤波器系数C4。
在操作S41c中，可执行接收第一滤波器系数C1的重置的操作。在一些实施例中，四个滤波器系数C1、C2、C3和C4中的每个可彼此独立地被重置，并且重置的滤波器系数可具有初始值(即，没有增大或减小滤波器系数的值)。例如，当接收到第一滤波器系数C1的重置时，第二滤波器系数C2、第三滤波器系数C3和第四滤波器系数C4可保持在增大或减小的状态，仅第一滤波器系数C1可被重置。存储在图6的数据存储器120’中的值与所有四个滤波器系数C1、C2、C3和C4具有初始值的情况对应，因此，当仅重置四个滤波器系数C1、C2、C3和C4中的部分时，将存储在数据存储器120’中的值加载到查找表130’可能导致错误。
在操作S42c至操作S48c中，可执行刷新查找表130’的操作，直到通过第一滤波器系数C1的增大或减小生成的偏移被补偿。为此，第一偏移发生器151可跟踪第一滤波器系数C1的变化，并可包括计数器151_2，其中，如以上参照图7所述，计数器151_2输出与将步长与第一滤波器系数C1相加的次数和从第一滤波器系数C1减去步长的次数之间的差对应的计数值CNT1。
在操作S42c中，可执行确定计数值CNT1是否是正数的操作。如果计数值CNT1是正数，则随后执行操作S43c，但是如果计数值CNT1不是正数，则随后执行操作S45c。此外，在操作S45c中，可执行确定计数值CNT1是否是负数的操作。如果计数值CNT1是负数，则随后执行操作S46c，但是如果计数值CNT1不是负数(即，如果计数值CNT1是0)，则可终止操作S40c。
当计数值CNT1是正数时，在操作S43c中，计数值CNT1可减小1，在操作S44c中，第一偏移OFF1可具有与步长X1的值相反的值。也就是说，第一偏移OFF1可具有负值，以减小包括在查找表130’中的值。在另一方面，当计数值CNT1是负数时，在操作S46c中，计数值CNT1可增加1，并且在操作S47c中，第一偏移OFF1可与步长X1一致。
在操作S48c中，可通过增加第一偏移OFF1来执行刷新查找表130’的操作。如果包括在查找表130’中的值根据第一滤波器系数C1的变化具有正偏移，则该值可被减小第一偏移OFF1，但是如果包括在查找表130’中的值根据第一滤波器系数C1的变化具有负偏移，则该值可被增加第一偏移OFF1。然后，随后可执行操作S42c，结果，可重复刷新查找表130’的操作直到计数值CNT1变为0。
图14是示出根据本公开的示例性实施例的图10的操作S60的示例的流程图。如以上参照图10所述，可在图14的操作S60’中执行均衡串行数据SER的操作，如图14中所示，操作S60’可包括多个操作S62、S64以及S66。例如，操作S60’可由图3的TX均衡器12’执行，并将参照图3描述图14。
在操作S62中，可执行从串行数据SER提取符号序列SEQ的操作。例如，移位寄存器140可从串行数据SER顺序地提取四个连续的符号序列SEQ。在操作S64中，可执行向查找表130提供符号序列SEQ的操作。例如，移位寄存器140可向查找表130提供符号序列SEQ，查找表130可输出具有与接收的符号序列SEQ对应的值的数字信号DSIG。此后，在操作S66中，可执行将数字信号DSIG转换为模拟信号的操作。例如，DAC 200可从查找表130接收数字信号DSIG，并通过转换数字信号DSIG来生成作为模拟信号的TX信号TXS。
图15是示出根据本公开的示例性实施例的均衡方法随时间的示图。具体地，与图10的均衡方法相比，图15的均衡方法还包括操作S50。例如，图15的均衡方法可由包括图3的TX均衡器12’的第一通信装置1和与第一通信装置1通信的第二通信装置2执行。在以下关于图15的描述中，将省略已经参照图10给出的描述。假设图15的第一通信装置1包括图3的TX均衡器12’，并将参照图3描述图15。
在操作S20中，第二通信装置2可发送信道信息，在操作S40中，第一通信装置1可刷新查找表130。此后，在操作S50中，第一通信装置1可执行时钟门控。例如，在操作S40中终止刷新查找表130的操作之后，控制器110可停止提供被提供给刷新查找表130所必需的元件的时钟信号。例如，在图3的示例中，控制器110可停止向数据存储器120提供时钟信号，在图6的示例中，控制器110’可停止向偏移发生器150和计算器160中的至少一个提供时钟信号。这样，在操作S60中的串行数据SER的均衡期间可消除不必要的功耗。此后，可执行随后的操作S60、操作S80以及操作S90，如果在操作S90中确定调节滤波器系数是必需的，则可执行操作S20，然后，在操作S40中，可恢复向刷新查找表130所必需的组件提供时钟信号。
图16是示出根据本公开的示例性实施例的包括FIR滤波器的系统的框图。如图6中所示，存储器系统40和主机系统50可经由接口60通信，存储器系统40可包括存储器控制器41和存储器装置42。
接口60可利用电气信号和/或光学信号，并可包括串行高级技术附件(SATA)接口、SATAe(SATA Express)接口、串行连接小型计算机系统接口(SCSI)、通用串行总线(USB)接口或它们的组合，但本公开不限于这些示例。主机系统50和存储器控制器41可包括用于串行通信的SerDes，SerDes可包括包含根据本公开的示例性实施例的FIR滤波器的均衡器。
在一些实施例中，存储器系统40可通过可拆卸地结合到主机系统50来与主机系统50通信。存储器装置42可以是非易失性存储器，存储器系统40可被称为存储系统。例如，存储器系统40可由固态或固态盘(SSD)、嵌入式SSD(eSSD)、多媒体卡(MMC)、或嵌入式多媒体卡(eMMC)来实现，但是本公开不限于这些示例。存储器控制器41可响应于经由接口60从主机系统50接收的请求控制存储器装置42。
图17是示出根据本公开的示例性实施例的包括存储器装置的片上系统(SoC)70的框图。SoC 70可表示通过集成计算系统的组件或其他电子系统的组件生成的集成电路。作为SoC 70的示例，应用处理器(AP)可包括用于处理器和其他功能的组件。如图17中所示，SoC 70包括核71、数字信号处理器(DSP)72、图形处理单元(GPU)73、内部存储器74、通信接口75以及存储器接口76。SoC 70的组件可经由总线77彼此通信。
核71可处理指令，并控制SoC 70中的组件的操作。例如，核71可通过处理一系列的指令来对操作系统进行操作，并在操作系统上执行应用。DSP 72可通过处理数字信号(例如，从通信接口75提供的数字信号)来生成有用的数据。GPU 73可从内部存储器74或存储器接口76提供的图像数据生成用于通过显示装置输出的图像的数据，并可对图像数据进行解码。内部存储器74可存储核71、DSP 72以及GPU 73的操作所必需的数据。存储器接口76可向SoC 70的外部存储器(诸如，动态随机存取存储器(DRAM)、闪存等)提供接口。
通信接口75可提供与SoC 70的外部的串行通信。例如，通信接口75可连接到以太网，并可包括用于串行通信的SerDes。由于SerDes可包括包含根据本公开的示例性实施例的FIR滤波器的均衡器，所以通信接口75可具有简单的结构，还可消耗降低的功率。
作为本领域的传统，可根据执行描述的一个或多个功能的块来描述并示出实施例。在此可被称为单元或模块等的这些块可由模拟和/或数字电路(诸如逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子元件、有源电子元件、光学组件、硬连线电路等)在物理上实现，并且可以可选地由固件和/或软件驱动。例如，所述电路可在一个或多个半导体芯片中，或在诸如印刷电路板等的基底支撑件上实现。组成块的电路可由专用硬件实现、或由处理器(例如，一个或多个可编程微处理器和相关联的电路)、或由用于执行所述块的一些功能的专用硬件和用于执行所述块的其他功能的处理器的组合实现。在不脱离本公开的范围的情况下，实施例的每个块可在物理上被分为两个或更多个交互和离散的块。同样地，在不脱离本公开的范围的情况下，实施例的块可在物理上被组合成更复杂的块。
尽管已经参照本公开的实施例具体地示出和描述了本公开，但是将理解，在不脱离权利要求的精神和范围的情况下，可对其进行形式和细节上的各种改变。

Claims (20)

1.一种用于根据信道从串行数据生成均衡信号的集成电路，其中，所述集成电路包括：
移位寄存器，从串行数据提取符号序列；
数据存储器，存储与对应于滤波器系数序列的潜在符号序列对应的均衡数字信号的值；
查找表，输出与符号序列对应的值的均衡数字信号；
数模转换器，将均衡数字信号转换为均衡信号；
控制器，响应于控制信号基于存储在数据存储器中的值和包括在查找表中的值中的至少一个来刷新查找表。
2.根据权利要求1所述的集成电路，其中：
数据存储器存储分组为与多个滤波器系数序列对应的多个数据集的均衡数字信号的值，
控制器基于控制信号将所述多个数据集之一加载到查找表。
3.根据权利要求1所述的集成电路，还包括：
偏移发生器，提供与滤波器系数的变化对应的均衡数字信号的偏移；
计算器，对以下中的至少两个执行加法或减法：存储在数据存储器中的值、包括在查找表中的值、和偏移，其中，
控制器基于控制信号向偏移发生器提供滤波器系数的变化，并将计算器的输出值加载到查找表。
4.根据权利要求3所述的集成电路，其中，偏移发生器包括：步长表，输出与符号和滤波器系数的对相应的步长。
5.根据权利要求4所述的集成电路，其中，偏移发生器包括：
计数器，生成根据滤波器系数的变化增大、减小或保持的计数值；
乘法器，通过根据滤波器系数的变化选择性地改变步长的符号来输出偏移。
6.根据权利要求4所述的集成电路，其中，控制器基于控制信号来刷新步长表。
7.根据权利要求4所述的集成电路，其中，偏移发生器包括：计数器，输出根据滤波器系数的变化增大或减小的计数值。
8.根据权利要求7所述的集成电路，其中，如果滤波器系数的变化与滤波器系数的重置对应，则控制器重复刷新查找表直到计数值变为0。
9.根据权利要求3所述的集成电路，其中，在刷新查找表之后，控制器执行数据存储器、偏移发生器和计算器中的至少一个的时钟门控。
10.根据权利要求1所述的集成电路，其中，数据存储器是可重写的，并根据外部接收的信号存储均衡数字信号的值。
11.根据权利要求1所述的集成电路，其中，符号序列包括作为2位符号的符号。
12.一种用于通过信道发送输入数据的发送器，其中，所述发送器包括：
串行器，从输入数据生成串行数据；
均衡器，包括有限脉冲响应滤波器块和数模转换器，其中，有限脉冲响应滤波器块使用输出与从串行数据提取的符号序列对应的数字信号的查找表，数模转换器通过转换数字信号来输出均衡信号；
驱动器，对均衡信号进行放大，其中，
有限脉冲响应滤波器块基于通过信道接收的信道信息来刷新查找表。
13.根据权利要求12所述的发送器，其中，有限脉冲响应滤波器块还包括用于存储与潜在符号序列对应的数字信号的值的数据存储器，并且基于存储在数据存储器中的值和包括在查找表中的值的中至少一个来刷新查找表。
14.根据权利要求13所述的发送器，其中：
数据存储器存储分组为与多个滤波器系数序列对应的多个数据集的数字信号的值，
有限脉冲响应滤波器块通过加载所述多个数据集之一来刷新查找表。
15.根据权利要求13所述的发送器，其中，有限脉冲响应滤波器块通过增加与滤波器系数的变化对应的数字信号的偏移来刷新查找表。
16.根据权利要求15所述的发送器，其中，如果滤波器系数的变化与滤波器系数的重置对应，则偏移发生器调节先前施加的偏移。
17.一种用于通过信道发送串行数据的方法，其中，所述方法包括：
接收基于通过信道接收的信道信息生成的控制信号；
刷新响应于控制信号从符号序列输出均衡数字信号的查找表；
从串行数据提取符号序列；
向查找表提供符号序列；
将从查找表输出的均衡数字信号转换为模拟信号。
18.根据权利要求17所述的方法，其中，刷新查找表的步骤包括：从存储分组为与多个滤波器系数序列对应的多个数据集的均衡数字信号的值的数据存储器，将所述多个数据集之一加载到查找表。
19.根据权利要求18所述的方法，还包括：在终止刷新查找表之后，执行数据存储器的时钟门控。
20.根据权利要求17所述的方法，其中，刷新查找表的步骤包括：通过增加与滤波器系数的变化对应的均衡数字信号的偏移来刷新查找表。
CN201811501649.6A 2018-06-11 2018-12-10 均衡器和包括均衡器的发送器 Pending CN110581711A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180067061A KR102452622B1 (ko) 2018-06-11 2018-06-11 등화기 및 이를 포함하는 송신기
KR10-2018-0067061 2018-06-11

Publications (1)

Publication Number Publication Date
CN110581711A true CN110581711A (zh) 2019-12-17

Family

ID=68764374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811501649.6A Pending CN110581711A (zh) 2018-06-11 2018-12-10 均衡器和包括均衡器的发送器

Country Status (3)

Country Link
US (2) US11095271B2 (zh)
KR (1) KR102452622B1 (zh)
CN (1) CN110581711A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115225574A (zh) * 2021-04-15 2022-10-21 迈络思科技有限公司 具有用于均衡的一个或更多个查找表的端到端链路信道
CN115225574B (zh) * 2021-04-15 2024-06-07 迈络思科技有限公司 具有用于均衡的一个或更多个查找表的端到端链路信道

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220019321A (ko) * 2020-08-10 2022-02-17 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1132969A (zh) * 1994-03-24 1996-10-09 三星电子株式会社 用于数字无线电接收机的迅速更新的自适应通道均衡滤波
US6222592B1 (en) * 1998-01-13 2001-04-24 Samsung Electronics Co., Ltd. TV receiver equalizer storing channel characterizations for each TV channel between times of reception therefrom
CN1599363A (zh) * 2003-08-21 2005-03-23 三星电子株式会社 用于信道均衡的信道均衡器、方法及计算机程序
US20060164270A1 (en) * 2002-12-09 2006-07-27 Miller Timothy R Decision feed forward equalizer system and method
US20070147491A1 (en) * 2005-12-22 2007-06-28 Intel Corporation Transmitter equalization
US20070274379A1 (en) * 2006-05-23 2007-11-29 Magesh Valliappan Crosstalk emission management
US7362812B1 (en) * 2004-05-06 2008-04-22 Advanced Micro Devices, Inc. Channel tracking using step size based on norm-1 based errors across multiple OFDM symbols
US20090102690A1 (en) * 2007-10-18 2009-04-23 Honeywell International Inc. Methods and Systems for Reducing a Sign-Bit Pulse at a Voltage Output of a Sigma-Delta Digital-to-Analog Converter
CN102017553A (zh) * 2006-12-26 2011-04-13 大力系统有限公司 用于多信道宽带通信系统中的基带预失真线性化的方法和系统
US20140029651A1 (en) * 2012-07-30 2014-01-30 Lizhi Zhong Back channel adaptation using channel pulse response

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266379B1 (en) * 1997-06-20 2001-07-24 Massachusetts Institute Of Technology Digital transmitter with equalization
DE69836482T2 (de) 1997-07-25 2007-09-27 Agene Research Institute, Co., Ltd., Kamakura Menschliches recq4 gen, das für eine helikase kodiert
DE19922208C2 (de) 1999-05-14 2002-02-21 Betek Bergbau & Hartmetall Rundschaftmeißel
DE10006750A1 (de) 2000-02-15 2001-08-16 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Herstellungsverfahren für eine flache Gasentladungslampe
KR100378592B1 (ko) 2000-07-31 2003-03-31 한국전자통신연구원 디지털 이동 통신용 108 탭 1대4 인터폴레이션유한임펄스응답 필터장치
KR100340048B1 (ko) 2000-10-26 2002-06-15 오길록 승산기를 사용하지 않는 유한 임펄스 응답 필터 장치
US7027504B2 (en) 2001-09-18 2006-04-11 Broadcom Corporation Fast computation of decision feedback equalizer coefficients
US7007052B2 (en) 2001-10-30 2006-02-28 Texas Instruments Incorporated Efficient real-time computation
EP1856869B1 (en) * 2005-01-20 2017-09-13 Rambus Inc. High-speed signaling systems with adaptable pre-emphasis and equalization
US8831074B2 (en) 2005-10-03 2014-09-09 Clariphy Communications, Inc. High-speed receiver architecture
US8472513B2 (en) 2009-01-14 2013-06-25 Lsi Corporation TX back channel adaptation algorithm
US8743940B1 (en) * 2010-01-07 2014-06-03 Marvell International Ltd. Method and apparatus for adaptively determining settings of a transmit equalizer
US8615208B2 (en) 2010-11-02 2013-12-24 Crestcom, Inc. Transmitter linearized in response to signal magnitude derivative parameter and method therefor
US8526532B2 (en) * 2011-01-31 2013-09-03 Texas Instruments Incorporated Transmitter with dynamic equalizer
US8971445B2 (en) * 2011-08-25 2015-03-03 Analog Device, Inc. Method and apparatus for equalizing a transmit channel for cable losses in a C8PSK HART system
JP6002557B2 (ja) 2012-11-28 2016-10-05 株式会社日立製作所 光多値信号予等化回路、光多値信号予等化送信器及び偏波多重光予等化送信器
US10250417B1 (en) * 2018-04-09 2019-04-02 Qualcomm Incorporated Serial link adaptive equalization using track and hold circuits
US10880130B1 (en) * 2020-03-30 2020-12-29 Credo Technology Group Limited SerDes equalization for short, reflective channels

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1132969A (zh) * 1994-03-24 1996-10-09 三星电子株式会社 用于数字无线电接收机的迅速更新的自适应通道均衡滤波
US6222592B1 (en) * 1998-01-13 2001-04-24 Samsung Electronics Co., Ltd. TV receiver equalizer storing channel characterizations for each TV channel between times of reception therefrom
US20060164270A1 (en) * 2002-12-09 2006-07-27 Miller Timothy R Decision feed forward equalizer system and method
CN1599363A (zh) * 2003-08-21 2005-03-23 三星电子株式会社 用于信道均衡的信道均衡器、方法及计算机程序
US7362812B1 (en) * 2004-05-06 2008-04-22 Advanced Micro Devices, Inc. Channel tracking using step size based on norm-1 based errors across multiple OFDM symbols
US20070147491A1 (en) * 2005-12-22 2007-06-28 Intel Corporation Transmitter equalization
US20070274379A1 (en) * 2006-05-23 2007-11-29 Magesh Valliappan Crosstalk emission management
CN102017553A (zh) * 2006-12-26 2011-04-13 大力系统有限公司 用于多信道宽带通信系统中的基带预失真线性化的方法和系统
CN104202279A (zh) * 2006-12-26 2014-12-10 大力系统有限公司 用于多信道宽带通信系统中的基带预失真线性化的方法和系统
US20090102690A1 (en) * 2007-10-18 2009-04-23 Honeywell International Inc. Methods and Systems for Reducing a Sign-Bit Pulse at a Voltage Output of a Sigma-Delta Digital-to-Analog Converter
US20140029651A1 (en) * 2012-07-30 2014-01-30 Lizhi Zhong Back channel adaptation using channel pulse response

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115225574A (zh) * 2021-04-15 2022-10-21 迈络思科技有限公司 具有用于均衡的一个或更多个查找表的端到端链路信道
CN115225574B (zh) * 2021-04-15 2024-06-07 迈络思科技有限公司 具有用于均衡的一个或更多个查找表的端到端链路信道

Also Published As

Publication number Publication date
KR102452622B1 (ko) 2022-10-07
US20190379357A1 (en) 2019-12-12
US11095271B2 (en) 2021-08-17
US20210344328A1 (en) 2021-11-04
US11515859B2 (en) 2022-11-29
KR20190140353A (ko) 2019-12-19

Similar Documents

Publication Publication Date Title
TWI533644B (zh) 可建置式多維驅動器及接收器
US9571309B1 (en) Decision feedback equalizer and receiver circuit
TWI516939B (zh) 用於串列ｉ／ｏ接收器之未等化時脈資料恢復
US9509531B2 (en) Decision feedback equalizer
KR100674953B1 (ko) 반도체 메모리의 등화 수신기
CN107026658B (zh) M进制脉冲幅度调制数字均衡器
US20040130469A1 (en) Decision feedback equalization employing a lookup table
CN111061664B (zh) 用于电压模态信号发射器的两阶段式前馈均衡器
WO2005060193A2 (en) High speed signaling system with adaptive transmit pre-emphasis, reflection cancellation and offset cancellation
US10496581B2 (en) Un-sampled decision feedback equalizer including configurable loop delay
CN110620740B (zh) 信号接收电路及其操作方法
WO2022197460A1 (en) Network transceiver with vga channel specific equalization
US11515859B2 (en) Equalizer and transmitter including the same
TW201427311A (zh) 用來進行適應性等化之方法與裝置
CN112751552A (zh) 具有前光标消除的自适应接收器
US11870615B2 (en) Summing circuit and equalizer including the same
US11973623B2 (en) Latch circuit and equalizer including the same
US20170180162A1 (en) Adaptive equalizer
US20240137251A1 (en) Receiver and method for controlling equalization
KR20220167190A (ko) 래치 회로, 및 이를 포함하는 등화기
Yan et al. IBIS-AMI modelling of high-speed memory interfaces
TW202418765A (zh) 接收器及控制等化的方法
CN107872409A (zh) 均衡器
CN105453450A (zh) 一种时延校正方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination