CN107872409A - 均衡器 - Google Patents

均衡器 Download PDF

Info

Publication number
CN107872409A
CN107872409A CN201610849008.4A CN201610849008A CN107872409A CN 107872409 A CN107872409 A CN 107872409A CN 201610849008 A CN201610849008 A CN 201610849008A CN 107872409 A CN107872409 A CN 107872409A
Authority
CN
China
Prior art keywords
input
circuit
change
process circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610849008.4A
Other languages
English (en)
Inventor
邬可俊
杨伟
肖世海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201610849008.4A priority Critical patent/CN107872409A/zh
Priority to PCT/CN2017/102803 priority patent/WO2018054339A1/zh
Publication of CN107872409A publication Critical patent/CN107872409A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明提供一种均衡器，包括奇路处理电路和偶路处理电路，其中，奇路处理电路包括N个处理电路以及第一加法器，偶路处理电路包括N个处理电路以及第二加法器，并且，这N个处理电路中的每一个处理电路均包括一个D触发器和一个转换电路。在N个处理电路中的第i个处理电路中，转换电路的第一输入端连接D触发器的输入端，转换电路的第二输入端连接D触发器的输出端；第i个处理电路中的D触发器的输出端连接第i+1个处理电路中的D触发器的输入端。本发明所提供的均衡器，通过在均衡器的奇路处理电路以及偶路处理电路中分别设置转换电路来对多电平信号进行边沿转换处理，从而降低均衡器的误码率。

Description

均衡器
技术领域
本发明涉及电子技术，尤其涉及一种均衡器。
背景技术
高速信号在传输过程中可能存在信号衰减、信号反射、码间干扰以及串扰等问题，影响信号的传输质量。作为一种解决方案，在高速串行收发器中采用幅度调制技术来提高信号的频谱利用率，即用一个符号传输多个比特，能够减轻高速信号传输时的均衡设计负担、降低信道要求、提高时钟频率。其中，四电平幅度调制技术(Four-level Pulse-Amplitude Modulation，简称PAM-4)是典型的幅度调制技术。PAM-4的前向均衡器可以像两电平信号的前向均衡器一样，采用有限长单位冲激响应(Finite Impulse Response，简称FIR)滤波器和模拟加法器来实现。但是，PAM-4的前向均衡器存在固有的符号相关性抖动，会导致码间干扰。
现有技术中，PAM-4的前向均衡器通过构造一个多抽头的FIR滤波器来实现信道频率响应的倒数值来补偿信道衰减。
但是，现有技术中所提供的PAM-4的前向均衡器，并不能消除固有的码间干扰。
发明内容
本发明实施例提供一种均衡器，用于消除PAM-4的前向均衡器所存在的固有的码间干扰。
本发明实施例所提供的均衡器包括奇路处理电路和偶路处理电路，其中，奇路处理电路包括N个处理电路以及第一加法器，偶路处理电路包括N个处理电路以及第二加法器，并且，这N个处理电路中的每一个处理电路均包括一个D触发器和一个转换电路。
在这N个处理电路中的第i个处理电路中，转换电路的第一输入端连接D触发器的输入端，转换电路的第二输入端连接D触发器的输出端；第i个处理电路中的D触发器的输出端连接第i+1个处理电路中的D触发器的输入端。
上述转换电路用于将从转换电路的第一输入端所输入的多电平信号进行边沿转换处理，获得第i个处理电路的输出信号，其中，N为不小于2的整数，i的值不小于2且不大于N。
上述第一加法器用于将奇路处理电路中的N个处理电路的输出信号进行叠加，以获得奇路处理电路的第一输出信号。
第二加法器用于将偶路处理电路中的N个处理电路的输出信号进行叠加，以获得偶路处理电路的第二输出信号。
根据第一输出信号以及第二输出信号获得均衡器的输出信号。
本发明实施例所提供的均衡器，通过在均衡器的奇路处理电路以及偶路处理电路中分别设置转换电路来对多电平信号进行边沿转换处理，以调整电平转换的时间，从而使得转换交叉点之间的最大距离变小，降低PAM-4的符号相关性抖动，进而降低均衡器的误码率。
在一种可能的设计中，在上述N个处理电路中的第i个处理电路中，转换电路包括转换类型检测电路以及转换斜率控制电路。
其中，转换类型检测电路用于根据从转换电路的第一输入端输入的电平信号以及从转换电路的第二输入端输入的电平信号判断电平转换的类型，并根据电平转换的类型向转换斜率控制电路发送电平转换的类型所对应的延迟时间。
转换斜率控制电路用于将从转换电路的第一输入端输入的电平信号延迟上述延迟时间后形成延迟的电平信号，并对从转换电路的第一输入端输入的电平信号以及延迟的电平信号进行叠加后输出，以获得第i个处理电路的输出信号。
在一种可能的设计中，上述转换斜率控制电路包括加法器以及相互串联的M个延迟器，每个延迟器的输出端分别连接所述加法器的输入端，其中，M为不小于1的整数。
上述M个延迟器，用于对从转换电路的第一输入端输入的电平信号按照延迟时间进行延迟，以输出M个延迟的电平信号。
上述加法器，用于对从转换电路的第一输入端输入的电平信号以及M个延迟的电平信号进行叠加后输出，以获得第i个处理电路的输出信号。
在一种可能的设计中，电平转换的类型包括大转换、中转换以及小转换，其中，所述大转换为跨越3个电平的转换，所述中转换为跨越2个电平的转换，所述小转换为跨越1个电平的转换。
在一种可能的设计中，前述的转换类型检测电路用于根据从所述转换电路的第一输入端输入的电平信号以及从所述转换电路的第二输入端输入的电平信号判断电平转换的类型，包括：
获取公式ST(t)＝(even_xor(t)&！odd_xor(t))|(even_xor(t)&odd_xor(t)&even_odd_xor(t))的计算结果，当计算结果为1时，确定电平转换的类型为所述小转换，其中：
even_xor(t)＝D_even(t)∧D_even(t+T)
odd_xor(t)＝D_odd(t)∧D_odd(t+T)
even_odd_xor(t)＝D_even(t)∧D_odd(t)
其中，t为当前时刻，t+T为当前时刻的前一时刻，D_even(t)为奇路处理电路的转换电路的第一输入端的输入信号，D_even(t+T)为奇路处理电路的转换电路的第二输入端的输入信号，D_odd(t)为偶路处理电路的转换电路的第一输入端的的输入信号，D_odd(t+T)为偶路处理电路的第二输入端的输入信号。even_xor(t)表示偶路处理电路中的转换电路的第一输入端的输入信号和第二输入端的输入信号的异同，odd_xor(t)表示奇路处理电路中的转换电路的第一输入端的输入信号和第二输入端的输入信号的异同，even_odd_xor(t)表示当前时刻奇路处理电路和偶路处理电路的异同。
在一种可能的设计中，前述的转换类型检测电路用于根据从所述转换电路的第一输入端输入的电平信号以及从所述转换电路的第二输入端输入的电平信号判断电平转换的类型，包括：
获取公式MT(t)＝！even_xor(t)&odd_xor(t)的计算结果，当计算结果为1时，确定电平转换的类型为所述中转换，其中：
even_xor(t)＝D_even(t)∧D_even(t+T)
odd_xor(t)＝D_odd(t)∧D_odd(t+T)
其中，t为当前时刻，t+T为当前时刻的前一时刻，D_even(t)为奇路处理电路的转换电路的第一输入端的输入信号，D_even(t+T)为奇路处理电路的转换电路的第二输入端的输入信号，D_odd(t)为偶路处理电路的转换电路的第一输入端的的输入信号，D_odd(t+T)为偶路处理电路的第二输入端的输入信号。even_xor(t)表示偶路处理电路中的转换电路的第一输入端的输入信号和第二输入端的输入信号的异同，odd_xor(t)表示奇路处理电路中的转换电路的第一输入端的输入信号和第二输入端的输入信号的异同。
在一种可能的设计中，前述的转换类型检测电路用于根据从所述转换电路的第一输入端输入的电平信号以及从所述转换电路的第二输入端输入的电平信号判断电平转换的类型，包括：
获取公式LT(t)＝even_xor(t)&odd_xor(t)&！even_odd_xor(t)的计算结果，当计算结果为1时，确定电平转换的类型为所述大转换，其中：
even_xor(t)＝D_even(t)∧D_even(t+T)
odd_xor(t)＝D_odd(t)∧D_odd(t+T)
even_odd_xor(t)＝D_even(t)∧D_odd(t)
其中，t为当前时刻，t+T为当前时刻的前一时刻，D_even(t)为奇路处理电路的转换电路的第一输入端的输入信号，D_even(t+T)为奇路处理电路的转换电路的第二输入端的输入信号，D_odd(t)为偶路处理电路的转换电路的第一输入端的的输入信号，D_odd(t+T)为偶路处理电路的第二输入端的输入信号。even_xor(t)表示偶路处理电路中的转换电路的第一输入端的输入信号和第二输入端的输入信号的异同，odd_xor(t)表示奇路处理电路中的转换电路的第一输入端的输入信号和第二输入端的输入信号的异同，even_odd_xor(t)表示当前时刻奇路处理电路和偶路处理电路的异同。
本发明实施例的技术方案相比于现有技术，能够对调整不同的电平转换的转换时间，从而降低均衡器的误码率。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例的附图。
图1为两电平信号和四电平信号的电平转换的示意图；
图2为现有技术中均衡器的结构示意图；
图3为本发明实施例提供的均衡器实施例一的模块结构图；
图4为包含2个处理电路的均衡器的结构示意图；
图5为本发明实施例提供的均衡器实施二的转换电路的模块结构图；
图6为包含转换电路具体结构的均衡器的模块结构图；
图7为本发明实施例提供的均衡器实施例三的包含转换斜率控制电路具体结构的转换电路模块结构图；
图8为转换斜率控制电路322的一个具体实例；
图9为加法器对三路信号进行叠加之后所输出的信号的示意图；
图10为本发明实施例与现有技术中电平转换的对比示意图；
图11为本发明实施例与现有技术电平转换效果的对比示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
PAM-4是一种典型的幅度调制技术，但是，PAM-4存在固有的码间干扰。具体地，图1为两电平信号和四电平信号的电平转换的示意图，图1(1)为两电平的非归零码(Non-Return Zero，简称NRZ)的转换，图1(2)为四电平的PAM-4电平转换。无论是对于NRZ还是PAM-4，都存在电平转换时的交叉点。对于NRZ，只是两种电平之间的转换，因此，交叉点只有1个，如图1(1)的虚线所示，而对于PAM-4，存在四种电平之间的多种转换，因此，交叉点有多个，距离最远的两个交叉点之间的距离，即图1(2)两条虚线之间的距离，代表了PAM-4的符号相关性抖动的大小，显然，由于PAM-4本身的多电平的特点，其存在固有的符号相关性抖动，而符号相关性抖动会使得符号本身引入额外的码间干扰。
图2为现有技术中均衡器的结构示意图，如图2所示，现有的均衡器对于奇路信号通过多个D触发器进行处理之后再统一在加法器1中进行叠加，同样地，对于偶路信号通过多个D触发器进行处理之后统一在加法器2中进行叠加，进而加法器1所输出的信号再与加法器2所输出的信号加倍后的信号再进行叠加，从而形成等间隔的四种幅度。其中，图2中的C-1、C0、C1和C2分别对应均衡器的一个抽头，分别表示一个抽头的均衡器系数。从图2可知，现有的均衡器主要是通过多个抽头来进行滤波，从而实现信道频率响应的倒数值来补偿信道衰减。但是，在此过程中，如图1所示的PAM-4的固有的符号相关性抖动并没有被消除，这会导致均衡器的误码率增大。
本发明实施例基于上述问题，提出一种均衡器，通过调整不同的电平转换的时间，使得转换交叉点之间的最大距离变小，从而降低PAM-4的符号相关性抖动，进而降低均衡器的误码率。
图3为本发明实施例提供的均衡器实施例一的模块结构图，如图3所示，本发明实施例所提供的均衡器包括奇路处理电路1和偶路处理电路2，奇路处理电路1包括N个处理电路3以及第一加法器4，偶路处理电路包括N个处理电路3以及第二加法器5，其中，N个处理电路3中的每一个处理电路均包括一个D触发器31和一个转换电路32。
在上述N个处理电路中的第i个处理电路中，转换电路32的第一输入端连接D触发器31的输入端，转换电路32的第二输入端连接D触发器31的输出端。第i个处理电路中的D触发器31的输出端连接第i+1个处理电路中的D触发器31的输入端。
在上述均衡器中，转换电路32用于将从转换电路的第一输入端所输入的多电平信号进行边沿转换处理，获得第i个处理电路的输出信号，其中，上述N为不小于2的整数，i的值不小于2且不大于N。
具体地，如前所述，转换电路的第一输入端连接D触发器的输入端，转换电路的第二输入端连接D触发器的输出端，D触发器在本实施例中的作用可以看作是对信号进行一定的延迟。因此，在当前时刻，转换电路的第一输入端所输入的就是当前时刻的电平信号，而转换电路的第二输入端所输入的就是当前时刻的前一时刻的电平信号，如果当前时刻的电平和前一时刻的电平不相同，就会出现电平的转换。而本实施例中，转换电路会对转换电路的第一输入端所输入的多电平信号进行边沿转换处理，这样的处理会调整当前时刻的电平信号和前一时刻的电平信号的转换时间，例如，转换电路会将电平3-电平2的转换时间缩短。转换电路的这种调整可以使得PAM-4中转换交叉点的最大距离变小，从而降低PAM-4的符号相关性抖动。
第一加法器4用于将奇路处理电路1中的N个处理电路的输出信号进行叠加，以获得奇路处理电路1的第一输出信号。
第二加法器5用于将偶路处理电路2中的N个处理电路的输出信号进行叠加，以获得偶路处理电路2的第二输出信号。
根据第一输出信号以及第二输出信号获得均衡器的输出信号。
本实施例中，通过在均衡器的奇路处理电路以及偶路处理电路中分别设置转换电路来对多电平信号进行边沿转换处理，以调整电平转换的时间，从而使得转换交叉点之间的最大距离变小，降低PAM-4的符号相关性抖动，进而降低均衡器的误码率。
关于本实施例中的均衡器调整电平转换时间的具体原理将在下文中进行详细的介绍。
如前所述，N个处理电路中的N为不小于2的整数，以下以N为2为例来说明上述均衡器的一个具体实例。
具体地，图4为包含2个处理电路的均衡器的结构示意图，如图4所示，奇路处理电路1包括第一D触发器33、第一转换电路34、第二D触发器35、第二转换电路36以及第一加法器4，偶路处理电路2包括第三D触发器37、第三转换电路38、第四D触发器39、第四转换电路40以及第二加法器5。
其中，第一转换电路34的第一输入端连接第一D触发器33的输入端，第一转换电路34的第二输入端连接第一D触发器33的输出端。
第一触发器33的输出端连接第二触发器35的输入端。
第二转换电路36的第一输入端连接第二触发器35的输入端，第二转换电路36的第二输入端连接第二触发器35的输出端。
第一转换电路34的输出端连接第一加法器4的第一输入端。
第二转换电路36的输出端连接第一加法器4的第二输入端。
第一转换电路34用于将第一D触发器33的输入信号以及输出信号进行电平信号边沿转换处理，以调整电平转换的时间，获得第一输出信号。
第二转换电路36用于将第二D触发器35的输入信号以及输出信号进行电平信号边沿转换处理，以调整电平转换的时间，获得第二输出信号。
第一加法器4用于将第一输出信号和第二输出信号进行叠加，以获得第一处理信号。
第三转换电路38的第一输入端连接第三D触发器37的输入端，第三转换电路38的第二输入端连接第三D触发器37的输出端。
第三D触发器37的输入端连接第四D触发器的输入端。
第四转换电路40的第一输入端连接第四D触发器39的输入端，第四转换电路40的第二输入端连接第四D触发器39的输出端。
第三转换电路38的输出端连接第二加法器5的第一输入端。
第四转换电路40的输出端连接第二加法器5的第二输入端。
第三转换电路38用于将第三D触发器37的输入信号以及输出信号进行电平信号边沿转换处理，以调整电平转换的时间，获得第三输出信号。
第四转换电路40用于将第四D触发器39的输入信号以及输出信号进行电平信号边沿转换处理，以调整电平转换的时间，获得第四输出信号。
第二加法器5用于将第三输出信号和第四输出信号进行叠加，以获得第二处理信号。
进而，根据第一处理信号和第二处理信号获得上述均衡器的输出信号。
本实施例中，在奇路处理电路和偶路处理电路中都分别包括了2个处理电路的情况下，第一D触发器接收输入信号进行处理之后发送到第二D触发器，第二D触发器对接收到的信号进行处理之后仅发送到第一加法器，不再需要发送其他的D触发器。同样地，第三D触发器接收输入信号进行处理之后发送到第四D触发器，第四D触发器对接收到的信号进行处理之后仅发送到第二加法器，不再需要发送其他的D触发器。
另外，对于奇路处理电路和偶路处理电路中都分别包括了2个处理电路的情况，第一加法器的输入信号有两个，第一加法器对这两个信号进行叠加得到第一处理信号，第二加法器的输入信号也有两个，第二加法器对这两个信号进行叠加得到第二处理信号。
图5为本发明实施例提供的均衡器实施二的转换电路的模块结构图，图6为包含转换电路具体结构的均衡器的模块结构图，如图5和图6所示，在上述均衡器的N个处理电路中的第i个处理电路中，转换电路32包括转换类型检测电路321以及转换斜率控制电路322。
需要说明的是，图6中仅示出了一个转换电路的具体，图6中其他转换电路的具体结构都与该转换电路相同。
其中，转换类型检测电路321用于根据从转换电路32的第一输入端输入的电平信号以及从转换电路32的第二输入端输入的电平信号判断电平转换的类型，并根据电平转换的类型向转换斜率控制电路322发送电平转换的类型所对应的延迟时间。
转换斜率控制电路322用于将从转换电路32的第一输入端输入的电平信号延迟上述延迟时间后形成延迟的电平信号，并对从转换电路32的第一输入端输入的电平信号以及延迟的电平信号进行叠加后输出，以获得第i个处理电路的输出信号。
以下对转换类型检测电路321判断电平转换的类型的过程进行具体描述。
首先，对于PAM-4，多电平之间的转换可能有多种，例如，从电平0到电平1的转换，从电平1到电平3的转换，从电平3到电平0的转换等。现有技术中，每种转换的转换时间都相同，结合图1可知，这种技术会导致产生符号相关性抖动。而在本实施例中，将通过转换电路的处理来调整不同转换的时间。具体地，本发明实施例首先划分3种转换类型，其中，跨越3个电平的转换为大转换，跨越2个电平的转换为中转换，跨越1个电平的转换为小转换。对不同的转换调整其转换时间，将在下文对于转换斜率控制电路的工作原理介绍中进行详细解释。
其次，基于上述所划分的3种转换类型，转换类型检测电路321判断当前的电平转换的类型的具体方法为：
(1)转换类型检测电路321使用公式ST(t)＝(even_xor(t)&！odd_xor(t))|(even_xor(t)&odd_xor(t)&even_odd_xor(t))判断当前的电平转换是否为小转换，其中，该公式中各参数的含义分别为：
even_xor(t)＝D_even(t)∧D_even(t+T)
odd_xor(t)＝D_odd(t)∧D_odd(t+T)
even_odd_xor(t)＝D_even(t)∧D_odd(t)
其中，D_even(t)为当前时刻的奇路处理电路的输入信号，即为奇路处理电路的转换电路的第一输入端的输入信号，D_even(t+T)为当前时刻的前一时刻的奇路处理电路的输入信号，即奇路处理电路的转换电路的第二输入端的输入信号，D_odd(t)为当前时刻的偶路处理电路的输入信号，即偶路处理电路的转换电路的第一输入端的的输入信号，D_odd(t+T)为当前时刻的前一时刻的偶路处理电路的输入信号，即偶路处理电路的第二输入端的输入信号。even_xor(t)表示偶路处理电路中当前时刻输入信号和当前时刻的前一时刻的输入信号的异同，即偶路处理电路中的转换电路的第一输入端的输入信号和第二输入端的输入信号的异同，odd_xor(t)表示奇路处理电路中当前时刻输入信号和当前时刻的前一时刻的输入信号的异同，即奇路处理电路中的转换电路的第一输入端的输入信号和第二输入端的输入信号的异同，even_odd_xor(t)表示当前时刻奇路处理电路和偶路处理电路的异同。
因此，以奇路处理电路为例，可以得出，在奇路处理电路中的第i个处理电路中，转换电路的转换类型检测电路根据从转换电路的第一输入端输入的电平信号(当前时刻的电平信号)以及从转换电路的第二输入端输入的电平信号(当前时刻的前一时刻的电平信号)，并且结合偶路处理电路中的第i个处理电路的转换电路的第一输入端输入的电平信号(当前时刻的电平信号)和第二输入端输入的电平信号(当前时刻的前一时刻的电平信号)，判断电平转换的类型是否为小转换。对于偶路处理电路，其中转换类型检测电路的检测方法与奇路处理电路的相同，此处不再赘述。
(2)转换类型检测电路321使用公式MT(t)＝！even_xor(t)&odd_xor(t)判断当前的电平转换是否为中转换，其中，该公式中各参数的含义与前述小转换的判断公式中的含义相同。
在该公式中，以奇路处理电路为例，可以得出，在奇路处理电路中的第i个处理电路中，转换电路的转换类型检测电路根据从转换电路的第一输入端输入的电平信号(当前时刻的电平信号)以及从转换电路的第二输入端输入的电平信号(当前时刻的前一时刻的电平信号)，并且结合偶路处理电路中的第i个处理电路的转换电路的第一输入端输入的电平信号(当前时刻的电平信号)和第二输入端输入的电平信号(当前时刻的前一时刻的电平信号)，判断电平转换的类型是否为中转换。与小转换的判断公式相区别的是，中转换的判断中，不需要even_odd_xor(t)的参与，即不需要关注奇路处理电路和偶路处理电路的异同。
对于偶路处理电路，其中转换类型检测电路的检测方法与奇路处理电路的相同，此处不再赘述。
(3)转换类型检测电路321使用公式LT(t)＝even_xor(t)&odd_xor(t)&！even_odd_xor(t)判断当前的电平转换是否为大转换，其中，该公式中各参数的含义与前述小转换的判断公式中的含义相同。
在该公式中，以奇路处理电路为例，可以得出，在奇路处理电路中的第i个处理电路中，转换电路的转换类型检测电路根据从转换电路的第一输入端输入的电平信号(当前时刻的电平信号)以及从转换电路的第二输入端输入的电平信号(当前时刻的前一时刻的电平信号)，并且结合偶路处理电路中的第i个处理电路的转换电路的第一输入端输入的电平信号(当前时刻的电平信号)和第二输入端输入的电平信号(当前时刻的前一时刻的电平信号)，判断电平转换的类型是否为中转换。在该公式中，需要even_odd_xor(t)、even_xor(t)、odd_xor(t)的参与，只是对于这些值的的组合方式与小转换的判断公式不同。
对于偶路处理电路，其中转换类型检测电路的检测方法与奇路处理电路的相同，此处不再赘述。
综上，转换电路根据从转换电路的第一输入端输入的电平信号以及从转换电路的第二输入端输入的电平信号，并且结合该转换电路在另一路处理电路(例如，如果转换电路为奇路处理电路中的转换电路，则另一路处理电路指偶路处理电路)所对应的一路转换电路的第一输入端的电平信号以及第二输入端的电平信号，使用前述特定的公式，就可以确定出转换类型。
表1列出根据前述3个公式确定转换类型的对应关系。如表1所示，在奇路处理电路的转换电路的当前时刻的输入信号、前一时刻的输入信号，以及偶路处理电路的转换电路的当前时刻的输入信号、前一时刻的输入信号为不同的值时，可以确定出的转换类型分别如“转换类型”一列所示。其中，表1中的信号值都是指接收到的比特值，“转换类型”一列的0、1、2、3分别表示电平0，电平1，电平2和电平3，“不转换”是指电平未改变，不存在电平转换。
表1
图7为本发明实施例提供的均衡器实施例三的包含转换斜率控制电路具体结构的转换电路模块结构图，如图7所示，转换斜率控制电路322包括加法器以及相互串联的M个延迟器，每个延迟器的输出端分别连接加法器的输入端，其中，M为不小于1的整数。
上述M个延迟器，用于对从转换电路的第一输入端输入的电平信号按照上述延迟时间进行延迟，以输出M个延迟的电平信号。
具体地，参考图7，M个延迟器相互串联，第一个延迟器接收转换电路的第一输入端输入的电平信号，进行延迟后输出延迟的电平信号，这个延迟的电平信号会同时输出到加法器以及第二个延迟器，作为第二个延迟器的输入信号，以此类推，第i个延迟器的延迟信号会同时输出到加法器和第i+1个延迟器。最后一个延迟器完成延迟之后，只将延迟信号输出到加法器即可。
上述加法器，用于对从转换电路的第一输入端输入的电平信号以及上述M个延迟的电平信号进行叠加后输出，以获得第i个处理电路的输出信号。
以下结合一个具体实例来说明转换斜率控制电路322的工作原理。
图8为转换斜率控制电路322的一个具体实例，需要说明的是，图8中的第一输入端输入的电平信号和第二输入端输入的电平信号都是差分信号。如图8所示，转换斜率控制电路中包括了加法器和M个延迟器，当转换类型检测电路确定出转换类型之后，就会向所有的延迟器都发送一个与转换类型对应的延迟时间τ，其中，不同的转换类型所对应的τ的值不相同。进而，第一个延迟器对第一输入端所输入的电平信号延迟τ之后输出到加法器以及第二个延迟器，第二个延迟器对从第一个延迟器接收的信号再延迟τ之后输出到加法器。对于加法器来说，接收到M+1路输入信号，分别为：第一输入端输入的信号以及M个延迟器所输出的信号。加法器对这M+1个信号进行叠加之后输出一个输出信号v0'，其中，M为不小于1的整数。
图9为加法器对三路信号进行叠加之后所输出的信号的示意图，如图9所示，由于三路信号是对第一输入端所输入的信号逐渐进行延迟所形成的信号，因此，三路信号叠加之后就形成了阶梯状的信号形式，该阶梯状的信号形式就可以用来表示本发明实施例的电平转换。参考图9可知，阶梯状信号的宽度，即电平转换的时间是由τ决定的，因此，通过改变τ就实现了控制每种电平转换的时间。在本实施例中，优选地，将大转换所对应的τ设置为最大，大转换所对应的τ次之，小转换所对应的τ最小，这样，就可以使得小转换和中转换隐藏在大转换中，从而减小PAM-4中转换交叉点的最大距离，从而减小PAM-4的符号相关性抖动。
图10为本发明实施例与现有技术中电平转换的对比示意图，如图10所示，在现有技术中，无论是跨越3个电平或者是跨越2个电平，或者是跨越1个电平的转换，转换时间都是相同的。而在本发明实施例中，经过上述处理之后，跨越3个电平的转换，即大转换的转换时间最长，跨越2个电平的转换的转换时间次之，跨越1个电平的转换的转换时间最短。
图11为本发明实施例与现有技术电平转换效果的对比示意图，如图11所示，在现有技术中，由于每种电平转换的时间都相同，因此，转换交叉点的最大距离较大，即两条竖虚线之间的距离较宽，导致PAM-4的符号相关性抖动大。而在本发明实施例中，由于对不不同的电平转换的转换时间进行了调整，使得跨越1个电平的小转换和跨越2个电平的中转换隐藏在大转换中。例如，图11中本发明实施例的电平2与电平3之间的交叉点中电平2-电平3与电平3-电平0的交叉点以及电平0-电平3与电平3-电平2的交叉点是最大间距的交叉点，显然，这几个最大间距的交叉点的间距相比现有技术明显缩小，即本发明实施例使得转换交叉点的最大距离变小，即两条竖虚线之间的距离明显变小，从而消除了PAM-4的符号相关性抖动。
本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制。

Claims (7)

1.一种均衡器，包括奇路处理电路和偶路处理电路，所述奇路处理电路包括N个处理电路以及第一加法器，所述偶路处理电路包括N个处理电路以及第二加法器，其中，所述N个处理电路中的每一个处理电路均包括一个D触发器和一个转换电路；
在所述N个处理电路中的第i个处理电路中，所述转换电路的第一输入端连接所述D触发器的输入端，所述转换电路的第二输入端连接所述D触发器的输出端；所述第i个处理电路中的D触发器的输出端连接所述第i+1个处理电路中的D触发器的输入端；
所述转换电路用于将从所述转换电路的第一输入端所输入的多电平信号进行边沿转换处理，获得所述第i个处理电路的输出信号，其中，所述N为不小于2的整数，i的值不小于2且不大于N；
所述第一加法器用于将所述奇路处理电路中的N个处理电路的输出信号进行叠加，以获得所述奇路处理电路的第一输出信号；
所述第二加法器用于将所述偶路处理电路中的N个处理电路的输出信号进行叠加，以获得所述偶路处理电路的第二输出信号；
根据所述第一输出信号以及所述第二输出信号获得所述均衡器的输出信号。
2.根据权利要求1所述的均衡器，其特征在于，在所述N个处理电路中的第i个处理电路中，所述转换电路包括转换类型检测电路以及转换斜率控制电路；
所述转换类型检测电路用于根据从所述转换电路的第一输入端输入的电平信号以及从所述转换电路的第二输入端输入的电平信号判断电平转换的类型，并根据所述电平转换的类型向所述转换斜率控制电路发送所述电平转换的类型所对应的延迟时间；
所述转换斜率控制电路用于将从所述转换电路的第一输入端输入的电平信号延迟所述延迟时间后形成延迟的电平信号，并对从所述转换电路的第一输入端输入的电平信号以及所述延迟的电平信号进行叠加后输出，以获得所述第i个处理电路的输出信号。
3.根据权利要求2所述的均衡器，其特征在于，所述转换斜率控制电路包括加法器以及相互串联的M个延迟器，每个延迟器的输出端分别连接所述加法器的输入端，其中，所述M为不小于1的整数；
所述M个延迟器，用于对从所述转换电路的第一输入端输入的电平信号按照所述延迟时间进行延迟，以输出M个延迟的电平信号；
所述加法器，用于对从所述转换电路的第一输入端输入的电平信号以及所述M个延迟的电平信号进行叠加后输出，以获得所述第i个处理电路的输出信号。
4.根据权利要求2所述的均衡器，其特征在于，所述电平转换的类型包括大转换、中转换以及小转换，其中，所述大转换为跨越3个电平的转换，所述中转换为跨越2个电平的转换，所述小转换为跨越1个电平的转换。
5.根据权利要求4所述的均衡器，其特征在于，所述转换类型检测电路用于根据从所述转换电路的第一输入端输入的电平信号以及从所述转换电路的第二输入端输入的电平信号判断电平转换的类型，包括：
获取公式ST(t)＝(even_xor(t)&！odd_xor(t))|(even_xor(t)&odd_xor(t)&even_odd_xor(t))的计算结果，当计算结果为1时，确定电平转换的类型为所述小转换，其中：
even_xor(t)＝D_even(t)∧D_even(t+T)
odd_xor(t)＝D_odd(t)∧D_odd(t+T)
even_odd_xor(t)＝D_even(t)∧D_odd(t)
其中，t为当前时刻，t+T为当前时刻的前一时刻，D_even(t)为奇路处理电路的转换电路的第一输入端的输入信号，D_even(t+T)为奇路处理电路的转换电路的第二输入端的输入信号，D_odd(t)为偶路处理电路的转换电路的第一输入端的的输入信号，D_odd(t+T)为偶路处理电路的第二输入端的输入信号。even_xor(t)表示偶路处理电路中的转换电路的第一输入端的输入信号和第二输入端的输入信号的异同，odd_xor(t)表示奇路处理电路中的转换电路的第一输入端的输入信号和第二输入端的输入信号的异同，even_odd_xor(t)表示当前时刻奇路处理电路和偶路处理电路的异同。
6.根据权利要求4所述的均衡器，其特征在于，所述转换类型检测电路用于根据从所述转换电路的第一输入端输入的电平信号以及从所述转换电路的第二输入端输入的电平信号判断电平转换的类型，包括：
获取公式MT(t)＝！even_xor(t)&odd_xor(t)的计算结果，当计算结果为1时，确定电平转换的类型为所述中转换，其中，：
even_xor(t)＝D_even(t)∧D_even(t+T)
odd_xor(t)＝D_odd(t)∧D_odd(t+T)
其中，t为当前时刻，t+T为当前时刻的前一时刻，D_even(t)为奇路处理电路的转换电路的第一输入端的输入信号，D_even(t+T)为奇路处理电路的转换电路的第二输入端的输入信号，D_odd(t)为偶路处理电路的转换电路的第一输入端的的输入信号，D_odd(t+T)为偶路处理电路的第二输入端的输入信号。even_xor(t)表示偶路处理电路中的转换电路的第一输入端的输入信号和第二输入端的输入信号的异同，odd_xor(t)表示奇路处理电路中的转换电路的第一输入端的输入信号和第二输入端的输入信号的异同。
7.根据权利要求4所述的均衡器，其特征在于，所述转换类型检测电路用于根据从所述转换电路的第一输入端输入的电平信号以及从所述转换电路的第二输入端输入的电平信号判断电平转换的类型，包括：
获取公式LT(t)＝even_xor(t)&odd_xor(t)&！even_odd_xor(t)的计算结果，当计算结果为1时，确定电平转换的类型为所述大转换，其中：
even_xor(t)＝D_even(t)∧D_even(t+T)
odd_xor(t)＝D_odd(t)∧D_odd(t+T)
even_odd_xor(t)＝D_even(t)∧D_odd(t)
其中，t为当前时刻，t+T为当前时刻的前一时刻，D_even(t)为奇路处理电路的转换电路的第一输入端的输入信号，D_even(t+T)为奇路处理电路的转换电路的第二输入端的输入信号，D_odd(t)为偶路处理电路的转换电路的第一输入端的的输入信号，D_odd(t+T)为偶路处理电路的第二输入端的输入信号。even_xor(t)表示偶路处理电路中的转换电路的第一输入端的输入信号和第二输入端的输入信号的异同，odd_xor(t)表示奇路处理电路中的转换电路的第一输入端的输入信号和第二输入端的输入信号的异同，even_odd_xor(t)表示当前时刻奇路处理电路和偶路处理电路的异同。
CN201610849008.4A 2016-09-23 2016-09-23 均衡器 Pending CN107872409A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610849008.4A CN107872409A (zh) 2016-09-23 2016-09-23 均衡器
PCT/CN2017/102803 WO2018054339A1 (zh) 2016-09-23 2017-09-21 均衡器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610849008.4A CN107872409A (zh) 2016-09-23 2016-09-23 均衡器

Publications (1)

Publication Number Publication Date
CN107872409A true CN107872409A (zh) 2018-04-03

Family

ID=61690193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610849008.4A Pending CN107872409A (zh) 2016-09-23 2016-09-23 均衡器

Country Status (2)

Country Link
CN (1) CN107872409A (zh)
WO (1) WO2018054339A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7567616B2 (en) * 2005-02-17 2009-07-28 Realtek Semiconductor Corp. Feedback equalizer for a communications receiver
CN102882817B (zh) * 2012-09-26 2017-07-14 华为技术有限公司 均衡电路、数据传输系统和均衡方法
US9660847B2 (en) * 2014-11-26 2017-05-23 Rambus Inc. Equalized multi-signaling mode driver

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LIU，PENG 等: "Transition-aware feed-forward equaliser for reducing pattern-dependent jitter in four-level pulse-amplitude modulation transmitters", 《IET ELECTRONICS LETTERS》 *

Also Published As

Publication number Publication date
WO2018054339A1 (zh) 2018-03-29

Similar Documents

Publication Publication Date Title
US10652052B2 (en) Selectable-tap equalizer
US10324876B2 (en) Orthogonal differential vector signaling codes with embedded clock
JP6317474B2 (ja) 制約ｉｓｉ比を用いる低電力チップ間通信の方法および装置
Dally et al. Transmitter equalization for 4-Gbps signaling
CN102089992B (zh) 用于高速串行通信的数字均衡器
CN104348771B (zh) 对信号进行编码的方法和装置
Kossel et al. A 10 Gb/s 8-tap 6b 2-PAM/4-PAM Tomlinson–Harashima precoding transmitter for future memory-link applications in 22-nm SOI CMOS
US10720994B2 (en) PAM-4 transmitter precoder for 1+0.5D PR channels
US8861667B1 (en) Clock data recovery circuit with equalizer clock calibration
US20070147491A1 (en) Transmitter equalization
US11515859B2 (en) Equalizer and transmitter including the same
KR20050054442A (ko) 두개의 2진 신호를 사용하는 전기 백플레인 전송
Zou et al. FPGA-based configurable and highly flexible PAM4 SerDes simulation system
CN112751552A (zh) 具有前光标消除的自适应接收器
WO2008143937A2 (en) Asymmetric transmit/receive data rate circuit interface
CN107872409A (zh) 均衡器
CN102664842A (zh) 一种减小高速信号传输码间干扰的系统
WO2019167275A1 (ja) 判定帰還型等化器およびそれを用いた受信機
CN202488483U (zh) 一种减小高速信号传输码间干扰的系统
Farzan Space Coding Applied to High-Speed Chip-to-Chip Interconnects
Berndt Blind adaptation of a decision feedback equalizer for use in a 10Gbps serial link

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180403

WD01 Invention patent application deemed withdrawn after publication