CN110581166A - 一种二极管及制作方法 - Google Patents
一种二极管及制作方法 Download PDFInfo
- Publication number
- CN110581166A CN110581166A CN201910723885.0A CN201910723885A CN110581166A CN 110581166 A CN110581166 A CN 110581166A CN 201910723885 A CN201910723885 A CN 201910723885A CN 110581166 A CN110581166 A CN 110581166A
- Authority
- CN
- China
- Prior art keywords
- metal
- diode
- manufacturing
- substrate
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000005468 ion implantation Methods 0.000 claims abstract description 12
- 238000009413 insulation Methods 0.000 claims abstract description 6
- 238000002955 isolation Methods 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 239000004642 Polyimide Substances 0.000 claims description 10
- 229920001721 polyimide Polymers 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 238000000576 coating method Methods 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 8
- 241001391944 Commicarpus scandens Species 0.000 abstract description 5
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种二极管及制作方法，其中一种二极管制作方法，包括如下步骤：在器件完成NM的金属NC的制作之后，对器件衬底和NM的外侧利用离子植入进行隔离，使得NM台面和SUB衬底的外侧形成绝缘区域，制得的器件由上往下依次具有PC、PM、I、NM、SUB层结构，NC结构在NM结构上面以及I结构的外侧；在PC和绝缘区域制作M1金属。本发明还提供一种二极管，由以上制作方法制得。本发明可以在进行二极管制作时使台面为单台面结构，减小了二极管台面的高低差，这样可以降低光阻涂覆过程中产生溅影的风险，后续的BR连线也不易断裂。
Description
技术领域
本发明涉及二极管制作技术领域，尤其涉及一种二极管及制作方法。
背景技术
如图1所示，现使用的PiN二极管的制作方法在制作过程中双台面结构会存在较大的高低差，导致光阻涂布过程中容易产生溅影，且较大的高低差容易导致BR的金属连线断裂。
因此，如何减小器件的高低差来避免出现在光阻涂布过程中产生溅影和容易导致BR的金属连线断裂是PiN二极管制作方法领域需要解决的一个问题。
发明内容
为此，需要提供一种二极管及制作方法，用以解决器件的双台面结构存在较大的高低差导致光阻涂布过程中容易产生溅影，且较大的高低差容易导致BR的金属连线断裂的问题。
为实现上述目的，发明人提供了一种二极管制作方法，包括如下步骤：
在器件完成NM的金属NC的制作之后，对器件衬底和NM的外侧利用偏轴离子植入进行隔离，使得NM台面和SUB衬底的外侧形成绝缘区域，制得的器件由上往下依次具有PC、PM、I、NM、SUB层结构，NC结构在NM结构上面以及I结构的外侧；在PC和绝缘区域制作M1金属。
优选的，在离子植入之前还包括步骤：先在上往下依次具有PM、I、NM、SUB层结构的器件上进行PM台面的金属接触PC制作，再利用蚀刻的方式制作出PM的台面，再进行NM的金属NC的制作。
优选的，在离子植入之后还包括步骤：再进行氮化物的覆盖，并在M1金属处蚀刻出通孔，再利用聚酰亚胺进行平坦化，在M1金属处蚀刻出通孔，最后制作连接M1金属的BR连线。
发明人还提供了一种二极管，由所述二极管制作方法制得。
发明人还提供了一种二极管，包括衬底，衬底上设置有NM金属，NM金属和衬底的外侧是经过离子植入的绝缘区，NM金属上设有I结构，I结构外侧设有NC结构，NC结构在NM结构上面，I结构上设置有PM结构，PM结构上设有PC结构，在PC上和绝缘区域的一侧设置有M1金属。
优选的，二极管上依次覆盖氮化物和聚酰亚胺，所述氮化物和聚酰亚胺在M1金属上通孔，BR连线通过通孔与M1金属连接。
区别于现有技术，上述技术方案可以使台面为单台面结构，减小了二极管台面的高低差，这样可以降低光阻涂覆过程中产生溅影的风险，后续的BR连线也不易断裂。
附图说明
图1为背景技术所述在传统制作过程中制得的器件结构；
图2为进行PM台面的金属接触PC制作步骤形成的剖面图；
图3为利用蚀刻的方式制出PM的台面步骤形成的剖面图；
图4为进行NM的金属NC的制作步骤形成的剖面图；
图5为利用偏轴离子植入进行隔离步骤形成的剖面图；
图6为制作M1连线步骤形成的剖面图；
图7为进行氮化硅的覆盖并蚀刻出通孔步骤形成的剖面图；
图8为利用聚酰亚胺进行平坦化并蚀刻出通孔步骤形成的剖面图；
图9为制作BR连线步骤形成的剖面图。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图2到图9，本实施例提供一种二极管制作方法，为了制得如图4的结构，制作方法包括如下步骤：先在上往下依次具有PM(p型台面)、I(EPI的介质层)、NM(n型台面)、SUB(Substrate，衬底)层结构的器件上进行PM台面的金属接触PC(P型欧姆接触)制作，如图2-3所示。制得的PC在PM上。再利用蚀刻的方式制作出PM的台面，蚀刻去除PM和I的外侧；再进行NM的金属NC(N型欧姆接触)的制作，NC设置在NM上以及I的外侧，从而制得如图4的结构。
图4的结构制作完成后，还包括如下步骤：对器件衬底和NM的外侧利用偏轴离子植入进行隔离，偏轴离子植入可以解决拖尾效应造成绝缘的不彻底，容易造成器件失效的问题。如图5所示，使得NM台面和SUB衬底的外侧形成绝缘区域，制得的器件由上往下依次具有PC、PM、I、NM、SUB层结构，NC结构在NM结构上面以及I结构的外侧。图5的制作完成后，如图6所示，在PC上和绝缘区域的一侧制作M1(第一层金属互联线)金属，M1金属的大小应小于PC和绝缘区域。这样制得的二极管结构的MI金属分别置于NM和PC上，相对于改进技术前的SUB和PC上，可以大大降低高度差，降低光阻涂覆过程中产生溅影的风险，后续的BR(空气桥)连线也不易断裂。
为了完成二极管的制作，如图7所示，对图6结构再进行氮化物N1的覆盖，氮化物可以是氮化硅。并在M1金属处蚀刻出通孔，便于进行连线，如图8所示，再利用聚酰亚胺对器件进行平坦化，同样在M1金属处蚀刻出通孔，如图9，最后在PC上和绝缘区域上的M1金属上制作BR连线。
本实施例提供一种二极管，由以上任意一项所述的一种二极管制作方法制得。这样减小了二极管台面的高低差，这样可以降低光阻涂覆过程中产生溅影的风险，后续的BR连线也不易断裂。
本实施例提供了一种二极管，包括衬底，衬底上设置有NM金属，NM金属和衬底的外侧是经过离子植入的绝缘区，NM金属上设有I结构，I结构外侧设有NC结构，NC结构在NM结构上面，I结构上设置有PM结构，PM结构上设有PC结构，在PC上和绝缘区域的一侧设置有M1金属。本实施例中制得的二极管减小了二极管台面的高低差，这样可以降低光阻涂覆过程中产生溅影的风险，后续的BR连线也不易断裂。
为了实现二极管的结构，二极管上依次覆盖氮化物和聚酰亚胺，所述氮化物和聚酰亚胺在M1金属上通孔，BR连线通过通孔与M1金属连接。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。
Claims (6)
1.一种二极管制作方法，其特征在于，包括如下步骤：
在器件完成NM的金属NC的制作之后，对器件衬底和NM的外侧利用偏轴离子植入进行隔离，使得NM台面和SUB衬底的外侧形成绝缘区域，制得的器件由上往下依次具有PC、PM、I、NM、SUB层结构，NC结构在NM结构上面以及I结构的外侧；在PC和绝缘区域制作M1金属。
2.根据权利要求1所述的一种二极管制作方法，其特征在于：在离子植入之前还包括步骤：先在上往下依次具有PM、I、NM、SUB层结构的器件上进行PM台面的金属接触PC制作，再利用蚀刻的方式制作出PM的台面，再进行NM的金属NC的制作。
3.根据权利要求1所述的一种二极管制作方法，其特征在于，在离子植入之后还包括步骤：再进行氮化物的覆盖，并在M1金属处蚀刻出通孔，再利用聚酰亚胺进行平坦化，在M1金属处蚀刻出通孔，最后制作连接M1金属的BR连线。
4.一种二极管，其特征在于，由所述二极管由权利要求1到3任意一项所述的一种二极管制作方法制得。
5.一种二极管，其特征在于，包括衬底，衬底上设置有NM金属，NM金属和衬底的外侧是经过离子植入的绝缘区，NM金属上设有I结构，I结构外侧设有NC结构，NC结构在NM结构上面，I结构上设置有PM结构，PM结构上设有PC结构，在PC上和绝缘区域的一侧设置有M1金属。
6.根据权利要求5所述的一种二极管，其特征在于，二极管上依次覆盖氮化物和聚酰亚胺，所述氮化物和聚酰亚胺在M1金属上通孔，BR连线通过通孔与M1金属连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910723885.0A CN110581166A (zh) | 2019-08-07 | 2019-08-07 | 一种二极管及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910723885.0A CN110581166A (zh) | 2019-08-07 | 2019-08-07 | 一种二极管及制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110581166A true CN110581166A (zh) | 2019-12-17 |
Family
ID=68810954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910723885.0A Pending CN110581166A (zh) | 2019-08-07 | 2019-08-07 | 一种二极管及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110581166A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006202862A (ja) * | 2005-01-19 | 2006-08-03 | Sony Corp | ヘテロ接合半導体装置及びその製造方法 |
| JP2007005428A (ja) * | 2005-06-22 | 2007-01-11 | Sony Corp | 半導体装置及びその製造方法 |
| JP2008124226A (ja) * | 2006-11-10 | 2008-05-29 | Advantest Corp | Ｐｉｎダイオード、ｐｉｎダイオードの製造方法、ｐｉｎダイオードを含む回路およびレジスト材料の塗布方法 |
| US20110186841A1 (en) * | 2008-02-28 | 2011-08-04 | Nxp B.V. | Semiconductor device and method of manufacture thereof |
| CN102299069A (zh) * | 2010-06-28 | 2011-12-28 | 塞莱斯系统集成公司 | 制造垂直pin型二极管的方法及垂直pin型二极管 |
-
2019
- 2019-08-07 CN CN201910723885.0A patent/CN110581166A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006202862A (ja) * | 2005-01-19 | 2006-08-03 | Sony Corp | ヘテロ接合半導体装置及びその製造方法 |
| JP2007005428A (ja) * | 2005-06-22 | 2007-01-11 | Sony Corp | 半導体装置及びその製造方法 |
| JP2008124226A (ja) * | 2006-11-10 | 2008-05-29 | Advantest Corp | Ｐｉｎダイオード、ｐｉｎダイオードの製造方法、ｐｉｎダイオードを含む回路およびレジスト材料の塗布方法 |
| US20110186841A1 (en) * | 2008-02-28 | 2011-08-04 | Nxp B.V. | Semiconductor device and method of manufacture thereof |
| CN102299069A (zh) * | 2010-06-28 | 2011-12-28 | 塞莱斯系统集成公司 | 制造垂直pin型二极管的方法及垂直pin型二极管 |
Non-Patent Citations (1)
| Title |
|---|
| 徐开先，钱正洪等: "《传感器实用技术》", 国防工业出版社 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10510597B2 (en) | Methods for hybrid wafer bonding integrated with CMOS processing | |
| DE102014118969B4 (de) | Verfahren zum Herstellen einer 3DIC Dichtungsring-Struktur | |
| US8415807B2 (en) | Semiconductor structure and method for making the same | |
| CN102456647B (zh) | 导电柱结构 | |
| US20110057321A1 (en) | 3-d multi-wafer stacked semiconductor structure and method for manufacturing the same | |
| US20140220760A1 (en) | Integration of shallow trench isolation and through-substrate vias into integrated circuit designs | |
| US8415806B2 (en) | Semiconductor structure and method for manufacturing the same | |
| WO2014195420A1 (de) | Leuchtdiode mit passivierungsschicht | |
| CN102237300B (zh) | 直通基底穿孔结构及其制造方法 | |
| US8871638B2 (en) | Semiconductor device and method for fabricating the same | |
| CN102157487A (zh) | 用于集成电路的电感器及方法 | |
| KR20100037015A (ko) | 보이드 형성을 방지하는 무전해 도금법을 이용한 전기 배선의 형성 방법 | |
| TWI573233B (zh) | 半導體結構與其形成方法 | |
| CN110707068B (zh) | 半导体互连结构及其制备方法 | |
| CN110581166A (zh) | 一种二极管及制作方法 | |
| CN104952827A (zh) | 一种焊盘结构及其制备方法 | |
| CN110767627B (zh) | 半导体装置及其制作工艺 | |
| US9991230B2 (en) | Integrated circuits and methods for fabricating integrated circuits and electrical interconnects for III-V semiconductor devices | |
| DE102016117031A1 (de) | Halbleiterstruktur und Herstellungsverfahren davon | |
| CN103094111B (zh) | Dmos器件及其制造方法 | |
| US11469095B2 (en) | Etching method | |
| TWI557915B (zh) | 垂直式電晶體元件及其製作方法 | |
| US20240032271A1 (en) | Semiconductor device and method of manufacturing the same | |
| TWI555122B (zh) | 半導體元件之內連線結構其製備方法 | |
| CN111653476A (zh) | 接触孔的刻蚀方法及接触孔刻蚀结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191217 |
|
| RJ01 | Rejection of invention patent application after publication |