CN110568962A - 像素阵列基板 - Google Patents
像素阵列基板 Download PDFInfo
- Publication number
- CN110568962A CN110568962A CN201910837877.9A CN201910837877A CN110568962A CN 110568962 A CN110568962 A CN 110568962A CN 201910837877 A CN201910837877 A CN 201910837877A CN 110568962 A CN110568962 A CN 110568962A
- Authority
- CN
- China
- Prior art keywords
- scan line
- pixel
- electrode
- touch signal
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 94
- 230000007704 transition Effects 0.000 claims abstract description 61
- 239000004065 semiconductor Substances 0.000 claims description 19
- 238000002161 passivation Methods 0.000 claims description 18
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 46
- 239000011241 protective layer Substances 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 230000037230 mobility Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种像素阵列基板包括基板、扫描线组、数据线、触控信号线、像素结构及共用电极。各扫描线组包括第一扫描线以及第二扫描线，其每一者包括像素段与过度段。第一扫描线的过度段与第二扫描线的过度段之间至少隔开第一距离。第一扫描线的像素段与第二扫描线的像素段之间至少隔开第二距离。第一距离大于第二距离。数据线与触控信号线交替排列。共用电极包括电极部、接触部与连接部。电极部重叠像素结构。接触部位于第一扫描线的过度段与第二扫描线的过度段之间且电连接其中一条触控信号线。连接部横越其中一个过度段以连接于电极部与接触部之间。
Description
技术领域
本发明涉及一种电子装置的基板，且特别涉及一种像素阵列基板。
背景技术
为了整合触控功能于显示面板中，大致上可采用外贴式与内嵌式(in-cell)两种整合技术。以内嵌式技术实现触控与显示的整合可达到装置整体厚度较薄与重量较轻的优点，因此被广泛地应用。内嵌式触控显示面板可以利用像素阵列基板中的导电层来构成触控电极与触控线路，或是将触控用的电极与线路制作于像素阵列基板上。此时，像素阵列基板包括了显示用的线路以及触控用的线路，这可能导致不同线路增加彼此的负载。因此，避免线路负载影响到显示或是触控功能的表现是规划与制作像素阵列基板时需要考量的议题。
发明内容
本发明提供一种像素阵列基板，可减小触控相关线路对显示相关线路造成的负载而提供良好的触控与显示性能。
本发明的素阵列基板包括基板、多个扫描线组、多条数据线、多条触控信号线、多个像素结构及共用电极。扫描线组配置于基板上。各扫描线组包括第一扫描线以及第二扫描线。第一扫描线及第二扫描线的每一者包括像素段与继续像素段的过度段。第一扫描线的过度段与第二扫描线的过度段之间至少隔开第一距离，第一扫描线的像素段与第二扫描线的像素段之间至少隔开第二距离，且第一距离大于第二距离。数据线配置于基板上，且各数据线延伸交错扫描线组。触控信号线配置于基板上，各触控信号线延伸交错扫描线组，且数据线与触控信号线交替排列。像素结构配置于基板上，且排成阵列。各扫描线组位于相邻两列像素结构之间。共用电极配置于基板上，且共用电极包括电极部、接触部与连接部。电极部重叠像素结构。接触部位于其中一个扫描线组的第一扫描线的过度段与第二扫描线的过度段之间且电连接其中一条触控信号线。连接部横越其中一个过度段以连接于电极部与接触部之间。
基于上述，本发明实施例的像素阵列基板可在半源极(half source driving)驱动像素阵列的架构下，利用扫描线的图案设计使得触控电极与对应的触控信号线的接触点位于紧邻的扫描线之间且接触点的面积不重叠扫描线。如此，可减小触控电极对扫描线造成的负载，使得扫描线无须因应负载的增加而加宽，从而有助于缩减边框宽度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。
附图说明
图1A为本发明一实施例的像素阵列基板的上视图。
图1B为图1A中区域A的放大图。
图2为依据本发明一实施例的扫描线组的示意图。
图3为依据本发明一实施例的扫描线组与半导体层的示意图。
图4为根据本发明一实施例的数据线、触控信号线及主动元件配置于图3的结构上的示意图。
图5为根据本发明一实施例的共用电极的示意图。
图6为图1A的剖线I-I’、II-II’的剖面示意图。
图7为本发明一实施例的像素阵列基板的局部示意图。
图8为沿图7的剖线III-III’与IV-IV’的剖面图。
附图标记说明：
100、200：像素阵列基板
110：基板
120、120A、120B：扫描线组
122：第一扫描线
1222、1242：像素段
1222A、1242A：增宽部
1224、1244：过度段
1226、1246：转折段
124：第二扫描线
130：数据线
140、140A、140B：触控信号线
150、250：像素结构
150A：第一像素结构
150B：第二像素结构
152、152A、152B：主动元件
154、254：像素电极
154S、262S：狭缝
160、260：共用电极
162、262：电极部
162A：开孔
164、264：接触部
166、266：连接部
170：导通电极
182：闸绝缘层
184：第一保护层
186：第二保护层
192、192A、192B：第一接触孔
194：第二接触孔
290：接触孔
A：区域
C：半导体层
D：漏极
D1：方向
DA：第一端
DB：第二端
DC：漏极接触部
D192A、D194、D290：尺寸
G：栅极
G1：第一距离
G2：第二距离
I-I’、II-II’、III-III’、IV-IV’：剖线
LO：重叠长度
LS：间隔长度
P1、P2：间隙
W166：宽度
具体实施方式
图1A为本发明一实施例的像素阵列基板的上视图，而图1B为图1A中区域A的放大图。请参照图1A与图1B，像素阵列基板100包括基板110、多个扫描线组120、多条数据线130、多条触控信号线140、多个像素结构150以及共用电极160。扫描线组120、数据线130、触控信号线140、像素结构150及共用电极160都配置于基板110上。多个像素结构150以排列成阵列的方式配置于基板110上。设置有扫描线组120、数据线130、触控信号线140、像素结构150、共用电极160及基板110整体构成像素阵列基板100。在本实施例中，像素结构150可在扫描线组120与数据线130的信号控制之下提供显示驱动电场以实现显示操作。在本实施例中，像素阵列基板100还包括导通电极170，且导通电极170将共用电极160与对应的触控信号线140电性连接。如此，共用电极160可在触控信号线140的信号控制与传递之下实现触控感测的操作。因此，像素阵列基板100可应用于触控显示装置中，以实现触控与显示的双重功能。
在本实施例中，扫描线组120各自包括成对的第一扫描线122与第二扫描线124，且各个扫描线组120位于相邻两列的像素结构150之间。换言之，同一个扫描线组120中的第一扫描线122与第二扫描线124之间并未设置有任何像素结构150。各条数据线130的延伸方向交错于扫描线组120，且各条触控信号线140的延伸方向也交错于扫描线组120。数据线130与触控信号线140交替排列。以图1A与图1B来看，两相邻数据线130之间即设置有一条触控信号线140，而两相邻触控信号线140之间即设置有一条数据线130。此外，各像素结构150设置于相邻两组扫描线组120之间，且位于其中一条数据线130与其中一条触控信号线140之间。各像素结构150包括主动元件152以及像素电极154，其中主动元件152包括栅极G、半导体层C、源极S与漏极D，且像素电极154连接漏极D而电性连接主动元件152。
图2为依据本发明一实施例的扫描线组的示意图。请同时参照图1A、图1B与图2，各扫描线组120包括第一扫描线122与第二扫描线124。第一扫描线122与第二扫描线124每一者由金属或是导电性良好的替代材料制作，且可依据图案设计而划分成多个区段。各第一扫描线122包括交替连接的像素段1222与过度段1224，各过度段1224继续其中一个像素段1222，而各像素段1222继续其中一个过度段1224。相似地，各第二扫描线124包括交替连接的像素段1242与过度段1244，各过度段1244继续其中一个像素段1242，而各像素段1242继续其中一个过度段1244。此外，第一扫描线122还包括连接于像素段1222与过度段1224之间的转折段1226，且转折段1226的延伸方向相交于像素段1222与过度段1224。第二扫描线124还包括连接于像素段1242与过度段1244之间的转折段1246，且转折段1246的延伸方向相交于像素段1242与过度段1244。如此，第一扫描线122与第二扫描线124各自为折曲型的传输线路。
在本实施例中，第一扫描线122的过度段1224与第二扫描线124的过度段1244之间至少隔开第一距离G1，第一扫描线122的像素段1222与第二扫描线124的像素段1242之间至少隔开第二距离G2，且第一距离G1大于第二距离G2。也就是说，各第一扫描线122的像素段1222相较于过度段1224更接近于同一个扫描线组120中第二扫描线124，而各第二扫描线124的像素段1242相较于过度段1244更接近于同一个扫描线组120中第一扫描线122，以在过度段1224与过度段1244之间保留较大的空间。在部分实施例中，第一距离G1可由12μm至15μm，而第二距离G2可由3.5μm至4μm。
在图1A、图1B与图2中，不同扫描线组120的区段布局可不须对齐。举例而言，图2所呈现的两组扫描线组120中，各扫描线组120的像素段相对于另一扫描线组120的像素段横移一段距离。如此，两组扫描线组120的图案设计呈现彼此错位而非彼此对齐的设计。另外，在同一扫描线组120中，第一扫描线122与第二扫描线124可选择地彼此呈镜面对称。
由图1A、图1B与图2可知，第一扫描线122的像素段1222具有增宽部1222A，且增宽部1222A与第一扫描线122的转折段1226之间相隔一间隙P1。第二扫描线124的像素段1242具有增宽部1242A，且增宽部1242A与第二扫描线124的转折段1246之间相隔一间隙P2。在本实施例中，增宽部1222A以及增宽部1242A用以构成图1A、图1B的各像素结构150中的主动元件152的栅极G。不过，在其他实施例中，栅极G与扫描线的布局方式可依照不同需求而有所调整，并不限定须包括增宽部1222A与增宽部1224A。间隙P1与间隙P2各自可由12μm至14μm。
图3为依据本发明一实施例的扫描线组与半导体层的示意图。请同时参照图1A、图1B与图3，第一扫描线122的增宽部1222A以及第二扫描线124的增宽部1242A用以定义图1A、图1B的各像素结构150中的主动元件152的栅极G。因此，像素阵列基板100中，部分的半导体层C分别配置于第一扫描线122的像素段1222的增宽部1222A，另一部分半导体层C分别配置于第二扫描线124的像素段1242的增宽部1242A。半导体层C由半导体材料制作，其在不同电场作用下可具有不同载子迁移率，以控制主动元件152的开启与关闭。半导体材料可包括多晶硅、非晶硅、微晶硅、半导体氧化物、有机半导体材料等。
图4为根据本发明一实施例的数据线、触控信号线及主动元件配置于图3的结构上的示意图。请同时参照图1A、图1B与图4，数据线130与触控信号线140沿着图面的侧向方向交替排列。各条数据线130的延伸方向相交于扫描线组120，且各条触控信号线140的延伸方向也相交于扫描线组120。另外，各数据线130例如横越对应的扫描线组120的第一扫描线122的像素段1222与第二扫描线124的像素段1242，而各触控信号线140则横越对应的扫描线组120的第一扫描线122的过度段1224与第二扫描线124的过度段1244。在部分实施例中，数据线130与触控信号线140之间之间隔距离可维持恒定以避免彼此信号的干扰，因此，数据线130与触控信号线140彼此平行。
各数据线130横越对应的像素段1222或1224上的栅极G以及对应的栅极G上的半导体层C。制作数据线130与触控信号线140时，也制作出各主动元件152的源极S与漏极D。因此，源极D、漏极D、数据线130与触控信号线140由相同膜层构成。在本实施例中，源极S可选择由对应的数据线130横越栅极G的一部分构成，以电性连接于对应的数据线130。不过，在其他实施例中，源极S可选择地由数据线130所延伸出来的分支构成。漏极D则是由独立于数据线130与源极S的导体图案构成。源极S与漏极D都重叠于半导体层C且可都接触半导体层C。
在图1A、图1B与图4中，位于同一条数据线130相对两侧的两个像素结构150的主动元件152分别连接不同的扫描线组120。以图4而言，主动元件152A连接于扫描线组120A的第一扫描线122，而主动元件152B连接于扫描线组120B的第二扫描线124。如此，对应于主动元件152A的像素结构150位于其中一条数据线130的第一侧而对应于主动元件152B的像素结构150位于同一条数据线130的第二侧，且第一侧与第二侧为相反侧。在此，扫描线组120A的第一扫描线122的像素段与第二扫描线124的像素段位于其中一条数据线130与其中一条触控信号线140A之间，扫描线组120B的第一扫描线122的像素段与第二扫描线124的像素段位于同一条数据线130与另一条触控信号线140B之间，且触控信号线140A与触控信号线140B位于这条数据线130的相反两侧。
为了方便描述，以下以第一像素结构150A与第二像素结构150B来说明位于其中一条数据线130的第一侧的像素结构150与位于同一条数据线130的第二侧的像素结构150。在本实施例中，第一像素结构150A的主动元件152A与第二像素结构150B的主动元件152B分别连接于紧接的两个扫描线组120A与120B。第一像素结构150A的主动元件152A的漏极D较栅极G更接近位于对应数据线130的第一侧的触控信号线140A。第二像素结构150B的主动元件152B的漏极D则较栅极G更接近位于对应的数据线130的第二侧的触控信号线140B，且第一侧与第二侧为相反侧。
各主动元件152A或152B的漏极D可包括第一端DA、第二端DB与漏极接触部DC，其中漏极接触部DC位于第一端DA与第二端DB之间，而第一端DA重叠于栅极G且第二端DB重叠于对应的扫描线(122或124)的转折段(1226或1246)。以图4中标注的主动元件152B而言，其漏极D重叠栅极G，由栅极G朝向转折段1246延伸而横越栅极G与转折段1246之间的间隙P2，且漏极接触部DC位于间隙P2中。因此，漏极D暨重叠栅极G也重叠转折段1246。在本实施例中，间隙P2(或是图2中之间隙P1)的宽度可设置为足够容纳漏极接触部DC，且漏极接触部DC可具有足够的面积供后续元件接触。
这些数据线130、触控信号线140以及漏极D是由相同膜层(例如金属层或是其他导电材料层)图案化而成。在制作过程中，数据线130、触控信号线140以及漏极D可能在制作过程中因为对位误差而相对预定设置位置横向位移。假设数据线130、触控信号线140以及漏极D相对预定设置位置朝方向D1偏移，主动元件152A的漏极D与栅极G的重叠面积会减少，不过主动元件152A的漏极D与对应的第一扫描线122的转折段1226的重叠面积会增加。如此，主动元件152A的漏极D与第一扫描线122因彼此重叠而构成的寄生电容(可称的为栅极-漏极电容Cgd)可与预设大小相近，不因对位误差而改变。
另外，在同样的位移情形下，主动元件152B的的漏极D与栅极G的重叠面积会增加，不过主动元件152B的漏极D与对应的第二扫描线124的转折段1246的重叠面积会减少。如此，主动元件152B的漏极D与对应的第二扫描线124因彼此重叠而构成的寄生电容也可与预设大小相近，不因对位误差而改变。整体来说，主动元件152A与主动元件152B虽位于对应的数据线130相对两侧，且主动元件152A的漏极D与主动元件152B的漏极D由对应的数据线130朝相反方向延伸。不过，主动元件152A的漏极D远离对应的数据线130的一端重叠对应的第一扫描线122的转折段1226而主动元件152B的漏极D远离对应的数据线130的一端重叠对应的第二扫描线124的转折段1246，使得无论漏极D的膜层相对于预设位置朝方向D1横移或是朝方向D1的相反向横移，所有主动元件152的漏极D与对应的扫描线的重叠面积都可以大致维持恒定。如此，即使发生对位误差，像素阵列基板100中的所有主动元件152的栅极-漏极电容仍保持大致相近而提供一致的充电特性。
图5为根据本发明一实施例的共用电极的示意图，其中图5表示出共用电极配置于图4的结构上。请同时参照图1A、图1B与图5，共用电极160包括电极部162、接触部164与连接部166。接触部164位于其中一个扫描线组120的第一扫描线122的过度段1224与第二扫描线124的过度段1244之间。连接部166横越对应的扫描线组120的第一扫描线122的过度段1224以连接于电极部162与接触部164之间。电极部162实质上延伸于相邻两组扫描线组120之间。具体而言，共用电极160可划分出多个电极部162、多个连接部166与多个接触部164。部分的连接部166横越对应的扫描线组120的第一扫描线122的过度段1224以将对应的电极部162与接触部164连接在一起，而另一部分横越对应的扫描线组120的第二扫描线124的过度段1244以将对应的电极部162与接触部164连接在一起。
电极部162可具有开孔162A，且开孔162A对应地露出触控信号线140，这有助于减少共用电极160与触控信号线140之间的耦合，从而有助于提升共用电极160的触控感测灵敏性。另外，电极部162可以横越且重叠这些数据线130，但不横越这些第一扫描线122与第二扫描线124。在本实施例中，共用电极160的电极部162可选择地重叠于栅极G(例如为图2中的增宽部1222A或1242A)的一部分，而不重叠于栅极G所连接的扫描线的其余部分。举例来说，电极部162可不重叠于任何扫描线(122或124)的过度段(1224或1244)。在部分的实施例中，电极部162重叠于栅极G的重叠长度LO可由1μm至3.5μm，例如约为1.5微米，而电极部162与过度段1224或1244之间隔长度LS可由1μm至3μm，例如约为1.5微米。
此外，接触部164与对应的扫描线组120的第一扫描线122或第二扫描线124之间隔开第三距离G3，且第三距离G3大于零以使得接触部164不与对应的第一扫描线122或第二扫描线124重叠。连接部166重叠于对应的过度段1224或1244，且连接部166的宽度W166相对于接触部164的宽度明显缩减，举例而言，宽度W166约为4微米至5微米。因此，连接部166与扫描线(122或124)重叠面积以及电极部162与扫描线(122或124)重叠面积都不大，而共用电极160的其他部位都不重叠扫描线(122或124)，这有助于避免共用电极160与扫描线组120对彼此造成负载，因而可稳定扫描线(122或124)的信号传输品质，也可确保共用电极160的触控灵敏性。
请继续参照图1A、图1B与图5，其中图1A、图1B表示各像素结构150的像素电极154配置于图5的结构上。像素结构150的像素电极154重叠于共用电极160的电极部162且具有多个狭缝154S。如此，像素电极154的狭缝154S可露出共用电极160的电极部162的部分面积，而构成边缘电场切换型(Fringe Field Switch,FFS)像素结构。
另外，如图1A、图1B所示，像素阵列基板100还包括导通电极170。导通电极170配置于基板110上，且连接于共用电极160的接触部164与其中一条触控信号线140之间，且导通电极170与像素电极154为相同膜层。在此，接触部164以及导通电极170可完全位于对应一个扫描线组120的第一扫描线122与第二扫描线124之间。在部分实施例中，接触部164以及导通电极170并不重叠对应的扫描线组120的第一扫描线122与第二扫描线124，借此可降低共用电极160对扫描线组120造成的负载而有助于稳定扫描线组120的传输品质。同时，共用电极160也可因此提供良好的触控灵敏性。
图6为图1A的剖线I-I’、II-II’的剖面示意图。请同时参照图1A、图1B与图6，像素阵列基板100包括基板110、多个扫描线组120、多条数据线130、多条触控信号线140、多个像素结构150、共用电极160与导通电极170外，还包括闸绝缘层182、第一保护层184与第二保护层186。闸绝缘层182、第一保护层184与第二保护层186是配置于基板110上的绝缘材料，以隔离不同导电层的用。
闸绝缘层182是在制作完图2的结构后制作于基板110上的。因此，闸绝缘层182覆盖扫描线组120，也覆盖各主动元件152的栅极G。闸绝缘层182的材质包括氧化硅、氮化硅、氮氧化硅或是其他可替代的绝缘材料。于基板110上制作闸绝缘层182后，接着于基板110上按序制作图3的半导体层C与图4的结构。因此，半导体层C配置于闸绝缘层182上，而数据线130与触控信号线140也都配置于闸绝缘层182上。在制作完图4的结构后，各像素结构150的主动元件152即已制作完成。
接着于基板110上形成第一保护层184，第一保护层184覆盖主动元件152、数据线130以及触控信号线140。第一保护层184的材质可为有机绝缘材料、无机绝缘材料或由多层绝缘材料堆叠而成。接着，于第一保护层184上制作图5的共用电极160。第一保护层184可提供平坦化的作用，因此共用电极160可形成在第一保护层184所提供的相对平坦的表面上。之后，于共用电极160上形成第二保护层186以将共用电极160覆盖。第二保护层186的材质包括氧化硅、氮化硅、氮氧化硅或其他可替代的绝缘材料。
为了实现构件之间的连接，可在第二保护层186形成的后进行图案化工艺，以在第一保护层184与第二保护层186中形成对应的接触孔。举例而言，此图案化步骤可形成贯穿第一保护层184与第二保护层186的第一接触孔192以及贯穿第二保护层186的第二接触孔194。在像素阵列基板100中，贯穿第一保护层184与第二保护层186的第一接触孔192有两类，其中第一接触孔192A对应于触控信号线140，而第一接触孔192B对应于漏极D。搭配图1A、图1B与图6可知，第一接触孔192A位于扫描线组120的第一扫描线122与第二扫描线124之间，而第一接触孔192B位于漏极D的漏极接触部DC上。另外，第二接触孔194位于共用电极160的接触部164上。
制作第一接触孔192A、192B与第二接触孔194后，在基板110上形成像素电极154与导通电极170，使像素电极154与导通电极170配置于第二保护层186上即完成图1A、图1B与图6的像素阵列基板100。在此，导通电极170连续延伸于第一接触孔192A与第二接触孔194之间。由于第一接触孔192A露出触控信号线140，而第二接触孔194露出共用电极160的接触部164，导通电极170可在第一接触孔192A接触触控信号线140且在第二接触孔194接触共用电极160的接触部164。如此，共用电极160可通过导通电极170电性连接触控信号线140。
在图1A与图1B中，第一接触孔192A、第二接触孔194、导通电极170以及共用电极160的接触部164都位在扫描线组120的第一扫描线122的过度段1224以及第二扫描线124的过度段1244之间。共用电极160电性连接触控信号线140的连接结构完全位于第一扫描线122与第二扫描线124因此不需牺牲像素电极154的配置面积来实现共用电极160与触控信号线140的电性连接。第一接触孔192A在第一扫描线122与第二扫描线124之间的尺寸D192A以及第二接触孔194在第一扫描线122与第二扫描线124之间的尺寸D194都小于第一扫描线122与第二扫描线124之间的第一距离G1。因此，第一接触孔192A、第二接触孔194、导通电极170以及共用电极160的接触部164都不重叠扫描线组120。在部分的实施例中，尺寸D192A与尺寸D194可分别为10μm至11μm。如此，触控信号线140与共用电极160的信号对扫描线组120造成的负载可被控制，扫描线组120不致因负载增加而降低传输品质，且共用电极160也可保有理想的触控灵敏性。另外，像素电极154则是延伸于第一接触孔192B中而与漏极D的漏极接触部DC接触，以实现像素电极154与主动元件152的电连接关系。
在部分实施例中，所有第一扫描线122与所有第二扫描线124延伸到基板110周边的后会转向而都朝基板110的接合区延伸。面临到扫描线组120的负载较大的情况时，多数设计会将扫描线朝向接合区延伸的线段加宽，因而增加整个像素阵列基板100的周边区宽度，无法达到窄边框设计的需求。不过，本实施例利用将同一扫描线组120的第一扫描线122与第二扫描线124设计成折曲状，且将共用电极160与触控信号线140的接触结构设置于第一扫描线122与第二扫描线124间隔较大的区段之间。如此，共用电极160重叠于扫描线组120的重叠面积减少使扫描线组120不需增加线宽即可提供理想的传输品质。因此，像素阵列基板100可应用于窄边框设计的产品中。此外，共用电极160重叠于扫描线组120的重叠面积减少也有助于降低共用电极160的负载，因此共用电极160执行触控功能时，可提供理想的触控性能。
图7为本发明一实施例的像素阵列基板的局部示意图，而图8为沿图7的剖线III-III’与IV-IV’的剖面图。在图7中，像素阵列基板200相似于图1A、图1B的像素阵列基板100，不过图7仅表示出一组扫描线组120。图1A、图1B与图7的实施例中以相同或相似的标号表示相同或相似的构件，且这些构件的具体结构、功能与设计可参照前述说明。在图7与图8中，像素阵列基板200包括基板110、多个扫描线组120(图7仅示出一组)、多条数据线130、多条触控信号线140(图7仅示出一条)、多个像素结构250(图7仅示出各像素结构250的局部)与共用电极260，其中各像素结构250包括主动元件152与像素电极254。本实施例与图1A、图1B的实施例的差异主要在于共用电极260与像素电极254的叠置顺序。另外，像素阵列基板200包括闸绝缘层182与第一保护层184，但不包括图6所示的第二保护层。
在图7与图8中，扫描线组120、数据线130、触控信号线140、主动元件152闸绝缘层182与第一保护层184的配置关系都可参照图1A、1B的实施例。此外，像素电极254配置在闸绝缘层182与第一保护层184之间，且接触主动元件152的漏极D。共用电极260则配置于第一保护层184上。如此一来，像素电极254所在膜层是位于共用电极260所在膜层与基板110之间。共用电极260包括重叠于像素电极254的电极部262、位于扫描线组120的第一扫描线122与第二扫描线124之间的接触部264以及延伸跨越扫描线组120的第一扫描线122或第二扫描线124的连接部266。连接部266连接于电极部262与接触部264之间。在像素阵列基板200中，电极部262可具有多个狭缝262S。电极部262的狭缝262S可露出像素电极254的部分面积，而构成边缘电场切换型(Fringe Field Switch,FFS)像素结构。由图8可知，第一保护层184中形成有接触孔290，且接触孔290位于触控信号线140上。接触部264可延伸于接触孔290中且直接接触对应的一条触控信号线140。
在本实施例中，第一扫描线122与第二扫描线124的图案设计大致相同于图1A、图1B的实施例。第一扫描线122的过度段1224与第二扫描线124的过度段1244之间隔开第一距离G1，第一扫描线122的像素段1222与第二扫描线124的像素段1242之间隔开第二距离G2，且第一距离G1大于第二距离G2。接触孔290位于第一扫描线122的过度段1224与第二扫描线124的过度段1244之间，且接触孔290的尺寸D290不大于第一扫描线122的过度段1224与第二扫描线124的过度段1244之间的第一距离G1。因此，接触孔290不重叠第一扫描线122也不重叠第二扫描线124。另外，接触部264可分别与第一扫描线122及第二扫描线124隔开第三距离G3以使接触部264不重叠第一扫描线122与第二扫描线124。因此，共用电极260重叠于扫描线组120的面积可被控制而不致造成共用电极260与扫描线组120之间的负载增加，这有助于稳定扫描线组120的信号传输品质以及确保共用电极的触控灵敏性。
综上所述，本发明实施例的像素阵列基板采用折曲型的扫描线设计，使得扫描线组中的第一扫描线与第二扫描线之间隔距离并非恒定。如此一来，共用电极与触控信号线相接触的结构可以设置于第一扫描线与第二扫描线之间隔距离较大的区段，以减小共用电极重叠于扫描线组的面积，从而降低共用电极与扫描线组对彼此造成的负载。因此，本发明实施例的像素阵列基板的扫描线组不需刻意增加线宽就可具有理想的传输品质，借此有助于缩减像素阵列基板的边框宽度。同时，也可确保共用电极的触控灵敏性不因负载过大而降低。另外，本发明实施例的像素阵列基板的主动元件中，漏极的两端都与扫描线重叠。如此，在制作过程发生对位误差导致漏极相对预定设置位置偏移时，漏极与扫描线的重叠面积可大致维持，而提升像素阵列基板的良率。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。
Claims (20)
1.一种像素阵列基板，包括：
基板；
多个扫描线组，配置于该基板上，各该扫描线组包括第一扫描线以及第二扫描线，该第一扫描线及该第二扫描线的每一者包括像素段与继续该像素段的过度段，其中该第一扫描线的该过度段与该第二扫描线的该过度段之间至少隔开第一距离，该第一扫描线的该像素段与该第二扫描线的该像素段之间至少隔开第二距离，且该第一距离大于该第二距离；
多条数据线，配置于该基板上，各该数据线延伸交错该些扫描线组；
多条触控信号线，配置于该基板上，各该触控信号线延伸交错该些扫描线组，该些数据线与该些触控信号线交替排列；
多个像素结构，配置于该基板上，排成阵列，各该扫描线组位于相邻两列像素结构之间；以及
共用电极，配置于该基板上，且该共用电极包括电极部、接触部与连接部，该电极部重叠该些像素结构，该接触部位于其中一个扫描线组的该第一扫描线的该过度段与该第二扫描线的该过度段之间且电连接其中一条触控信号线，且该连接部横越其中一个过度段以连接于该电极部与该接触部之间。
2.如权利要求1所述的像素阵列基板，其中各该数据线横越对应的扫描线组的该第一扫描线的该像素段以及横越该对应的扫描线组的该第二扫描线的该像素段。
3.如权利要求1所述的像素阵列基板，其中各该触控信号线横越对应的扫描线组的该第一扫描线的该过度段以及横越该对应的扫描线组的该第二扫描线的该过度段。
4.如权利要求1所述的像素阵列基板，其中该共用电极的该连接部的宽度为4微米至5微米。
5.如权利要求1所述的像素阵列基板，其中该些像素结构的每一者包括主动元件与连接于该主动元件的像素电极，且该像素电极与该共用电极的该电极部重叠。
6.如权利要求5所述的像素阵列基板，其中该主动元件包括栅极、半导体层、源极与漏极，该栅极连接于其中一个扫描线组的该第一扫描线与该第二扫描线的其中一者的该像素段，该半导体层重叠于该栅极，该源极连接于其中一条数据线且接触该半导体层，而该漏极连接该像素电极且接触该半导体层。
7.如权利要求6所述的像素阵列基板，其中该第一扫描线及该第二扫描线的每一者还包括转折段，该转折段连接于该像素段与该过度段之间，且该转折段与该栅极位于该像素段的两端而间隔一间隙。
8.如权利要求7所述的像素阵列基板，其中该漏极重叠该栅极，横越该间隙且重叠该转折段。
9.如权利要求8所述的像素阵列基板，其中该漏极包括与该像素电极接触的漏极接触部，且该漏极接触部位于该间隙中。
10.如权利要求6所述的像素阵列基板，其中该些像素结构中的第一像素结构与第二像素结构位于其中一条数据线的两侧，该第一像素结构的该主动元件与该第二像素结构的该主动元件分别连接于紧接的两个扫描线组。
11.如权利要求10所述的像素阵列基板，其中该第一像素结构的该主动元件的该漏极较该栅极更接近该些触控信号线的其中一条，该第二像素结构的该主动元件的该漏极较该栅极更接近该些触控信号线的另一条，该些触控信号线的该其中一条与该些触控信号线的该另一条位于该其中一条数据线的相反侧。
12.如权利要求6所述的像素阵列基板，其中该栅极所连接的该第一扫描线与该第二扫描线的该其中一者具有增宽部而构成该栅极，该共用电极的该电极部重叠于该栅极。
13.如权利要求5所述的像素阵列基板，其中该共用电极位于该像素电极与该基板之间，且该像素电极具有多个狭缝。
14.如权利要求13所述的像素阵列基板，还包括导通电极，该导通电极配置于该基板上，连接于该接触部与该其中一条触控信号线之间，且该导通电极与该像素电极为相同膜层。
15.如权利要求14所述的像素阵列基板，还包括第一保护层及第二保护层，该第一保护层覆盖该些触控信号线，该共用电极配置于该第一保护层上，该第二保护层覆盖该共用电极，而该像素电极与该导通电极配置于该第二保护层上，其中该导通电极通过贯穿该第一保护层与该第二保护层的第一接触孔而接触该其中一条触控信号线，且该导通电极通过贯穿该第二保护层的第二接触孔而接触该共用电极。
16.如权利要求5所述的像素阵列基板，其中该像素电极位于该共用电极与该基板之间，且该共用电极具有多个狭缝。
17.如权利要求16所述的像素阵列基板，其中该接触部直接接触该其中一条触控信号线。
18.如权利要求1所述的像素阵列基板，其中各该扫描线组的该第一扫描线与该第二扫描线呈镜面对称。
19.如权利要求1所述的像素阵列基板，其中该些扫描线组的其中一个的该第一扫描线的该像素段与该第二扫描线的该像素段位于其中一条数据线与其中一条触控信号线之间，该些扫描线组另一个的该第一扫描线的该像素段与该第二扫描线的该像素段位于该其中一条数据线与另一条触控信号线之间，且该其中一条触控信号线与该另一条触控信号线位于该其中一条数据线的相反两侧。
20.如权利要求1所述的像素阵列基板，其中该接触部于该基板的正投影与该其中一个扫描线组于该基板的正投影之间隔开第三距离，且该第三距离大于零。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108106138 | 2019-02-23 | ||
| TW108106138A TWI708107B (zh) | 2019-02-23 | 2019-02-23 | 畫素陣列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110568962A true CN110568962A (zh) | 2019-12-13 |
| CN110568962B CN110568962B (zh) | 2022-12-13 |
Family
ID=68777962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910837877.9A Active CN110568962B (zh) | 2019-02-23 | 2019-09-05 | 像素阵列基板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110568962B (zh) |
| TW (1) | TWI708107B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101051645A (zh) * | 2007-04-29 | 2007-10-10 | 友达光电股份有限公司 | 像素阵列基板 |
| US20090102760A1 (en) * | 2007-10-23 | 2009-04-23 | Sony Corporation | Display device and electronic apparatus have the same |
| CN101770125A (zh) * | 2010-01-11 | 2010-07-07 | 深超光电（深圳）有限公司 | 双扫描线像素阵列基板 |
| CN102967977A (zh) * | 2012-10-08 | 2013-03-13 | 友达光电股份有限公司 | 像素阵列基板 |
| CN108628047A (zh) * | 2018-04-02 | 2018-10-09 | 上海中航光电子有限公司 | 一种阵列基板、显示面板及显示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI442362B (zh) * | 2010-05-27 | 2014-06-21 | Au Optronics Corp | 畫素結構及具有此種畫素結構之顯示面板 |
| TWI464715B (zh) * | 2010-06-17 | 2014-12-11 | Au Optronics Corp | 畫素陣列及具有此畫素陣列的顯示面板 |
| TWI457674B (zh) * | 2011-04-13 | 2014-10-21 | Au Optronics Corp | 畫素陣列、畫素結構及畫素結構的驅動方法 |
| TWI452502B (zh) * | 2011-12-16 | 2014-09-11 | Au Optronics Corp | 觸控畫素陣列基板、觸控顯示面板與觸控畫素結構 |
| TWI494675B (zh) * | 2012-08-17 | 2015-08-01 | Au Optronics Corp | 立體顯示面板、顯示面板及其驅動方法 |
| TW201622112A (zh) * | 2014-12-02 | 2016-06-16 | 群創光電股份有限公司 | 顯示面板 |
| TWI576740B (zh) * | 2015-06-05 | 2017-04-01 | 群創光電股份有限公司 | 觸控顯示裝置 |
| TWI579825B (zh) * | 2016-08-29 | 2017-04-21 | 友達光電股份有限公司 | 顯示面板及其驅動方法 |
-
2019
- 2019-02-23 TW TW108106138A patent/TWI708107B/zh active
- 2019-09-05 CN CN201910837877.9A patent/CN110568962B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101051645A (zh) * | 2007-04-29 | 2007-10-10 | 友达光电股份有限公司 | 像素阵列基板 |
| US20090102760A1 (en) * | 2007-10-23 | 2009-04-23 | Sony Corporation | Display device and electronic apparatus have the same |
| CN101770125A (zh) * | 2010-01-11 | 2010-07-07 | 深超光电（深圳）有限公司 | 双扫描线像素阵列基板 |
| CN102967977A (zh) * | 2012-10-08 | 2013-03-13 | 友达光电股份有限公司 | 像素阵列基板 |
| CN108628047A (zh) * | 2018-04-02 | 2018-10-09 | 上海中航光电子有限公司 | 一种阵列基板、显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110568962B (zh) | 2022-12-13 |
| TWI708107B (zh) | 2020-10-21 |
| TW202032241A (zh) | 2020-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4570278B2 (ja) | アクティブマトリクス基板 | |
| CN109117016B (zh) | 显示面板与其制造方法 | |
| US10761359B2 (en) | Touch display device | |
| CN104731412B (zh) | 阵列基板、显示面板及显示装置 | |
| CN108183111B (zh) | 像素阵列基板 | |
| KR100828859B1 (ko) | 박막 트랜지스터 패널 및 그 제조방법 | |
| TWI459567B (zh) | 主動元件、驅動電路結構以及顯示面板 | |
| CN112905055B (zh) | 显示基板及其制造方法、显示装置 | |
| JPH09160075A (ja) | 液晶表示素子 | |
| US11520190B2 (en) | Electronic device | |
| KR100442489B1 (ko) | 액정표시소자 | |
| CN105824160B (zh) | 显示面板 | |
| TW201715372A (zh) | 觸控顯示面板與畫素結構 | |
| CN110568962B (zh) | 像素阵列基板 | |
| US20170108983A1 (en) | Touch display panel and pixel structure | |
| JP2004527011A (ja) | アクティブ・プレート | |
| CN106856199B (zh) | 显示面板及其制造方法 | |
| TWI726623B (zh) | 觸控面板 | |
| JP4789915B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP4134253B2 (ja) | アクティブマトリクス基板及びその製造方法ならびに表示装置 | |
| TWI756952B (zh) | 電子裝置 | |
| CN113035888B (zh) | 电子装置 | |
| CN112540695B (zh) | 触控显示装置 | |
| US20220115418A1 (en) | Photo sensor element | |
| CN112925446B (zh) | 电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |