CN110557216A - 一种基于片上网络的高速数据体系结构及数据传输方法 - Google Patents

一种基于片上网络的高速数据体系结构及数据传输方法 Download PDF

Info

Publication number
CN110557216A
CN110557216A CN201910796410.4A CN201910796410A CN110557216A CN 110557216 A CN110557216 A CN 110557216A CN 201910796410 A CN201910796410 A CN 201910796410A CN 110557216 A CN110557216 A CN 110557216A
Authority
CN
China
Prior art keywords
data
router
master clock
resource
routers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910796410.4A
Other languages
English (en)
Other versions
CN110557216B (zh
Inventor
许川佩
廖加锋
范兴茂
牛军浩
胡聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guilin University of Electronic Technology
Original Assignee
Guilin University of Electronic Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guilin University of Electronic Technology filed Critical Guilin University of Electronic Technology
Priority to CN201910796410.4A priority Critical patent/CN110557216B/zh
Publication of CN110557216A publication Critical patent/CN110557216A/zh
Application granted granted Critical
Publication of CN110557216B publication Critical patent/CN110557216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/109Integrated on microchip, e.g. switch-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种基于片上网络的高速数据体系结构及数据传输方法,包括模数转换芯片资源节点、资源网络接口、路由器和万兆以太网资源节点,所述模数转换芯片资源节点,用于采集外部信号的数据,并通过所述资源网络接口传输至所述路由器;所述路由器,用于接收所述数据,并将所述数据通过链路通道传输至下一个所述路由器;所述万兆以太网资源节点,用于接收下一个所述路由器发送的所述数据至交换机;实现提高片上网络的数据传输速度。

Description

一种基于片上网络的高速数据体系结构及数据传输方法
技术领域
本发明涉及片上网络技术领域,尤其涉及一种基于片上网络的高速数据体系结构及数据传输方法。
背景技术
随着科学技术的发展,数据采集对模数转换芯片(Analog-to-DigitalConverter,ADC)的采样率和分辨率等性能指标的要求越来越高。然而在工艺条件限制下,ADC的采样率和分辨率不可能同时提高,现有的高速数据体系结构大部分采用总线式的时间交织采样技术,当需要拓展采集节点时,全局时钟同步将变得非常困难。
发明内容
本发明的目的在于提供一种基于片上网络的高速数据体系结构及数据传输方法,可以提高数据传输速度以及实现精确时钟同步。为实现上述目的,第一方面,本发明提供了一种基于片上网络的高速数据体系结构,所述基于片上网络的高速数据体系结构包括资源节点、资源网络接口、路由器和交换机,所述路由器的数量为多个,并以矩阵形式排列,所述资源节点与所述资源网络接口、所述资源网络接口与所述路由器和所述路由器与所述路由器之间由链路通道连接;
所述资源节点包括模数转换芯片资源节点和万兆以太网资源节点;
所述模数转换芯片资源节点和所述万兆以太网资源节点均通过所述资源网络接口分别与不同的所述路由器连接;
所述模数转换芯片资源节点,用于采集外部信号的数据,并通过所述资源网络接口传输至所述路由器;
所述路由器,用于接收所述数据,并将所述数据通过链路通道传输至下一个所述路由器;
所述万兆以太网资源节点,用于接收下一个所述路由器发送的所述数据至交换机;
所述交换机,用于接收所述数据;
所述资源网络接口,用于所述数据的传输。
在一实施方式中,与所述模数转换芯片资源节点连接的所述资源网络接口包括数据封装模块、第一数据缓存单元、通信控制模块和第二数据缓存单元,所述第一数据缓存单元搭载在所述数据封装模块内,所述第二数据缓存单元搭载在所述通信控制模块内,所述第一数据缓存单元与所述模数转换芯片资源节点电性连接,所述数据封装模块、所述第二数据缓存单元和所述通信控制模块依次电性连接,所述通信控制模块与所述路由器电性连接,其中:
所述第一数据缓存单元,用于对所述模数转换芯片资源节点采集的数据进行缓存,并将缓存的所述数据的通信带宽扩大两倍;
所述数据封装模块,用于将所述第一数据缓存单元缓存的所述数据封装成预设的格式并输出至所述第二数据缓存单元;
所述第二数据缓存单元,用于接收缓存所述数据封装模块输出的所述数据;
所述通信控制模块,用于与所述路由器通信,握手成功后将所述第二数据缓存单元缓存的所述数据传输到所述路由器。
在一实施方式中,与所述模数转换芯片资源节点连接的所述路由器包括输入端口、虚通道分配器、路由计算模块、缓存模块和输出端口,所述输入端口与所述通信控制模块、所述路由计算模块和所述虚通道分配器连接,所述路由计算模块和所述虚通道分配器连接,所述虚通道分配器与所述缓存模块连接,所述输入端口与所述缓存模块连接,所述缓存模块与所述输出端口连接,其中:
所述输入端口,用于与所述通信控制模块握手成功之后,接受所述模数转换芯片资源节点采集的数据,并传输接收信号至所述虚通道分配器和所述路由计算模块;
所述路由计算模块,用于接收所述接收信号根据X路由算法为所述数据计算下一跳方向,并传输方向信号至所述虚通道分配器;
所述虚通道分配器,用于接收所述方向信号,分配一个空闲的虚通道,将接收的所述数据存入所述缓存模块;
所述缓存模块,用于缓存所述数据,接受所述方向信号,将所述数据传输至所述输出端口;
所述输出端口,用于与下一个所述路由器通信成功之后,将所述数据转发至下一个所述路由器。
在一实施方式中,所述路由器包括连接所述模数转换芯片资源节点的第一路由器和连接所述万兆以太网资源节点的第二路由器,其中:
所述第一路由器与所述第二路由器交错排列;
所述第一路由器沿X方向将所述数据传输至所述第二路由器。
在一实施方式中,所述路由器包括第一主时钟路由器、第二主时钟路由器和第一从时钟路由器,其中:
所述第一主时钟路由器,用于以广播的方式向位于所述第一主时钟路由器四周的第一数量个所述第二主时钟路由器传输同步报文;
所述第二主时钟路由器,用于接收到所述第一主时钟路由器的同步报文之后,以点对点的方式向所述第一主时钟路由器发送反馈同步报文信号;
所述第二主时钟路由器,还用于以广播的方式向位于所述第二主时钟路由器四周的第二数量个所述第一从时钟路由器传输同步报文;
所述第一从时钟路由器,用于接收到所述第二主时钟路由器的同步报文之后,以点对点的方式向所述第二主时钟路由器发送反馈同步报文信号。
在一实施方式中,所述基于片上网络的高速数据体系结构还包括上位机,所述上位机与所述交换机连接,用于将所述数据以图形化形式输出。
第二方面,本发明提供了一种数据传输方法,应用于基于片上网络的高速数据体系结构,包括:
采集外部信号的数据,并通过资源网络接口传输给路由器;
将所述数据传输至下一个所述路由器;
下一个所述路由器通过所述资源网络接口传输至交换机。
在一实施方式中,将所述数据传输至下一个所述路由器,其中,所述路由器包括第一路由器和第二路由器,所述方法包括:
沿X方向将所述数据传输至所述第二路由器。
在一实施方式中,将所述数据传输至下一个所述路由器,其中,所述路由器包括第一主时钟路由器、第二主时钟路由器和第一从时钟路由器,所述方法包括::
以广播的方式向位于所述第一主时钟路由器四周的第一数量个所述第二主时钟路由器传输同步报文;接收到所述第一主时钟路由器的同步报文之后,以点对点的方式向所述第一主时钟路由器发送反馈同步报文信号,并以广播的方式向位于所述第二主时钟路由器四周的第二数量个所述第一从时钟路由器传输同步报文;
接收到所述第二主时钟路由器的同步报文之后,以点对点的方式向所述第二主时钟路由器发送反馈同步报文信号。
本发明提供的一种基于片上网络的高速数据体系结构及数据传输方法,通过将模数转换芯片资源节点采集的外部信号数据通过网络资源接口传输至路由器,路由器之间沿X方向传输数据,最后通过万兆以太网资源节点将该数据通过交换机传输至上位机,提高了数据传输速度,主从时钟路由器以广播和点对点的方式传输同步报文,提高时钟同步精度,进而提高数据采样率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明提供的基于片上网络的高速数据体系结构的结构示意图;
图2是本发明提供的资源网络接口的结构示意图;
图3是本发明提供的模数转换芯片资源节点、资源网络接口和路由器的结构示意图;
图4是本发明提供的路由器的结构示意图;
图5是本发明提供的基于片上网络的高速数据体系结构的一种实施方式的结构示意图;
图6是本发明提供的基于片上网络的高速数据体系结构的另一种实施方式的结构示意图;
图7是本发明提供的数据传输方法的流程示意图;
101-模数转换芯片资源节点、102-资源网络接口、104-万兆以太网资源节点、105-路由器、106-交换机、103-上位机、1021-数据封装模块、1022-通信控制模块、1023-第一数据缓存单元、1024-第二数据缓存单元、1051-输入端口、1052-缓存模块、1053-输出端口、1054-虚通道分配器、1055-路由计算模块、201-第一路由器、202-第二路由器、601-第一主时钟路由器、602-第二时钟路由器、603-第一从时钟路由器。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
参见图1,是本发明提供的一种基于片上网络的高速数据体系结构的结构示意图,包括模数转换芯片资源节点101、万兆以太网资源节点104、资源网络接口102、路由器105和交换机106,所述路由器105的数量为多个,并以矩阵形式排列,所述资源节点与所述资源网络接口102、所述资源网络接口102与所述路由器105和所述路由器105与所述路由器105之间由链路通道连接;
其中,所述模数转换芯片资源节点101和所述万兆以太网资源节点104均通过所述资源网络接口102分别与不同的所述路由器105连接;
所述模数转换芯片资源节点101,用于采集外部信号的数据,并通过所述资源网络接口102传输至所述路由器105;
所述路由器105,用于接收所述数据,并将所述数据通过链路通道传输至下一个所述路由器105;
所述万兆以太网资源节点104,用于接收下一个所述路由器105发送的所述数据至交换机106;
所述交换机106,用于接收所述数据;
所述资源网络接口102,用于所述数据的传输。
具体的,所述模数转换芯片资源节点101采集到的外部数据信号传输至与其连接的所述资源网络接口102,由资源网络接口102数据传输至所述路由器105,所述路由器105通过链路通道将数据传输至下一个所述路由器105,下一个所述路由器105通过资源网络接口102与万兆以太网资源节点104连接,所述模数转换芯片资源节点101和所述万兆以太网资源节点104交错排列,最后由所述交换机106将所述万兆以太网资源节点104的数据传输至所述上位机103。
参见图2和图3,所述资源网络接口102包括:数据封装模块1021、第一数据缓存单元1023、通信控制模块1022、第二数据缓存单元1024,所述第一数据缓存单元1023搭载在所述数据封装模块1021内,所述第二数据缓存单元1024搭载在所述通信控制模块1022内,所述第一数据缓存单元1023与所述模数转换芯片资源节点101电性连接,所述数据封装模块1021、所述第二数据缓存单元1024和所述通信控制模块1022依次电性连接,所述通信控制模块1022与所述路由器105电性连接。
具体的,所述第一数据缓存单元1023,用于接收所述模数转换芯片资源节点101采集的数据。
所述数据封装模块1021,用于将所述第一数据缓存单元1023缓存的数据封装成规定格式并输出到所述第二数据缓存单元1024。
所述第二数据缓存单元1024,用于缓存所述数据封装模块1021输出的数据。
所述通信控制模块1022,用于与所述路由器105通信,将数据传输到所述路由器105。
参见图3,所述资源网络接口102连接所述ADC资源节点101和所述路由器105,负责与其握手通信和数据传输。所述ADC资源节点101采集的数据首先进入所述第一数据缓存单元1023缓存,数据输入位宽为16位,输出为32位,所述数据封装模块1021将输出的32位数据封装成规定的格式并传输到所述第二数据缓存单元1024缓存,所述通信控制模块1022负责与所述路由器105通信,握手成功后将数据传输到所述路由器105,使整个网络的数据输出带宽增大。
参见图4,所述路由器105包括:输入端口1051、缓存模块1052、路由计算模块1055、虚通道分配器1054、输出端口1053。
所述路由器105的输入端口1051与所述资源网络接口102握手成功之后,接受所述资源网络接口102传出的数据,所述虚通道分配器1054分配一个空闲的虚通道,将接受的数据存入所述缓存模块1052,所述路由计算模块1055以X路由算法为数据计算下一跳的方向之后,所述输出端口1053与下一级所述路由器105的输入端口1051请求通信,成功之后,将数据转发至下级路由器105。
参见图5,在一实施方式中,以3×3系统为例,所述路由器105包括连接所述模数转换芯片资源节点的第一路由器201和连接所述万兆以太网资源节点的第二路由器202,第一路由器201与所述模数转换芯片资源节点101连接,所述第二路由器202与所述万兆以太网资源节点104连接,第一路由器201和第二路由器202交错排列。第一纵列和第三纵列上的所述第一路由器201将采集到的外部信号数据沿X方向传输至第二纵列上的所述第二路由器202,其中,所述第二路由器202接受来自多个模数转换芯片资源节点101的数据,通过轮询仲裁的方式将数据输出给所述第二路由器202连接的所述万兆以太网资源节点104,最后由交换机106将数据传输至上位机103。这样的传输方式使数据的传输路径变短,传输延时减少。
参见图6,在又一实施方式中,所述路由器105包括第一主时钟路由器601、第二主时钟路由器602、第一从时钟路由器603。
具体的,所述第一主时钟路由器601以广播的方式向第一数量个为4个的第二主时钟路由器602传输同步报文,所述多个第二主时钟路由器602在接受所述第一主时钟路由器601发送的同步报文之后,以点对点的方式向所述第一主时钟路由器601发送反馈同步报文信号,每个第二时钟路由器的反馈报文具有专一性。所述多个第二主时钟路由器602将作为所述第一从时钟路由器603的主时钟路由器向各自周围的所述第一从时钟路由器603以广播和点对点的传输方式作时钟同步,以此类推,增加了通信的稳定性和可靠性。通过交互的信息计算出第一主时钟路由器601、第二主时钟路由器602、第一从时钟路由器603的路径延时以及时钟偏移,从而做出相应的调整,使各路由时钟做到精确的相对同步,进而提高数据的采样率。
本发明实施例通过模数转换芯片资源节点采集的外部数据信号传输到资源网络接口,所述资源网络接口对所述数据进行通信带宽的扩大和封装,将带宽扩大后的数据传输至与其连接的路由器,沿X方向将所述数据最终传输至连接万兆以太网资源节点的路由器,所述路由器接受多个模数转换芯片采集的数据,通过轮询仲裁的方式将数据传输给万兆以太网资源节点,最后通过交换机传输至上位机。使传输路径变短,传输延时减少、通信带宽增大,从而提高了数据传输速度。
参见图7,是本发明实施例提供的一种数据传输方法的流程示意图,所述数据传输方法应用于片上网络的高速数据体系结构,其中,所述片上网络的高速数据体系结构包括模数转换芯片资源节点101、万兆以太网资源节点104、资源网络接口102、路由器105,所述模数转换芯片资源节点101与所述资源网络接口102、所述资源网络接口102与所述路由器105、所述路由器105与所述万兆以太网资源节点104、所述路由器105之间通过链路通道连接。如图7所示,所述方法可以包括以下步骤:
S701、采集的外部信号的数据通过所述资源网络接口102传输给所述路由器105。
具体的,所述模数转换芯片资源节点101将采集到的外部信号数据传输到所述资源网络接口102,所述资源网络接口102会将所述数据的通信带宽扩大两倍,读数据速度是写数据速度的两倍,快速处理所述模数转换芯片资源节点101的数据,不会造成拥塞,然后将扩大带宽后的数据封装成预设格式传输至所述路由器105,增大了通信带宽。
S702、将所述数据传输至下一级所述路由器105。
具体的,在一实施方式中,所述路由器105包括第一路由器201和第二路由器202,所述第一路由器201接收到所述模数转换芯片资源节点101采集的外部信号后,将所述数据沿X方向传输至所述第二路由器202。传输路径变短,传输延时减少。
在另一实施方式中,所述路由器还包括第一主时钟路由器601、第二主时钟路由器602和第一从时钟路由器603,所述第一主时钟路由器601以广播的方式向位于所述第一主时钟路由器601四周的第一数量个所述第二主时钟路由器602传输同步报文;接收到所述第一主时钟路由器601的同步报文之后,以点对点的方式向所述第一主时钟路由器601发送反馈同步报文信号,并以广播的方式向位于所述第二主时钟路由器602四周的第二数量个所述第一从时钟路由器603传输同步报文;接收到所述第二主时钟路由器603的同步报文之后,以点对点的方式向所述第二主时钟路由器602发送反馈同步报文信号,使各路由时钟做到精确的相对同步。
S703、下一个所述路由器通过所述资源网络接口传输至所述交换机。
具体的,下一个所述路由器接收到所述数据后,通过所述资源网络接口传输至所述交换机。
本发明实施例通过模数转换芯片资源节点采集的外部数据信号传输到资源网络接口,所述资源网络接口对所述数据进行通信带宽的扩大和封装,将带宽扩大后的数据传输至与其连接的路由器,沿X方向将所述数据最终传输至连接万兆以太网资源节点的路由器,所述路由器接受多个模数转换芯片采集的数据,通过轮询仲裁的方式将数据传输给万兆以太网资源节点,最后通过交换机传输至上位机。使传输路径变短,传输延时减少、通信带宽增大,从而提高了数据传输速度。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。

Claims (9)

1.一种基于片上网络的高速数据体系结构,其特征在于,所述基于片上网络的高速数据体系结构包括资源节点、资源网络接口、路由器和交换机,所述路由器的数量为多个,并以矩阵形式排列,所述资源节点与所述资源网络接口、所述资源网络接口与所述路由器和所述路由器与所述路由器之间由链路通道连接;
所述资源节点包括模数转换芯片资源节点和万兆以太网资源节点;
所述模数转换芯片资源节点和所述万兆以太网资源节点均通过所述资源网络接口分别与不同的所述路由器连接;
所述模数转换芯片资源节点,用于采集外部信号的数据,并通过所述资源网络接口传输至所述路由器;
所述路由器,用于接收所述数据,并将所述数据通过链路通道传输至下一个所述路由器;
所述万兆以太网资源节点,用于接收下一个所述路由器发送的所述数据至交换机;
所述交换机,用于接收所述数据;
所述资源网络接口,用于所述数据的传输。
2.如权利要求1所述的基于片上网络的高速数据体系结构,其特征在于,与所述模数转换芯片资源节点连接的所述资源网络接口包括数据封装模块、第一数据缓存单元、通信控制模块和第二数据缓存单元,所述第一数据缓存单元搭载在所述数据封装模块内,所述第二数据缓存单元搭载在所述通信控制模块内,所述第一数据缓存单元与所述模数转换芯片资源节点电性连接,所述数据封装模块、所述第二数据缓存单元和所述通信控制模块依次电性连接,所述通信控制模块与所述路由器电性连接,其中:
所述第一数据缓存单元,用于对所述模数转换芯片资源节点采集的数据进行缓存;
所述数据封装模块,用于将所述第一数据缓存单元缓存的所述数据封装成预设的格式并输出至所述第二数据缓存单元;
所述第二数据缓存单元,用于接收缓存所述数据封装模块输出的所述数据;
所述通信控制模块,用于与所述路由器通信,握手成功后将所述第二数据缓存单元缓存的所述数据传输到所述路由器。
3.如权利要求2所述的基于片上网络的高速数据体系结构,其特征在于,与所述模数转换芯片资源节点连接的所述路由器包括输入端口、虚通道分配器、路由计算模块、缓存模块和输出端口,所述输入端口与所述通信控制模块、所述路由计算模块和所述虚通道分配器连接,所述路由计算模块和所述虚通道分配器连接,所述虚通道分配器与所述缓存模块连接,所述输入端口与所述缓存模块连接,所述缓存模块与所述输出端口连接,其中:
所述输入端口,用于与所述通信控制模块握手成功之后,接受所述模数转换芯片资源节点采集的数据,并传输接收信号至所述虚通道分配器和所述路由计算模块;
所述路由计算模块,用于接收所述接收信号根据X路由算法为所述数据计算下一跳方向,并传输方向信号至所述虚通道分配器;
所述虚通道分配器,用于接收所述方向信号,分配一个空闲的虚通道,将接收的所述数据存入所述缓存模块;
所述缓存模块,用于缓存所述数据,接受所述方向信号,将所述数据传输至所述输出端口;
所述输出端口,用于与下一个所述路由器通信成功之后,将所述数据转发至下一个所述路由器。
4.如权利要求1所述的基于片上网络的高速数据体系结构,其特征在于,所述路由器包括连接所述模数转换芯片资源节点的第一路由器和连接所述万兆以太网资源节点的第二路由器,其中:
所述第一路由器与所述第二路由器交错排列;
所述第一路由器沿X方向将所述数据传输至所述第二路由器。
5.如权利要求1所述的基于片上网络的高速数据体系结构,其特征在于,所述路由器包括第一主时钟路由器、第二主时钟路由器和第一从时钟路由器,其中:
所述第一主时钟路由器,用于以广播的方式向位于所述第一主时钟路由器四周的第一数量个所述第二主时钟路由器传输同步报文;
所述第二主时钟路由器,用于接收到所述第一主时钟路由器的同步报文之后,以点对点的方式向所述第一主时钟路由器发送反馈同步报文信号;
所述第二主时钟路由器,还用于以广播的方式向位于所述第二主时钟路由器四周的第二数量个所述第一从时钟路由器传输同步报文;
所述第一从时钟路由器,用于接收到所述第二主时钟路由器的同步报文之后,以点对点的方式向所述第二主时钟路由器发送反馈同步报文信号。
6.如权利要求1所述的基于片上网络的高速数据体系结构,其特征在于,所述基于片上网络的高速数据体系结构还包括上位机,所述上位机与所述交换机连接,用于将所述数据以图形化形式输出。
7.一种数据传输方法,应用于基于片上网络的高速数据体系结构,其特征在于,包括:
采集外部信号的数据,并通过资源网络接口传输给路由器;
将所述数据传输至下一个所述路由器;
下一个所述路由器通过所述资源网络接口传输至交换机。
8.如权利要求7所述的数据传输方法,其特征在于,将所述数据传输至下一个所述路由器,其中,所述路由器包括第一路由器和第二路由器,所述方法包括:
沿X方向将所述数据传输至所述第二路由器。
9.如权利要求7所述的数据传输方法,其特征在于,将所述数据传输至下一个所述路由器,其中,所述路由器包括第一主时钟路由器、第二主时钟路由器和第一从时钟路由器,所述方法包括::
以广播的方式向位于所述第一主时钟路由器四周的第一数量个所述第二主时钟路由器传输同步报文;接收到所述第一主时钟路由器的同步报文之后,以点对点的方式向所述第一主时钟路由器发送反馈同步报文信号,并以广播的方式向位于所述第二主时钟路由器四周的第二数量个所述第一从时钟路由器传输同步报文;
接收到所述第二主时钟路由器的同步报文之后,以点对点的方式向所述第二主时钟路由器发送反馈同步报文信号。
CN201910796410.4A 2019-08-27 2019-08-27 一种基于片上网络的高速数据体系结构及数据传输方法 Active CN110557216B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910796410.4A CN110557216B (zh) 2019-08-27 2019-08-27 一种基于片上网络的高速数据体系结构及数据传输方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910796410.4A CN110557216B (zh) 2019-08-27 2019-08-27 一种基于片上网络的高速数据体系结构及数据传输方法

Publications (2)

Publication Number Publication Date
CN110557216A true CN110557216A (zh) 2019-12-10
CN110557216B CN110557216B (zh) 2020-11-13

Family

ID=68738342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910796410.4A Active CN110557216B (zh) 2019-08-27 2019-08-27 一种基于片上网络的高速数据体系结构及数据传输方法

Country Status (1)

Country Link
CN (1) CN110557216B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211884A (zh) * 2020-01-15 2020-05-29 桂林电子科技大学 基于片上网络的高速数据采集系统的时钟同步系统及方法
CN111245730A (zh) * 2020-01-15 2020-06-05 中山大学 一种片上网络的路由系统及通信方法
CN112887214A (zh) * 2021-01-08 2021-06-01 北京灵汐科技有限公司 广播方法、第一节点、片上网络、传输方法、设备、介质
CN113079100A (zh) * 2021-03-03 2021-07-06 桂林电子科技大学 一种用于高速数据采集的NoC路由器
CN113093585A (zh) * 2021-03-03 2021-07-09 桂林电子科技大学 基于NoC的高速数据采集系统与上位机通信接口控制器
CN115834475A (zh) * 2022-11-08 2023-03-21 星融元数据技术(苏州)有限公司 基于开放路由架构的路由器、报文发送方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101593159A (zh) * 2008-05-30 2009-12-02 英特尔公司 使用关键度信息来路由高速缓存一致性通信
CN102685017A (zh) * 2012-06-07 2012-09-19 桂林电子科技大学 一种基于fpga的片上网络路由器
US20160344629A1 (en) * 2015-05-22 2016-11-24 Gray Research LLC Directional two-dimensional router and interconnection network for field programmable gate arrays, and other circuits and applications of the router and network
CN106209693A (zh) * 2016-06-20 2016-12-07 桂林电子科技大学 基于片上网络的高速数据采集方法
CN106953853A (zh) * 2017-03-10 2017-07-14 桂林电子科技大学 一种片上网络千兆以太网资源节点及其工作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101593159A (zh) * 2008-05-30 2009-12-02 英特尔公司 使用关键度信息来路由高速缓存一致性通信
CN102685017A (zh) * 2012-06-07 2012-09-19 桂林电子科技大学 一种基于fpga的片上网络路由器
US20160344629A1 (en) * 2015-05-22 2016-11-24 Gray Research LLC Directional two-dimensional router and interconnection network for field programmable gate arrays, and other circuits and applications of the router and network
CN106209693A (zh) * 2016-06-20 2016-12-07 桂林电子科技大学 基于片上网络的高速数据采集方法
CN106953853A (zh) * 2017-03-10 2017-07-14 桂林电子科技大学 一种片上网络千兆以太网资源节点及其工作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
许川佩等: "基于高速数据采集的NoC路由器设计", 《微电子学与计算机》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211884A (zh) * 2020-01-15 2020-05-29 桂林电子科技大学 基于片上网络的高速数据采集系统的时钟同步系统及方法
CN111245730A (zh) * 2020-01-15 2020-06-05 中山大学 一种片上网络的路由系统及通信方法
CN111211884B (zh) * 2020-01-15 2023-05-30 桂林电子科技大学 基于片上网络的高速数据采集系统的时钟同步系统及方法
CN112887214A (zh) * 2021-01-08 2021-06-01 北京灵汐科技有限公司 广播方法、第一节点、片上网络、传输方法、设备、介质
CN112887214B (zh) * 2021-01-08 2022-10-25 北京灵汐科技有限公司 广播方法、第一节点、片上网络、传输方法、设备、介质
CN113079100A (zh) * 2021-03-03 2021-07-06 桂林电子科技大学 一种用于高速数据采集的NoC路由器
CN113093585A (zh) * 2021-03-03 2021-07-09 桂林电子科技大学 基于NoC的高速数据采集系统与上位机通信接口控制器
CN115834475A (zh) * 2022-11-08 2023-03-21 星融元数据技术(苏州)有限公司 基于开放路由架构的路由器、报文发送方法及装置
CN115834475B (zh) * 2022-11-08 2024-02-13 星融元数据技术(苏州)有限公司 基于开放路由架构的路由器、报文发送方法及装置

Also Published As

Publication number Publication date
CN110557216B (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
CN110557216B (zh) 一种基于片上网络的高速数据体系结构及数据传输方法
KR101536141B1 (ko) 이더넷과 can 통신 간의 신호 변환을 제공하는 차량용 장치 및 그 제어방법
CN104135359B (zh) 一种硬实时级联式多节点同步采样和数据传输方法
CN105281885B (zh) 用于网络设备的时间同步方法、装置及时间同步服务器
CN104660360B (zh) 一种以太数据与多路e1数据的处理方法及系统
CN101159687A (zh) 一种多通道通信传输数据的系统和装置与方法
US20140040679A1 (en) Relay device and recovery method
JP2002044111A (ja) 最少の待ち時間を持つクロックドメイン間の通信インタフェース
US20080159748A1 (en) Optical transmission system
CN111475434A (zh) 一种基于片上网络的多层次数据采集方法
CN108462620B (zh) 一种吉比特级SpaceWire总线系统
CN102804653B (zh) 可变比特率设备
US20080162767A1 (en) 4X Framer/Deframer Module For PCI-Express and PCI-Express Framer/Deframer Device Using The Same
US20070166035A1 (en) Optical transmission system
KR20010102399A (ko) 데이터 통신
US7447238B2 (en) Method for compensating for internal delays within each node and transmission delays between the nodes
CN114788197A (zh) 用于优化经由通信网络连接的网络设备之间的时间同步的方法
CN113079100A (zh) 一种用于高速数据采集的NoC路由器
US20020136207A1 (en) Packet switch and packet memory access method therefor
US20100158052A1 (en) Electronic device and method for synchronizing a communication
CN111478958B (zh) 一种片上网络时钟同步资源网络接口及同步参数配置方法
CN111343519B (zh) 一种光电互联网络系统及数据传输方法
JP4037811B2 (ja) Sonet/sdh装置の監視制御通信方式
CN114762274B (zh) 速率调节装置和方法
CN115484121A (zh) 数据传输方法、装置、系统、电子设备及可读介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20191210

Assignee: Guilin Jierui Sensor Technology Co.,Ltd.

Assignor: GUILIN University OF ELECTRONIC TECHNOLOGY

Contract record no.: X2022450000244

Denomination of invention: A High Speed Data Architecture and Data Transmission Method Based on Network on Chip

Granted publication date: 20201113

License type: Common License

Record date: 20221206

EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20191210

Assignee: Guilin Zhanzhi Measurement and Control Technology Co.,Ltd.

Assignor: GUILIN University OF ELECTRONIC TECHNOLOGY

Contract record no.: X2022450000384

Denomination of invention: A High Speed Data Architecture and Data Transmission Method Based on Network on Chip

Granted publication date: 20201113

License type: Common License

Record date: 20221226

Application publication date: 20191210

Assignee: Nanning Xinglintang Medical Technology Co.,Ltd.

Assignor: GUILIN University OF ELECTRONIC TECHNOLOGY

Contract record no.: X2022450000399

Denomination of invention: A High Speed Data Architecture and Data Transmission Method Based on Network on Chip

Granted publication date: 20201113

License type: Common License

Record date: 20221226