CN111211884B - 基于片上网络的高速数据采集系统的时钟同步系统及方法 - Google Patents

基于片上网络的高速数据采集系统的时钟同步系统及方法 Download PDF

Info

Publication number
CN111211884B
CN111211884B CN202010043995.5A CN202010043995A CN111211884B CN 111211884 B CN111211884 B CN 111211884B CN 202010043995 A CN202010043995 A CN 202010043995A CN 111211884 B CN111211884 B CN 111211884B
Authority
CN
China
Prior art keywords
clock
phase
router
slave
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010043995.5A
Other languages
English (en)
Other versions
CN111211884A (zh
Inventor
许川佩
廖加锋
张硕
范兴茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guilin University of Electronic Technology
Original Assignee
Guilin University of Electronic Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guilin University of Electronic Technology filed Critical Guilin University of Electronic Technology
Priority to CN202010043995.5A priority Critical patent/CN111211884B/zh
Publication of CN111211884A publication Critical patent/CN111211884A/zh
Application granted granted Critical
Publication of CN111211884B publication Critical patent/CN111211884B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种基于片上网络的高速数据采集系统的时钟同步系统及方法，基于片上网络的高速数据采集系统的时钟同步系统包括主时钟路由器和从时钟路由器，实现发送主时钟至每个从时钟路由器；进行主时钟和从时钟的相位差值测量，并将测量结果发送至主时钟路由器；根据接收到的测量结果以及每个从时钟的不同采样时间间隔计算出每个从时钟的相位偏移值，并发送给从时钟路由器；对从时钟的相位进行偏移，直到相位偏移值减至一时，发送偏移完成信号给主时钟路由器；发送时钟同步完成信号给每个从时钟路由器。进而实现多个同频时钟高精度同步，减少数据采集系统的时间相位误差，提高系统的性能。

Description

基于片上网络的高速数据采集系统的时钟同步系统及方法
技术领域
本发明涉及片上网络技术领域，尤其涉及一种基于片上网络的高速数据采集系统的时钟同步系统及方法。
背景技术
基于片上网络的高速数据采集，是利用片上网络的全局异步局部同步以及多任务的并行通信的特点实现多片模数转换芯片ADC时间交替采集。为了减小交替采样产生的时间相位误差，提高采集系统的性能，每片ADC的采样时间间隔需严格相等，故需要对ADC的采样时钟做时钟同步，也即是对片上网络路由器的时钟做时钟同步。因此能实现多路时钟的高精度同步，减小时间相位误差，提高采集系统性能的问题亟待解决。
发明内容
本发明的目的在于提供一种基于片上网络的高速数据采集系统的时钟同步系统及方法，实现芯片内多个同频时钟高精度同步，减小数据采集系统的时间相位误差，提高采集系统的性能。
为实现上述目的，第一方面，本发明提供了一种基于片上网络的高速数据采集系统的时钟同步系统，包括主时钟路由器和从时钟路由器，所述从时钟路由器的数量为多个，所述主时钟路由器与万兆以太网资源节点连接，每一所述从时钟路由器与每一模数转换芯片资源节点连接，多个所述从时钟路由器与所述主时钟路由器连接；其中，
所述主时钟路由器，用于以多播的方式发送主时钟至每个所述从时钟路由器；
所述从时钟路由器，用于在接收到主时钟后，进行主时钟和从时钟的相位差值测量，并将测量结果以点对点的方式发送至所述主时钟路由器；
所述主时钟路由器，还用于根据接收到的测量结果以及每个从时钟的不同采样时间间隔计算出每个从时钟的相位偏移值，并以点对点的方式发送给所述从时钟路由器；
所述从时钟路由器，还用于接收到相位偏移值后，对从时钟的相位进行偏移，直到相位偏移值减至一时，以点对点的方式发送偏移完成信号给所述主时钟路由器；
所述主时钟路由器，还用于接收到每个所述从时钟路由器的偏移完成信号之后，以多播的方式发送时钟同步完成信号给每个所述从时钟路由器。
在一实施方式中，所述主时钟路由器包括第一时钟模块和相位偏移值计算模块，所述第一时钟模块和所述相位偏移值计算模块连接；其中，
所述第一时钟模块，用于调用xilinx FPGA的时钟IP核，输出主时钟；
所述相位偏移值计算模块，用于接收相位差值，根据相位差值和采样时间间隔计算出从时钟的相位偏移值，以及在接收到偏移完成信号后，发送同步完成信号给每个所述从时钟路由器。
在一实施方式中，所述从时钟路由器包括第二时钟模块、相位测量模块和相位偏移模块，所述第二时钟模块、所述相位测量模块和所述相位偏移模块均连接，所述相位测量模块与所述第一时钟模块和所述相位偏移值计算模块均连接，所述相位偏移模块与所述相位偏移值计算模块连接；其中，
所述第二时钟模块，用于调用xilinx FPGA的时钟IP核，输出脉冲信号；
所述相位测量模块，用于接收主时钟和辅助时钟，测量主时钟和从时钟的相位差，并将相位差值发送至所述相位偏移值计算模块；
所述相位偏移模块，用于接收脉冲信号，根据相位偏移值产生第一读选通信号和第二读选通信号发送至所述第二时钟模块，每产生一次所述第一读选通信号，相位偏移一次，当相位偏移值减至一时，发送偏移完成信号至所述相位偏移值计算模块。
在一实施方式中，所述相位测量模块包括采样单元、放大单元和计算单元；其中，
所述采样单元，用于对主时钟被测信号和从时钟被测信号进行采样，输出低频信号；
所述放大单元，用于放大混频之后的主时钟被测信号和从时钟被测信号的相位差；
所述计算单元，用于计算测量触发器的输出信号的相位差计算出原信号之间的相位差。
第二方面，本发明实施例提供一种基于片上网络的高速数据采集系统的时钟同步方法，包括：
以多播的方式发送主时钟至每个所述从时钟路由器；
在接收到主时钟后，进行主时钟和从时钟的相位差值测量，并将测量结果以点对点的方式发送至所述主时钟路由器；
根据接收到的测量结果以及每个从时钟的不同采样时间间隔计算出每个从时钟的相位偏移值，并以点对点的方式发送给所述从时钟路由器；
接收到相位偏移值后，对从时钟的相位进行偏移，直到相位偏移值减至一时，以点对点的方式发送偏移完成信号给所述主时钟路由器；
接收到每个所述从时钟路由器的偏移完成信号之后，以多播的方式发送时钟同步完成信号给每个所述从时钟路由器。
本发明的一种基于片上网络的高速数据采集系统的时钟同步系统及方法，通过所述主时钟路由器以多播的方式发送主时钟至每个所述从时钟路由器；所述从时钟路由器在接收到主时钟后，进行主时钟和从时钟的相位差值测量，并将测量结果以点对点的方式发送至所述主时钟路由器；所述主时钟路由器根据接收到的测量结果以及每个从时钟的不同采样时间间隔计算出每个从时钟的相位偏移值，并以点对点的方式发送给所述从时钟路由器；所述从时钟路由器接收到相位偏移值后，对从时钟的相位进行偏移，直到相位偏移值减至一时，以点对点的方式发送偏移完成信号给所述主时钟路由器；所述主时钟路由器接收到每个所述从时钟路由器的偏移完成信号之后，以多播的方式发送时钟同步完成信号给每个所述从时钟路由器。实现多路时钟的高精度同步，减小时间相位误差，提高采集系统的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明基于片上网络的高速数据采集系统的时钟同步系统的结构示意图；
图2是本发明相位测量模块的结构示意图；
图3是3*3规模9个路由器的片上网络高速数据采集系统示意图；
图4是3*3规模9个路由器设计主从时钟的传输示意图；
图5是全数字双混频鉴相技术DDMTD示意图；
图中：100-基于片上网络的高速数据采集系统的时钟同步系统、10-主时钟路由器、20-从时钟路由器、101-第一时钟模块、102-相位偏移值计算模块、201-第二时钟模块、202-相位测量模块、203-相位偏移模块、2021-采样单元、2022-放大单元、2023-计算单元。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
请参阅图1，本发明提供一种基于片上网络的高速数据采集系统的时钟同步系统100，包括主时钟路由器10和从时钟路由器20，所述从时钟路由器20的数量为多个，所述主时钟路由器10与万兆以太网资源节点连接，每一所述从时钟路由器20与每一模数转换芯片资源节点连接，多个所述从时钟路由器20与所述主时钟路由器10连接；请参阅图3，现以3*3规模的9个路由器的片上网络高速数据采集系统作为具体实施例描述。该采集系统连接6片模数转换器ADC作为数据采集资源节点，3个万兆以太网作为数据传输资源节点。6片ADC以时间交替的方式同时采集外部信号，分别将数据传输到与其连接的资源网络接口。随后，资源网络接口与其连接的路由器握手通信并将数据发送至路由器。路由器将数据沿X方向传输至连接万兆以太网资源节点的路由器，该路由器同时接收X方向上的多个采集节点的数据，并以轮询仲裁的方式将数据发送到万兆以太网传输资源节点，最后发送到上位机。根据此采集系统，多片ADC做时间交织采集，每个连接ADC资源节点的路由器的时钟之间需要高精度同步，而连接万兆以太网资源节点的路由器只做数据传输，故其时钟不需要同步。将位置中心的路由器5的时钟设计为所述主时钟路由器10DDMTD_Master，路由器1、路由器3、路由器4、路由器6、路由器7以及路由器9的时钟设计为所述从时钟路由器20DDMTD_Slave。其连接关系请参阅图4。该时钟同步系统以路由器5的时钟作为所述主时钟路由器10，所述主时钟路由器10以多播或点对点的方式发送时钟同步信息给每一个所述从时钟路由器20，每个所述从时钟路由器20以点对点的方式发送反馈时钟同步信息给所述主时钟路由器10。
具体为：所述主时钟路由器10，用于以多播的方式发送主时钟clk_m_master至每个所述从时钟路由器20；
所述从时钟路由器20，用于在接收到主时钟clk_m_master后，进行主时钟clk_m_master和从时钟clk_m_slave的相位差值测量，并将测量结果phase_measure_value以点对点的方式发送至所述主时钟路由器10；
所述主时钟路由器10，还用于根据接收到的测量结果phase_measure_value以及每个从时钟的不同采样时间间隔计算出每个从时钟的相位偏移值，并以点对点的方式发送给所述从时钟路由器20；
所述从时钟路由器20，还用于接收到相位偏移值后，对从时钟的相位进行偏移，直到相位偏移值减至一时，以点对点的方式发送偏移完成信号shift_complete给所述主时钟路由器10；
所述主时钟路由器10，还用于接收到每个所述从时钟路由器20的偏移完成信号shift_complete之后，以多播的方式发送时钟同步完成信号ddmtd_finished给每个所述从时钟路由器20。
其中，所述主时钟路由器10包括第一时钟模块101mmcm1和相位偏移值计算模块102phase_shift_value，所述第一时钟模块101mmcm1和所述相位偏移值计算模块102phase_shift_value连接；所述第一时钟模块101mmcm1，用于调用xilinx FPGA的时钟IP核，输出稳定的主时钟clk_m_master至所述从时钟路由器20以及驱动本路器工作；所述相位偏移值计算模块102phase_shift_value，用于接收相位差值，根据相位差值和采样时间间隔计算出从时钟的相位偏移值，以及在接收到偏移完成信号shift_complete后，发送同步完成信号ddmtd_finished给每个所述从时钟路由器20，主从时钟同步完成。
所述从时钟路由器20包括第二时钟模块201mmcm2、相位测量模块202phase_measure和相位偏移模块203phase_shift，所述第二时钟模块201mmcm2、所述相位测量模块202phase_measure和所述相位偏移模块203均连接phase_shift，所述相位测量模块202phase_measure与所述第一时钟模块101mmcm2和所述相位偏移值计算模块102phase_shift_value均连接，所述相位偏移模块203phase_measure与所述相位偏移值计算模块102phase_shift_value连接；其中，
所述第二时钟模块201mmcm2，用于调用xilinx FPGA的时钟IP核，输出脉冲信号；该IP核具有时钟倍频、减少时钟抖动以及动态相位移动等功能。
所述相位测量模块202phase_measure，用于接收主时钟clk_m_master和辅助时钟clk_vco，测量主时钟clk_m_master和从时钟clk_m_slave的相位差，并将相位差值发送至所述相位偏移值计算模块102phase_shift_value；辅助时钟clk_vco由外部数模转换芯片DAC与压控振荡源VCO的组合方式产生，其时钟频率与主从时钟频率非常接近，clk_vco作为D触发器的采样时钟，分别对主从时钟采样，输出低频的phase_m和phase_s信号，经过计算得到相位差值。请参阅图5，采用全数字双混频鉴相器(Digital Dual Mixer TimeDifference,DDMTD)技术实现基于片上网络的高速数据采集系统的时钟相位测量。请参阅图2，所述相位测量模块202包括采样单元2021、放大单元2022和计算单元2023；所述采样单元2021，利用外部锁相环产生一个辅助时钟信号clk_vco，该信号频率与被测信号clk测即主时钟被测信号clk主和从时钟被测信号clk从的频率存在微小的差值(clkvco＝N/(N+1)*clk测)，在FPGA内部使用该辅助时钟信号clk_vco分别对主时钟被测信号clk主和从时钟被测信号clk从采样，由于D触发器的时钟略小于被测信号的值，所以D触发器输出一个低频的信号；所述放大单元2022，用于放大混频之后的主时钟被测信号和从时钟被测信号的相位差，使其放大倍数A＝1/(Tvco/Tclk-1)；所述计算单元2023，用于计算测量触发器的输出信号的相位差计算出原信号之间的相位差。
所述相位偏移模块203phase_shift，用于接收脉冲信号psdone，根据相位偏移值产生第一读选通信号psen和第二读选通信号psincdec发送至所述第二时钟模块201mmcm2，每产生一次所述第一读选通信号psen，相位偏移一次，当相位偏移值减至一时，发送偏移完成信号shift_complete至所述相位偏移值计算模块102phase_shift_value。在psclk时钟的驱动下，当第一读选通信号psen为脉冲信号且第二读选通信号psincdec为1或0时，时钟向前或向后偏移一次相位，其相位偏移分辨率为1/(56*fvco)，fvco为输入晶振频率下的第二时钟模块201mmcm2的压控振荡源的频率，相位偏移成功一次，输出一次脉冲信号psdone。将晶振时钟输入至第二时钟模块201mmcm2，消除晶振抖动的同时倍频输出路由器时钟。
本发明的一种基于片上网络的高速数据采集系统的时钟同步系统100及方法，通过所述主时钟路由器10以多播的方式发送主时钟至每个所述从时钟路由器20；所述从时钟路由器20在接收到主时钟后，进行主时钟和从时钟的相位差值测量，并将测量结果以点对点的方式发送至所述主时钟路由器10；所述主时钟路由器10根据接收到的测量结果以及每个从时钟的不同采样时间间隔计算出每个从时钟的相位偏移值，并以点对点的方式发送给所述从时钟路由器20；所述从时钟路由器20接收到相位偏移值后，对从时钟的相位进行偏移，直到相位偏移值减至一时，以点对点的方式发送偏移完成信号给所述主时钟路由器10；所述主时钟路由器10接收到每个所述从时钟路由器20的偏移完成信号之后，以多播的方式发送时钟同步完成信号给每个所述从时钟路由器20。实现多路时钟的高精度同步，减小时间相位误差，提高采集系统的性能。
第二方面，本发明实施例提供一种基于片上网络的高速数据采集系统的时钟同步方法，包括：
以多播的方式发送主时钟至每个所述从时钟路由器20；
在接收到主时钟后，进行主时钟和从时钟的相位差值测量，并将测量结果以点对点的方式发送至所述主时钟路由器10；
根据接收到的测量结果以及每个从时钟的不同采样时间间隔计算出每个从时钟的相位偏移值，并以点对点的方式发送给所述从时钟路由器20；
接收到相位偏移值后，对从时钟的相位进行偏移，直到相位偏移值减至一时，以点对点的方式发送偏移完成信号给所述主时钟路由器10；
接收到每个所述从时钟路由器20的偏移完成信号之后，以多播的方式发送时钟同步完成信号给每个所述从时钟路由器20。
DDMTD_Master将主时钟clk_m_master发送给每一个DDMTD_Slave，DDMTD_Slave在接收到主时钟之后采用DDMTD技术进行主从时钟相位测量，每个DDMTD_Slave测得主从时钟的相位值phase_measure_value之后，发送给DDMTD_Master。按照采样时间间隔以及设置的ADC交替采样顺序，DDMTD_Master为每一个从时钟计算出其需要偏移的相位值。每个DDMTD_Slave接收到偏移值，完成相位偏移之后发送偏移完成信号shift_complete至DDMTD_Master。DDMTD_Master在接受到每个从时钟模块的shift_complete信号后，时钟偏移完成。随后，发送ddmtd_finished信号给每个DDMTD_Slave。从时钟路由器20发送同步后的时钟给ADC作为采样时钟进行数据采集。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (3)

1.一种基于片上网络的高速数据采集系统的时钟同步系统，其特征在于，
包括主时钟路由器和从时钟路由器，所述从时钟路由器的数量为多个，所述主时钟路由器与万兆以太网资源节点连接，每一所述从时钟路由器与每一模数转换芯片资源节点连接，多个所述从时钟路由器与所述主时钟路由器连接；其中，
所述主时钟路由器，用于以多播的方式发送主时钟至每个所述从时钟路由器；
所述从时钟路由器，用于在接收到主时钟后，进行主时钟和从时钟的相位差值测量，并将测量结果以点对点的方式发送至所述主时钟路由器；
所述主时钟路由器，还用于根据接收到的测量结果以及每个从时钟的不同采样时间间隔计算出每个从时钟的相位偏移值，并以点对点的方式发送给所述从时钟路由器；
所述主时钟路由器包括第一时钟模块和相位偏移值计算模块，所述第一时钟模块和所述相位偏移值计算模块连接；其中，
所述第一时钟模块，用于调用xilinxFPGA的时钟IP核，输出主时钟；
所述相位偏移值计算模块，用于接收相位差值，根据相位差值和采样时间间隔计算出从时钟的相位偏移值，以及在接收到偏移完成信号后，发送同步完成信号给每个所述从时钟路由器；
所述从时钟路由器，还用于接收到相位偏移值后，对从时钟的相位进行偏移，直到相位偏移值减至一时，以点对点的方式发送偏移完成信号给所述主时钟路由器；
所述主时钟路由器，还用于接收到每个所述从时钟路由器的偏移完成信号之后，以多播的方式发送时钟同步完成信号给每个所述从时钟路由器；
所述从时钟路由器包括第二时钟模块、相位测量模块和相位偏移模块，所述第二时钟模块、所述相位测量模块和所述相位偏移模块均连接，所述相位测量模块与所述第一时钟模块和所述相位偏移值计算模块均连接，所述相位偏移模块与所述相位偏移值计算模块连接；其中，
所述第二时钟模块，用于调用xilinxFPGA的时钟IP核，输出脉冲信号；
所述相位测量模块，用于接收主时钟和辅助时钟，测量主时钟和从时钟的相位差，并将相位差值发送至所述相位偏移值计算模块；辅助时钟由外部数模转换芯片DAC与压控振荡源VCO的组合方式产生，辅助时钟作为D触发器的采样时钟，采用全数字双混频鉴相器，分别对主时钟和从时钟采样，输出低频的信号，经过计算得到相位差值；
所述相位偏移模块，用于接收脉冲信号，根据相位偏移值产生第一读选通信号和第二读选通信号发送至所述第二时钟模块，每产生一次所述第一读选通信号，相位偏移一次，当相位偏移值减至一时，发送偏移完成信号至所述相位偏移值计算模块。
2.如权利要求1所述的基于片上网络的高速数据采集系统的时钟同步系统，其特征在于，
所述相位测量模块包括采样单元、放大单元和计算单元；其中，
所述采样单元，用于对主时钟被测信号和从时钟被测信号进行采样，输出低频信号；
所述放大单元，用于放大混频之后的主时钟被测信号和从时钟被测信号的相位差；
所述计算单元，用于计算测量触发器的输出信号的相位差计算出原信号之间的相位差。
3.一种基于片上网络的高速数据采集系统的时钟同步方法，应用于权利要求2所述的基于片上网络的高速数据采集系统的时钟同步系统，其特征在于，包括：
以多播的方式发送主时钟至每个所述从时钟路由器；
在接收到主时钟后，进行主时钟和从时钟的相位差值测量，并将测量结果以点对点的方式发送至所述主时钟路由器；
根据接收到的测量结果以及每个从时钟的不同采样时间间隔计算出每个从时钟的相位偏移值，并以点对点的方式发送给所述从时钟路由器；
接收到相位偏移值后，对从时钟的相位进行偏移，直到相位偏移值减至一时，以点对点的方式发送偏移完成信号给所述主时钟路由器；
接收到每个所述从时钟路由器的偏移完成信号之后，以多播的方式发送时钟同步完成信号给每个所述从时钟路由器。
CN202010043995.5A 2020-01-15 2020-01-15 基于片上网络的高速数据采集系统的时钟同步系统及方法 Active CN111211884B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010043995.5A CN111211884B (zh) 2020-01-15 2020-01-15 基于片上网络的高速数据采集系统的时钟同步系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010043995.5A CN111211884B (zh) 2020-01-15 2020-01-15 基于片上网络的高速数据采集系统的时钟同步系统及方法

Publications (2)

Publication Number Publication Date
CN111211884A CN111211884A (zh) 2020-05-29
CN111211884B true CN111211884B (zh) 2023-05-30

Family

ID=70789104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010043995.5A Active CN111211884B (zh) 2020-01-15 2020-01-15 基于片上网络的高速数据采集系统的时钟同步系统及方法

Country Status (1)

Country Link
CN (1) CN111211884B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114785660B (zh) * 2022-03-15 2023-08-29 桂林电子科技大学 一种NoC高速数据采集拓扑结构及其同步方法
CN115877914B (zh) * 2023-01-17 2024-02-20 北京象帝先计算技术有限公司 信号控制方法、采样方法、装置、系统及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101631013A (zh) * 2008-07-17 2010-01-20 大唐移动通信设备有限公司 接入网时钟同步的方法、设备及系统
CN104917582A (zh) * 2015-06-30 2015-09-16 中国科学技术大学 高精度时钟分发和相位自动补偿系统及其相位调节方法
CN110557216A (zh) * 2019-08-27 2019-12-10 桂林电子科技大学 一种基于片上网络的高速数据体系结构及数据传输方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8976778B2 (en) * 2010-04-21 2015-03-10 Lsi Corporation Time synchronization using packet-layer and physical-layer protocols

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101631013A (zh) * 2008-07-17 2010-01-20 大唐移动通信设备有限公司 接入网时钟同步的方法、设备及系统
CN104917582A (zh) * 2015-06-30 2015-09-16 中国科学技术大学 高精度时钟分发和相位自动补偿系统及其相位调节方法
CN110557216A (zh) * 2019-08-27 2019-12-10 桂林电子科技大学 一种基于片上网络的高速数据体系结构及数据传输方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
数字时钟相位检测在时间同步上的应用;黄华明;《数字通信世界》;20191201(第12期);全文 *

Also Published As

Publication number Publication date
CN111211884A (zh) 2020-05-29

Similar Documents

Publication Publication Date Title
CN113467696B (zh) 多通道ad数据同步传输系统
US10108148B1 (en) Time to digital converter with increased range and sensitivity
CN111211884B (zh) 基于片上网络的高速数据采集系统的时钟同步系统及方法
US11706730B2 (en) Time synchronization method and electronic device
JP3857696B2 (ja) 半導体集積回路およびその検査方法
US20210152269A1 (en) High precision multi-chip clock synchronization
CN108233906B (zh) 一种基于adc的开机确定性延时系统及方法
CN111106894B (zh) 一种时间同步方法和系统
CN105549379A (zh) 一种基于高精度时间基准触发的同步测量装置及方法
US10177897B2 (en) Method and system for synchronizing and interleaving separate sampler groups
CN110879387A (zh) 一种基于无线电宽带信号测距仪
CN115801175B (zh) 时间频率同步方法、系统、存储介质及电子设备
CN114090497A (zh) 一种高速数据采集时钟的同步方案
CN111766771A (zh) 一种基于压控晶振驯服的时间间隔测量方法及系统
WO2019169820A1 (zh) 高精度时间同步方法
JP3813151B2 (ja) 遷移検出、妥当正確認および記憶回路
US8334716B1 (en) Digital phase detection circuit and method
CN116931658A (zh) 一种基于数模转换器的多板同步时钟架构及方法
US8212547B2 (en) System and method for on-chip duty cycle measurement
TW202147785A (zh) 用於同步類比－數位或數位－類比轉換器的方法及相應的系統
Xu et al. Implementation of field-programmable Gate array-based clock synchronization in the fiber channel communication system
CN112688753A (zh) 环网双信道时间频率高精度传递装置
CN114465693B (zh) 一种短距离多节点10MHz信号同步方法
CN218585006U (zh) 一种地面终端测距板
WO2023004576A1 (zh) 一种时钟同步方法、装置、系统及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20200529

Assignee: Guangxi Jingteng Medical Technology Co.,Ltd.

Assignor: GUILIN University OF ELECTRONIC TECHNOLOGY

Contract record no.: X2023980044846

Denomination of invention: Clock synchronization system and method for high-speed data acquisition system based on network on chip

Granted publication date: 20230530

License type: Common License

Record date: 20231031

EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20200529

Assignee: Guilin Zhanzhi Measurement and Control Technology Co.,Ltd.

Assignor: GUILIN University OF ELECTRONIC TECHNOLOGY

Contract record no.: X2023980045853

Denomination of invention: Clock synchronization system and method for high-speed data acquisition system based on network on chip

Granted publication date: 20230530

License type: Common License

Record date: 20231106