TW202147785A

TW202147785A - 用於同步類比－數位或數位－類比轉換器的方法及相應的系統

Info

Publication number: TW202147785A
Application number: TW110120376A
Authority: TW
Inventors: 昆汀貝魯蘇德羅; 傑洛里格扎特; 史達克勒馬克; 雷米勞勃
Original assignee: 法商泰勒岱ｅ２ｖ半導體公司
Priority date: 2020-06-09
Filing date: 2021-06-04
Publication date: 2021-12-16
Also published as: FR3111249A1; KR20230022858A; JP2023529266A; CN115956341A; EP4162610A1; FR3111249B1; US20230238975A1; WO2021249848A1

Abstract

本發明關於一種用於同步多個類比-數位或數位-類比轉換器(CONV_k)的方法，該轉換器(CONV_k)皆連接到控制單元(UC)和具有預定時脈週期(T_clk) 的時脈(CLK)，該轉換器也逐步鏈接以形成轉換器鏈，每個轉換器(CONV_k)產生內部同步信號(internal_sync_k)，配置為在透過該轉換器(CONV_k)傳送資料時提供時間參考。該方法允許使用轉換器的學習和配置過程來保證轉換器的同步。該方法允許克服對同步信號的任何線距限制。

Description

用於同步類比－數位或數位－類比轉換器的方法及相應的系統

本發明關於一種用於同步類比-數位或數位-類比轉換器的方法。本發明還關於用於同步類比-數位或數位-類比轉換器的系統。

一些使用多個類比-數位轉換器或多個數位-類比轉換器的應用需要能夠使這些轉換器彼此同步。同步被理解為要轉換的資料或轉換後的資料的確定性對齊。

這尤其會影響I/Q調變應用，這些應用與處理相位(I)信號的轉換器和處理相位正交(Q)信號的轉換器一起使用。對於調變是有效，信號是正交是必要的，降低調變器的性能的危險。

其他應用需要使用幾十個同步轉換器。天線陣列尤其如此，例如專用於波束成形。波束成形包括多個通道，每個通道配備數位-類比轉換器。同樣，即使在高工作頻率下，不同轉換器也必須具有受控且確定性的對準。

在類比-數位轉換器的情況下，轉換產生的數位字組(digital word)必須對齊以相互對應，以便進行後續的數位處理。在數位-類比轉換器的情況下，在輸入的數位信號也必須被對準並且是由轉換器在同一時刻處理。

在類比-數位轉換器的情況下，資料可以在控制單元重新對準(通常是FPGA或ASIC)。另一方面，在數位-類比轉換器的情況下，重新調整輸出信號的唯一方法是使用類比延遲；這種類型的組件是極度能源密集，難以調整。轉換器的同步問題主要針對數位-類比轉換器，儘管本發明同樣適用於類比-數位轉換器的同步。

如今，有多種解決方案可用於同步多個轉換器。

一種解決方案在於，用於LVDS的介面(“低電壓差動信號”或“低電壓差動傳送”：該轉換器和FPGA/ASIC之間的連接介面)，在調整所有的電路徑的長度以保證所有轉換器在同一時脈週期內同步。信號在電路板的銅軌(copper track)上的傳播時間在幾個ps/mm的數量級，因此需要調整所有電路徑的長度以保證所有轉換器的同步在同一時脈週期內。在某些應用中，特別是超過100百萬赫茲(megahertz)左右，很難，甚至不可能對分離組件的物理距離採取動作。因此，該解決方案實施起來很複雜，並且意味著對軌道長度的顯著限制及/或影響取樣時脈，這會降低轉換器的性能。

對於串列介面，傳送資料時沒有任何互相的相位關係，在幀中定義一個字組，檢測該字組，並使幀彼此對齊。為對齊這些幀，需要相當大的記憶體(大約1kbyte)，並且無法獲得預期的精度。在時脈信號的路徑上添加組件的解決方案很可能會導致時脈信號波動(抖動現象)，從而降低時脈的性能。

特別是，有一些解決方案使用轉換器取樣頻率的細分和主/從格式來實現這些同步。JESD204B串列介面就是這種情況，特別是在文件“JESD204B生存指南”(在連結https://www.analog.com/media/en/technical-documentation /technical-articles/JESD204B-Survival-Guide.pdf，第21和22頁)，其確保FPGA與類比/數位轉換器和與數位/類比轉換器的互操作性。該解決方案基於將時脈的極低分頻傳送到轉換器和控制單元。主動元件(active component)(上述文件中的“扇出緩衝器”和“AD9525”時脈產生器)，在時脈信號的路徑上添加，是需要用於此介面。在同步學習階段，發現由於主動元件的存在，耐溫強度不好。因此，溫度變化使系統更難以調節，尤其是在需要精細調節時。

根據文件EP 3 375 092 A1，逐步同步資料轉換器也是已知的實踐。為此，轉換器配置在至少一串列鏈中。同步信號到所有轉換器的同相分配被同步信號從一轉換器傳送到另一轉換器以逐步到達鏈中的所有轉換器所取代。在學習步驟期間，信號因此為每個轉換器確定從一點到另一點的傳播延遲(由傳播路徑的物理特性設置)。

根據文件EP 3 375 092 A1，在學習階段，使用者必須遵守的，例如透過示波器在連續轉換器的輸出，同步信號，其對應於一轉換器的輸出和下一轉換器的輸入之間的傳播延遲。因此，該確定是由使用者“手動”做出的：它不是由控制單元管理的過程做出的。儘管學習階段僅發生一次，但必須手動管理它並由使用者進行測量這一事實代表時間的浪費。

因此，本發明旨在提供一種用於同步類比-數位或數位-類比轉換器的方法，並且該方法可以在沒有使用者干預的情況下自動執行。

因此，本發明的一主題是一種用於同步多個類比-數位或數位-類比轉換器的方法，該等轉換器都連接到控制單元和具有預定時脈週期的時脈，轉換器是也一步一步鏈接以便形成轉換器的鏈，每個轉換器產生內部同步信號，被配置為在轉換器傳送資料時提供時間參考，對於每個轉換器，該方法包括以下步驟： a)接收由控制單元為鏈的第一轉換器傳送的同步信號，或由前一轉換器為鏈的其他轉換器傳送的同步信號，並將同步信號以所謂輸出內部信號的形式傳送到下一轉換器，或對於鏈中最後一轉換器傳送到控制單元； b)由下一轉換器接收輸出內部信號，並以所謂的檢查內部信號的形式將輸出內部信號重新傳送到轉換器，鏈中的最後一轉換器除外； c)由轉換器接收檢查內部信號，鏈的最後一轉換器除外； d)透過輸出內部信號的傳送和內部檢查信號的接收之間的時脈週期的同一有效時脈邊緣(clock edge)計數，確定轉換器和下一轉換器(鏈的最後一轉換器除外)之間的延遲； e)計算應用到每個轉換器的內部同步信號的內部偏移，內部偏移被確定為確定的延遲的至少一部分的函數。

有利地，秩(rank)為k(k=1,…,N-1)的轉換器的內部偏移Δ_{CONV_k} 由以下關係計算，從k=N-1開始： Δ_{CONV_k} =1/2*lat_{CONV_k-＞CONV_k+1} +Δ_{CONV_k+1} 其中，lat_{CONV_k-＞CONV_k+1} 對應於k秩(rank k)轉換器和k+1秩轉換器之間的延遲，其中，Δ_{CONV_N} =0。

有利地，每個轉換器檢測檢查內部信號的準穩度(metastability)，該準穩度對應於檢查內部信號與有效時脈邊緣的同時性，並向控制單元傳送指示檢查內部信號是否準穩度的信號，控制單元然後在檢查內部信號準穩度的情況下，將新的同步信號傳送到鏈的第一轉換器。

有利地，指示檢查內部信號是否準穩度的信號通過同步串列資料匯流排傳送到控制單元。

有利地，每個轉換器將確定的內部偏移到控制單元。

有利地，確定的內部偏移傳送到控制單元。

有利地，由控制單元傳送的同步信號是至少等於一時脈週期的持續時間的脈衝。

本發明還關於一種由控制單元分別傳送到多個類比-數位或數位-類比轉換器的多個信號的同步轉換方法，其特徵在於，該轉換方法首先實現上述同步方法。

本發明還關於一種系統，用於同步多個類比-數位或數位-類比轉換器，這些轉換器都連接到控制單元，及具有預定時脈週期的時脈，轉換器也被逐步鏈接形成轉換器鏈，每個轉換器被配置為產生內部同步信號，以便在轉換器傳送資料時提供時間參考，每個轉換器包括： - 第一模組，配置為接收由控制單元為鏈的第一轉換器傳送的同步信號，或由前一轉換器為鏈的其他轉換器傳送的同步信號，並以所謂的內部輸出信號的形式將同步信號傳送到下一轉換器，或對於鏈中最後一轉換器，傳送到控制單元； - 第二個模組，配置為同步接收，鏈的最後一轉換器除外，由下一轉換器以所謂的檢查內部信號的形式重新傳送的輸出信號； - 第三模組，配置為通過在相同的有效時脈邊緣對輸出內部信號的傳送和檢查內部信號的接收之間的時脈週期進行計數來確定轉換器和下一轉換器之間的延遲；控制單元，進一步配置為計算要應用於每個轉換器的內部同步信號的內部偏移，該內部偏移被確定為確定的延遲的至少一部分的函數。

有利地，所述控制單元被配置為計算k秩的轉換器的(k=1，...，N-1)內部偏移Δ_{CONV_k} ，由以下關係式，從k=N-1開始： Δ_{CONV_k} =1/2*lat_{CONV_k-＞CONV_k+1} +Δ_{CONV_k+1} 其中，lat_{CONV_k-＞CONV_k+1} 對應於k秩轉換器和k+1秩轉換器之間的延遲，其中，Δ_{CONV_N} = 0

圖1表示根據本發明的同步方法的流程圖，圖2表示轉換器鏈和在本發明的上下文中使用的不同信號。因此將同時描述這兩個圖。

在圖2中，表示N個轉換器(N是大於或等於2的整數)，具有以下約定：轉換器CONV_k對應於分步鏈接的k秩轉換器，其中，k=1,…,N。k秩的轉換器CONV_k，接收由控制單元UC傳送的待轉換信號data_k。因此，要轉換的N個信號由控制單元UC傳送到鏈的不同轉換器。

此外，k秩的每個轉換器CONV_k配備有用於接收同步信號sync_in_k的端子，同步信號sync_in_k由關於鏈CONV_1的第一轉換器的控制單元傳送，或者由前一轉換器CONV_k-1傳送，用於鏈的其他轉換器。

轉換器逐步鏈接的原理如下：k秩的每個轉換器CONV_k，接收同步信號sync_in_k，並將同步信號傳送到下一轉換器CONV_k+1(k+1秩)以所謂的輸出內部信號sync_out_k的形式(由圖1示意性地示出方法的步驟a))。輸出內部信號的傳送在時脈信號CLK的有效邊緣上同步執行。

鏈的最後一轉換器CONV_N將輸出內部信號sync_out_N傳送到控制單元UC，其通知控制單元UC同步信號已經通過鏈的所有轉換器傳送。

逐步轉換器鏈接的原理在文件EP 3 375 092 A1中描述，特別是在引證文件的圖1中；因此在本申請中沒有更詳細地描述轉換器鏈的完整操作。

轉換器的逐步鏈接允許轉換器很好地同步，代價是學習同步配置參數的步驟。鏈中的同步信號的所有傳播延遲是確定性的，在轉換器輸出的同步信號都在有效時脈邊緣CLK上同步。

此外，一旦k+1秩的下一轉換器CONV_k+1接收到輸出內部信號(由k秩的下一轉換器CONV_k傳送的sync_out_k)，其重新傳送回報到k秩的轉換器CONV_k，以所謂的檢查內部信號sync_in_check_k的形式輸出內部信號sync_out_k。

因此，每個轉換器在接收的同步信號sync_in_k+1的影像中將檢查內部信號sync_in_check_k重新傳送到其前一者(根據本發明的方法的步驟b))。檢查內部信號的傳送是在時脈信號CLK的有效邊緣上同步執行的。因此，透過檢查內部信號sync_in_check_k所採用的路徑必須與同步信號sync_in_k+1的路徑相同(相同的物理長度，但不一定是相同的軌道)。

檢查內部信號的傳送和輸出內部信號的傳送發生在相同類型的時脈邊緣(上升或下降)。

在該方法的步驟c)中，k秩的轉換器CONV_k接收已經由在步驟b)中k+1秩的下一轉換器CONV_k+1重傳的檢查內部信號sync_in_check_k。

每個轉換器然後測量(步驟d))其和下一轉換器之間的延遲lat_{CONV_k-＞CONV_k+1} 。為此，它計算輸出內部信號sync_out_k的傳送和檢查內部信號sync_in_check_k的接收之間的時脈週期。因此，延遲對應於信號傳送到下一轉換器並返回所需的時間。

每個轉換器(最後一鏈除外)將適當確定的延遲傳送到控制單元UC。

最後，在同步階段，控制單元計算要由每個轉換器施加到內部同步信號(Internal_Sync)的內部偏移Δ_{CONV_k} 。內部同步信號(Internal_Sync)由每個轉換器(CONV_k)在同步階段產生，以便為轉換器傳送資料提供時間參考。在根據本發明的方法中，根據確定的延遲的至少一部分的函數來確定內部偏移。

對於位於鏈末端的轉換器CONV_N，沒有測量到延遲，因為該轉換器用作應用於內部同步信號的內部偏移的參考。

因此，轉換器在同步階段期間被同步，儘管不同轉換器的時脈分頻器(divider)最初處於不同狀態。然後，要轉換的資料透過在內部同步信號上對齊的串列鏈路協議自動對齊。

每個轉換器與鏈中下一轉換器之間的延遲測量可以自動執行。同樣，確定做為確定的延遲的函數的內部偏移不需要使用者的干預。

因此，同步轉換器的程序可以自動執行。

對於k秩的每個轉換器CONV_k，同步信號sync_in_k的準穩度檢測的第一階段，如果需要，允許修改取樣時脈的邊緣(上升或下降)。這樣的檢測級在文件EP 3 375 092 A1(引證文件中的電路LS3)中進行描述。

此外，k秩的每個轉換器CONV_k包括用於檢查內部信號sync_in_check_k的準穩度檢測的第二階段。如果k秩轉換器CONV_k檢測到檢查內部信號sync_in_check_k的準穩度，則它向控制單元UC傳送信號flag_k，指示檢查內部信號sync_in_check_k的準穩度。

有利地，指示檢查內部信號sync_in_check_k的準穩度與否的信號flag_k被傳送到控制單元UC。例如，同步串資料匯流排SPI可用於傳送由每個轉換器計算的延遲。

同步信號sync_in_k或檢查內部信號sync_in_check_k的準穩度被理解為意味著相關信號的邊緣與為檢測(上升或下降)預定義的時脈邊緣CLK的相似性。

只要同步信號sync_in_k或檢查內部信號sync_in_check_k的輸入之一上存在準穩度，系統就是非確定性的，且不可能正確同步不同的轉換器，因此具有以下優點：有一指標來了解它並進行調整。

該指示符有利地是位於控制單元UC的暫存器中的旗標位元。旗標位元可以採取一預定的值，以指示不存在準穩度(例如，位元=零)，而另一值，以指示準穩度已檢測到(例如，位元=1)。

在其中檢查內部信號sync_in_check_k或同步信號的sync_in_k的準穩度已經檢測的情況下，控制單元UC傳送新的同步信號sync_in_1到鏈CONV_1的第一轉換器。只要在鏈的轉換器之一中檢測到準穩度，該過程就會繼續循環返回。

由於傳播延遲是確定性的，因此每次轉換器通電時都會設置這些調整。

根據一特別有利的實施例中，k秩(k=1,…,N-1)的轉換器的內部偏移Δ_{CONV_k} 是由以下關係式計算的： Δ_{CONV_k} =1/2*lat_{CONV_k-＞CONV_k+1} +Δ_{CONV_k+1} 其中，lat_{CONV_k-＞CONV_k+1} 對應k秩的轉換器和k+1秩的轉換器之間的延遲，且其中，Δ_{CONV_N} =0。

圖4的時序圖說明計算內部偏移的示例，應結合圖4的四個轉換器(CONV_1、CONV_2、CONV_3和CONV_4)的排列以讀該圖。

按照慣例，在圖4中，所有同步事件都是在時脈CLK的上升邊緣上檢測到的。作為變體，可以在時脈CLK的下降邊緣檢測同步事件。

由控制單元UC傳送的同步信號sync_in_1是非同步的(asynchronous)：透過1秩CONV_1的轉換器對同步信號sync_in_1的接收發生在時脈邊緣之外。如果同步信號sync_in_1伴隨時脈邊緣被接收，則第一轉換器CONV_1將準穩度資訊傳送至控制單元UC以重新傳送同步信號sync_in_1。

在同步信號sync_in_1的非同步接收之後的有效邊緣上，1秩轉換器CONV_1以輸出內部信號sync_out_1的形式重發同步信號信號sync_in_1(時刻t2)。2秩轉換器CONV_2在時刻t2接收由1秩轉換器CONV_1傳送的同步信號sync_in_2。2秩轉換器CONV_2向1秩的轉換器CONV_1返回由1秩轉換器CONV_1在時刻t4接收的檢查內部信號sync_in_check_1。

1秩轉換器CONV_1計算時刻t2和t4之間的兩個時脈週期。因此，1秩轉換器和2秩轉換器之間的延遲lat_{CONV_1-＞CONV_2} 是2*T_clk 。

同樣地，確定2秩轉換器和3秩轉換器之間的延遲lat_{CONV_2-＞CONV_3} 為6*T_clk ，並且3秩轉換器和4秩轉換器之間的延遲lat_{CONV_3-＞CONV_4} 是4*T_clk 。

因此，秩4的轉換器的內部偏移Δ_{CONV_4} 是0，秩3的轉換器的內部偏移Δ_{CONV_3} 是4*T_clk /2=2*T_clk 。2秩轉換器的內部偏移Δ_{CONV_2} 為6*T_clk /2+2*T_clk =5*T_clk 。1秩轉換器的內部偏移Δ_{CONV_1} 為2*T_clk /2+5*T_clk =6*T_clk 。

適當確定的內部偏移((Δ_{CONV_1} ,Δ_{CONV_2} 和Δ_{CONV_3} )，施加到每個對應的轉換器，然後在同步階段期間被施加到內部同步信號(internal_sync)。

圖5示出由每個轉換器在同步階段產生的每個內部同步信號(internal_sync_1,…,4)的時序圖。虛線脈衝代表沒有內部偏移的內部同步信號。透過實施根據本發明的方法，所有轉換器的內部同步信號(internal_sync_1,…,4)彼此良好對齊。

圖5表示根據本發明的同步系統的轉換器。每個轉換器包括第一模組MOD1、第二模組MOD2和第三模組MOD3。

三個模組連接到時脈CLK。

第一模組MOD1接收由控制單元UC為鏈的第一轉換器CONV_1傳送的同步信號sync_in_k，或者由前一轉換器(CONV_k-1)為鏈的其他轉換器傳送的同步信號sync_in_k。它還將輸出內部信號sync_out_k傳送到下一轉換器，或對於鏈CONV_N的最後一轉換器傳送到控制單元UC。

第二模組MOD2接收校驗內部信號sync_in_check_k。

第三模組M3確定轉換器CONV_k和下一轉換器CONV_k+1之間的延遲lat_{CONV_k-＞CONV_k+1} 。

每個模組(M1、M2、M3)可以包括順序和組合邏輯電路以執行上述功能。

UC:控制單元 clk:時脈信號 MOD1:模組 MOD2:模組 MOD3:模組 ΔCONV_k:內部偏移 CONV_k:轉換器 sync_in_k:同步信號 sync_out_k:輸出內部信號 CONV_k+1:下一轉換器 CONV_k-1:前一轉換器 sync_in_check_k:檢查內部信號 sync_in_k+1:同步信號 Internal_Sync:內部同步信號 CONV_1:轉換器 CONV_2:轉換器 CONV_3:轉換器 CONV_4:轉換器 t2:時刻 t4:時刻 a:步驟 b:步驟 c:步驟 d:步驟 e:步驟

本發明的其他特徵、細節和優點將在閱讀參考以示例方式給出的附圖給出的描述後顯現，這些附圖分別表示：

[圖1]表示根據本發明的同步方法的流程圖；

[圖2]表示用於實現根據本發明的同步方法的轉換器鏈；

[圖3]表示用於實現根據本發明的同步方法的四個轉換器鏈的示例；

[圖4]表示圖3示例中使用的不同信號的時序圖；

[圖5]表示用於實現根據本發明的同步方法的每個轉換器的詳細視圖。

clk:時脈信號

CONV_1:轉換器

CONV_k:轉換器

CONV_k+1:下一轉換器

CONV_k-1:前一轉換器

CONV_N:最後一轉換器

data_k:轉換信號

sync_in_1:同步信號

sync_in_check_1:檢查內部信號

sync_in_check_k:檢查內部信號

sync_in_k:同步信號

sync_in_k+1:同步信號

sync_out_1:輸出內部信號

sync_out_k:輸出內部信號

sync_out_N:輸出內部信號

UC:控制單元

Claims

一種用於同步多個類比-數位或數位-類比轉換器(CONV_k)的方法，該轉換器(CONV_k)皆連接到控制單元(UC)和具有預定時脈週期(T_clk) 的時脈(CLK)，該轉換器也逐步鏈接以形成轉換器鏈，每個轉換器(CONV_k)產生內部同步信號(internal_sync_k)，配置為在透過該轉換器(CONV_k)傳送資料時提供時間參考，對於每個轉換器(CONV_k)，該方法包括以下步驟： a) 接收由該控制單元(UC)為該鏈的第一轉換器(CONV_1)傳送的同步信號(sync_in_k)或由該前一轉換器(CONV_k-1)為該鏈的其他轉換器傳送的同步信號(sync_in_k)，且以所謂的輸出內部信號(sync_out_k)的形式將同步信號傳送到下一轉換器(CONV_k+1)，或者對於該鏈的最後一轉換器(CONV_N)，傳送到該控制單元(UC)； b) 由該下一轉換器(CONV_k+1)接收該輸出內部信號(sync_out_k)，並以所謂的檢查內部信號(sync_in_check_k)的形式將該輸出內部信號(sync_out_k)重新傳送到該轉換器(CONV_k)，該鏈的最後一轉換器(CONV_N)除外； c) 由該轉換器(CONV_k)接收該檢查內部信號(sync_in_check_k)，該鏈的最後一轉換器(CONV_N)除外； d) 確定該轉換器和該下一轉換器之間的延遲(lat_{CONV_k-＞CONV_k+1} )，該鏈的最後一轉換器(CONV_N)除外，透過在相同的有效時脈邊緣計數該輸出內部信號(sync_out_k)的傳送和該檢查內部信號(sync_in_check_k)的接收之間的時脈週期； e) 計算要應用於每個轉換器(CONV_k)的該內部同步信號(internal_sync_k)的內部偏移(Δ_{CONV_k} )，該內部偏移被確定為該確定的延遲的至少一部分的函數。
根據請求項1所述的方法，其中，從k=N-1開始，透過以下關係計算k秩(k=1，…，N-1)的該轉換器的該內部偏移Δ_{CONV_k} ： Δ_{CONV_k} =1/2*lat_{CONV_k-＞CONV_k+1} +Δ_{CONV_k+1} 其中，lat_{CONV_k-＞CONV_k+1} 對應於k秩的該轉換器和k+1秩的該轉換器之間的該延遲，以及其中，Δ_{CONV_N} =0。
根據前述請求項之其中一項的方法，其中，每個轉換器檢測該檢查內部信號(sync_in_check_k)的準穩度，該準穩度對應於該檢查內部信號(sync_in_check_k)與有效時脈邊緣的同時性，且向該控制單元(UC)傳送指示該檢查內部信號(sync_in_check_k)是否準穩度的信號(flag_k)，然後該控制單元(UC)在該檢查內部信號(sync_in_check_k)準穩度的情況下傳送新的同步信號(sync_in_k)到該鏈的該第一轉換器(CONV_1)。
根據請求項3所述的方法，其中，透過同步串列資料匯流排(SPI)將指示該檢查內部信號(sync_in_check_k)是否準穩度的該信號(flag_k)傳送到該控制單元。
根據前述請求項之其中一項的方法，其中，每個轉換器(CONV_k)傳送該確定的內部偏移(Δ_{CONV_k} )到該控制單元(UC)。
根據請求項4和5所述的方法，其中，該確定的內部偏移(Δ_{CONV_k} )被傳送到該控制單元(UC)。
根據前述請求項之其中一項的方法，其中，由該控制單元傳送的該同步信號(sync_in_k)是持續時間至少等於一時脈週期的脈衝。
一種將由控制單元(UC)傳送的多個信號(DATA_k)分別同步轉換至多個類比-數位或數位-類比轉換器(CONV_k)的方法，其特徵在於，該轉換方法首先實現根據前述請求項之其中一項所述的同步方法。
一種用於同步多個類比-數位或數位-類比轉換器(CONV_k)的系統，該轉換器(CONV_k)皆連接到控制單元(UC)和具有預定時脈週期(T_clk )的時脈(CLK)，該轉換器(CONV_k)也逐步鏈接以形成轉換器鏈，每個轉換器(CONV_k)被配置為產生內部同步信號(internal_sync_k)以為由該轉換器(CONV_k)的資料傳送提供時間參考，每個轉換器(CONV_k)包括： - 第一模組(MOD1)，配置為接收由該控制單元(UC)為該鏈的第一轉換器(CONV_1)傳送的同步信號(sync_in_k)或由前一轉換器(CONV_k-1)為該鏈的其他轉換器傳送的同步信號(sync_in_k)，且以所謂的輸出內部信號(sync_out_k)的形式將該同步信號傳送到下一轉換器，或者對於該鏈的最後一轉換器(CONV_N)，傳送到該控制單元(UC)； - 第二模組(MOD2)，配置為同步接收，該鏈的最後一轉換器(CONV_N)除外，透過下一轉換器以所謂的檢查內部信號(sync_in_check_k)的形式重新傳送的輸出信號； - 第三模組(MOD3)，配置為確定該轉換器(CONV_k)和該下一轉換器(CONV_k+1)之間的延遲(lat_{CONV_k-＞CONV_k+1} )，透過在相同的有效時脈邊緣計數該輸出內部信號(sync_out_k)的傳送和該檢查內部信號(sync_in_check_k)的接收之間的時脈週期；該控制單元(UC)，進一步配置計算要應用於每個轉換器(CONV_k)的該內部同步信號(internal_sync_k)的內部偏移(Δ_{CONV_k} )，該內部偏移(Δ_{CONV_k} )被確定為該確定的延遲的至少一部分的函數。
根據請求項9所述的系統，其中，該控制單元(UC)被配置為從k=N-1開始，透過以下關係計算k秩(k=1，…，N-1)的該轉換器的該內部偏移Δ_{CONV_k} ： Δ_{CONV_k} =1/2*lat_{CONV_k-＞CONV_k+1} +Δ_{CONV_k+1} 其中，lat_{CONV_k-＞CONV_k+1} 對應於k秩的該轉換器和k+1秩的該轉換器之間的該延遲，以及其中，Δ_{CONV_N} =0。