CN114785660B - 一种NoC高速数据采集拓扑结构及其同步方法 - Google Patents

一种NoC高速数据采集拓扑结构及其同步方法 Download PDF

Info

Publication number
CN114785660B
CN114785660B CN202210253612.6A CN202210253612A CN114785660B CN 114785660 B CN114785660 B CN 114785660B CN 202210253612 A CN202210253612 A CN 202210253612A CN 114785660 B CN114785660 B CN 114785660B
Authority
CN
China
Prior art keywords
node
slave
master node
nodes
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210253612.6A
Other languages
English (en)
Other versions
CN114785660A (zh
Inventor
许川佩
陈帅印
马贤
胡聪
张龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guilin University of Electronic Technology
Original Assignee
Guilin University of Electronic Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guilin University of Electronic Technology filed Critical Guilin University of Electronic Technology
Priority to CN202210253612.6A priority Critical patent/CN114785660B/zh
Publication of CN114785660A publication Critical patent/CN114785660A/zh
Application granted granted Critical
Publication of CN114785660B publication Critical patent/CN114785660B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/02—Standardisation; Integration
    • H04L41/0246—Exchanging or transporting network management information using the Internet; Embedding network management web servers in network elements; Web-services-based protocols
    • H04L41/0273—Exchanging or transporting network management information using the Internet; Embedding network management web servers in network elements; Web-services-based protocols using web services for network management, e.g. simple object access protocol [SOAP]
    • H04L41/028—Exchanging or transporting network management information using the Internet; Embedding network management web servers in network elements; Web-services-based protocols using web services for network management, e.g. simple object access protocol [SOAP] for synchronisation between service call and response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/12—Discovery or management of network topologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/04—Processing captured monitoring data, e.g. for logfile generation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Mining & Analysis (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明涉及数据采集技术领域，具体涉及一种NoC高速数据采集拓扑结构及其同步方法；包括主节点、转发节点和从节点，启动系统，主节点和多个从节点均开始进行时间记录，主节点发送同步报文，并记录当前时间信息t1，等待每个从节点分别记录当前时间信息t2，等待从节点向主节点发送请求报文，并记录当前时间信息t3，等待主节点收到从节点发送来的请求报文后，主节点记录当前时间信息t4，等待主节点向从节点发送报文携带有时间信息t4响应报文，通过上述结构实现不需要进行全局时间同步，只需要同步主节点与从节点，提高了基于NoC的高速数据采集系统结构的通用性。

Description

一种NoC高速数据采集拓扑结构及其同步方法
技术领域
本发明涉及数据采集技术领域，尤其涉及一种NoC高速数据采集拓扑结构及其同步方法。
背景技术
在高速数据采集的研究上，随着半导体工艺的高速发展，大规模、超大规模等集成电路芯片应运而生，芯片的集成度和可靠性等越来越高，专用集成电路ASIC的成本越来越低，但是随着时钟速度的越来越高，单片挂载的资源也越来越多。
目前采用2D mesh结构的拓扑形式，此类矩阵式的结构，在时钟同步上时间戳的传输路径不一致，从节点位置的不规律，从而导致在设计中间时间同步传输节点时无法统一。
发明内容
本发明的目的在于提供一种NoC高速数据采集拓扑结构及其同步方法，旨在解决现有技术中的在时钟同步上时间戳的传输路径不一致，从节点位置的不规律，从而导致在设计中间时间同步传输节点时无法统一的技术问题。
为实现上述目的，本发明采用的一种NoC高速数据采集拓扑结构，包括主节点、转发节点和从节点，所述转发节点的数量为多个，多个所述转发节点以所述主节点为中心围合成菱形结构，所述从节点的数量为多个，顶层的所述转发节点与底层的所述转发节点分别连接有三个所述从节点，其余所述转发节点分别连接有一个所述从节点，且多个所述从节点以所述主节点为中心围合成菱形结构，且根据所述从节点的数量可扩展所述转发节点的数量。
其中，所述主节点的路由器包含东通道、西通道、南通道、北通道和本地通道，本地通道作为数据传输通道，发送数据到上位机，东通道、西通道、南通道、北通道分别包含数据通道和时钟通道两部分。
其中，所述数据通道负责接收所述从节点发送的ADC数据以及发送ADC数据采集所需的控制信息，时钟通道负责发送与接收所述主节点和所述从节点同步时间戳等时间信息。
其中，所述转发节点作为中转枢纽，将所述主节点发送来的时间信息、控制信息根据相应的文件头分别送入对应的所述从节点中。
本发明还提供一种采用上述所述的一种NoC高速数据采集拓扑结构的同步方法，包括如下步骤：
启动系统，所述主节点和多个所述从节点均开始进行时间记录，并产生对应的时间戳，当同步开始时，所述主节点发送同步报文sync，并记录当前时间信息t1；
等待每个所述从节点接收到同步报文sync后，每个所述从节点分别记录当前时间信息t2；
等待所述主节点将带有启动同步开始时间t1的follow_up报文发送到所述主节点，同时，所述从节点中存有所述主节点的启动时间t1和所述从节点接收到同步报文时的时间t2；
等待所述从节点向所述主节点发送请求报文delay_req，并记录当前时间信息t3；
等待所述主节点收到所述从节点发送来的请求报文delay_req后，所述主节点记录当前时间信息t4；
等待所述主节点向所述从节点发送响应报文delay_resp，报文delay_resp携带有时间信息t4；
计算所述主节点与所述从节点之间的时间偏差；
计算所述主节点与所述从节点之间的具体延时。
其中，在计算所述主节点与所述从节点之间的时间偏差的步骤中，计算公式为：
其中，在计算所述主节点与所述从节点之间的具体延时的步骤中，计算公式为：
本发明的一种NoC高速数据采集拓扑结构及其同步方法，多个所述转发节点以所述主节点为中心围合成菱形结构，多个所述从节点以所述主节点为中心围合成菱形结构，所述主节点的数量为一个，一旦确定即可通用，也避免了反复设计，增加了通用性，所述主节点主要负责向所述转发节点和所述从节点发送同步信息、控制信息，以及接收所述转发节点和所述从节点发送来的数据，并进行传输；所述转发节点主要负责同步信息或数据信息的转发操作，所述转发节点只负责转发操作，对时间的同步性要求不高，不需要对其进行同步操作，只需要依靠本地路由自己的异步时钟即可完成数据的转发功能；所述从节点主要负责ADC的采集控制和时钟的矫正，所述NoC高速数据采集拓扑结构为对称的菱形结构，故所述转发节点设计完全一致，避免了反复设计，提高了通用性，实现了不需要进行全局时间同步，只需要同步所述主节点与所述从节点，提高了基于NoC的高速数据采集系统结构的通用性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的NoC高速数据采集拓扑结构的结构示意图。
图2是本发明的NoC高速数据采集拓扑结构的从节点的同步路径。
图3是本发明的扩展后的NoC高速数据采集拓扑结构的从节点的同步路径。
图4是本发明的主节点路由器的原理结构示意图。
图5是本发明的挂载有DDR的中间节点的原理结构示意图。
图6是本发明的未挂载有DDR的中间节点的原理结构示意图。
图7是本发明的转发节点路由器的原理结构示意图。
图8是本发明的辅助节点路由器的原理结构示意图。
图9是本发明的从节点路由器的原理结构示意图。
图10是本发明的NoC高速数据采集拓扑结构的同步方法的步骤流程图。
1-主节点、2-转发节点、3-从节点。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
请参阅图1至图9，本发明提供了一种NoC高速数据采集拓扑结构，包括主节点1、转发节点2和从节点3，所述转发节点2的数量为多个，多个所述转发节点2以所述主节点1为中心围合成菱形结构，所述从节点3的数量为多个，顶层的所述转发节点2与底层的所述转发节点2分别连接有三个所述从节点3，其余所述转发节点2分别连接有一个所述从节点3，且多个所述从节点3以所述主节点1为中心围合成菱形结构，且根据所述从节点3的数量可扩展所述转发节点2的数量。
在本实施方式中，包括十三个节点，R10、R1、R11、R7、R13、R9、R12、R3，共8个节点看作所述从节点3，R2、R4、R8、R6为所述转发节点2，R5为所述主节点1，所述从节点3R10、R1、R11、R7、R13、R9、R12、R3的同步路径一致对称的，在设计中能够有效避免矩阵结构的同步路径不一致的问题，能够大大简化设计操作，避免冗余设计，其中多个所述转发节点2以所述主节点1为中心围合成菱形结构，多个所述从节点3以所述主节点1为中心围合成菱形结构，所述主节点1的数量为一个，一旦确定即可通用，也避免了反复设计，增加了通用性，所述主节点1主要负责向所述转发节点2和所述从节点3发送同步信息、控制信息，以及接收所述转发节点2和所述从节点3发送来的数据，并进行传输；所述转发节点2主要负责同步信息或数据信息的转发操作，所述转发节点2只负责转发操作，对时间的同步性要求不高，不需要对其进行同步操作，只需要依靠本地路由自己的异步时钟即可完成数据的转发功能；所述从节点3主要负责ADC的采集控制和时钟的矫正，所述NoC高速数据采集拓扑结构为对称的菱形结构，故所述转发节点2设计完全一致，避免了反复设计，提高了通用性，实现了不需要进行全局时间同步，只需要同步所述主节点1与所述从节点3，提高了基于NoC的高速数据采集系统结构的通用性。
进一步地，所述主节点1的路由器包含东通道、西通道、南通道、北通道和本地通道，本地通道作为数据传输通道，发送数据到上位机，东通道、西通道、南通道、北通道分别包含数据通道和时钟通道两部分。
进一步地，所述数据通道负责接收所述从节点3发送的ADC数据以及发送ADC数据采集所需的控制信息，时钟通道负责发送与接收所述主节点1和所述从节点3同步时间戳等时间信息。
进一步地，所述转发节点2作为中转枢纽，将所述主节点1发送来的时间信息、控制信息根据相应的文件头分别送入对应的所述从节点3中。
在本实施方式中，根据所述从节点3的数量可扩展所述转发节点2的数量，其中R5主要作为所述主节点1，负责发送同步时间信号以及传输各节点的数据；添加中间节点和辅助节点，R2、R4、R6、R8为中间节点，负责连接所述主节点1与所述转发节点2；R11、R16、R17、R22为所述转发节点2，负责将所述主节点1发送过来的同步信号或控制信号根据地址发送给不同的所述从节点3；R1、R3、R7、R9为辅助节点，作为整个片上网络的辅助功能作用，可用来挂碍DDR资源或其他资源；R25、R10、R12、R13、R15、R19、R14、R18、R20、R24、R21、R23为所述从节点3，主要用来挂载ADC资源，存在于整个结构的最外侧，所述从节点3与所述主节点1进行时间同步；所述主节点1的路由器包含东通道、西通道、南通道、北通道和本地通道，本地通道作为数据传输通道，发送数据到上位机，东通道、西通道、南通道、北通道分别包含数据通道和时钟通道两部分，数据通道负责接收所述从节点3发送来的ADC数据以及发送ADC数据采集所需的控制信息，时钟通道负责发送与接收所述主节点1和所述从节点3之间同步时间戳等时间信息；所述转发节点2的设计可有两种情况选择：一种是挂载有DDR的情况，另一种是不挂载DDR的情况，由于中间节点只负责相关数据的传输功能，暂时不考虑将中间节点用做其他功能，中间节点只在数据和时钟数据的传输路径上才会同时存在，随着拓扑结构的扩展，同时存在时钟通道和数据通道传输路径的组合有：东-西路、东-北路、东-南路、南-北路、南-西路、西-北路六种情况，剩余两个方向的路径不包含时钟通道；所述转发节点2作为中转枢纽，将所述主节点1发送来的时间信息、控制信息根据相应的文件头分别送入对应的所述从节点3中；根据所述从节点3的数量确定辅助节点是否添加，辅助节点可作为挂载冗余存储节点设计，也可作为数据处理节点设计，辅助节点也是不需要时钟同步的，只参与数据之间的处理或存储、转发等功能，若作为数据处理功能。
当数据的传输量不大时，可以考虑采用不挂载DDR的结构进行设计；当数据的传输量较大，或者FPGA内部的fifo资源不能够满足设计要求时，可采用挂载有DDR的设计方式。
请参阅图10，本发明还提供了一种采用上述所述的NoC高速数据采集拓扑结构的同步方法，包括如下步骤：
S1：启动系统，所述主节点1和多个所述从节点3均开始进行时间记录，并产生对应的时间戳，当同步开始时，所述主节点1发送同步报文sync，并记录当前时间信息t1；
S2：等待每个所述从节点3接收到同步报文sync后，每个所述从节点3分别记录当前时间信息t2；
S3：等待所述主节点1将带有启动同步开始时间t1的follow_up报文发送到所述主节点1，同时，所述从节点3中存有所述主节点1的启动时间t1和所述从节点3接收到同步报文时的时间t2；
S4：等待所述从节点3向所述主节点1发送请求报文delay_req，并记录当前时间信息t3；
S5：等待所述主节点1收到所述从节点3发送来的请求报文delay_req后，所述主节点1记录当前时间信息t4；
S6：等待所述主节点1向所述从节点3发送响应报文delay_resp，报文delay_resp携带有时间信息t4；
S7：计算所述主节点1与所述从节点3之间的时间偏差；
S8：计算所述主节点1与所述从节点3之间的具体延时。
在本实施方式中，当系统启动，所述主节点1和多个所述从节点3均开始进行时间记录，并产生对应的时间戳，当同步开始时，所述主节点1发送同步报文sync，并记录当前时间信息t1，每个所述从节点3接收到同步报文sync后，每个所述从节点3分别记录当前时间信息t2，所述主节点1将带有启动同步开始时间t1的follow_up报文发送到所述主节点1，同时，所述从节点3中存有所述主节点1的启动时间t1和所述从节点3接收到同步报文时的时间t2，所述从节点3向所述主节点1发送请求报文delay_req，并记录当前时间信息t3，所述主节点1收到所述从节点3发送来的请求报文delay_req后，所述主节点1记录当前时间信息t4，所述主节点1向所述从节点3发送响应报文delay_resp，报文delay_resp携带有时间信息t4，计算所述主节点1与所述从节点3之间的时间偏差，同时计算所述主节点1与所述从节点3之间的具体延时。
进一步地，在计算所述主节点1与所述从节点3之间的时间偏差的步骤中，计算公式为：
在本实施方式中，通过计算所述主节点1与所述从节点3之间的时间偏差。
进一步地，在计算所述主节点1与所述从节点3之间的具体延时的步骤中，计算公式为：
在本实施方式中，通过计算所述主节点1与所述从节点3之间的具体延时。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (7)

1.一种NoC高速数据采集拓扑结构，其特征在于，
包括主节点、转发节点和从节点，所述转发节点的数量为多个，多个所述转发节点以所述主节点为中心围合成菱形结构，所述从节点的数量为多个，顶层的所述转发节点与底层的所述转发节点分别连接有三个所述从节点，其余所述转发节点分别连接有一个所述从节点，且多个所述从节点以所述主节点为中心围合成菱形结构，且根据所述从节点的数量可扩展所述转发节点的数量。
2.如权利要求1所述的NoC高速数据采集拓扑结构，其特征在于，
所述主节点的路由器包含东通道、西通道、南通道、北通道和本地通道，本地通道作为数据传输通道，发送数据到上位机，东通道、西通道、南通道、北通道分别包含数据通道和时钟通道两部分。
3.如权利要求2所述的NoC高速数据采集拓扑结构，其特征在于，
所述数据通道负责接收所述从节点发送的ADC数据以及发送ADC数据采集所需的控制信息，时钟通道负责发送与接收所述主节点和所述从节点同步时间戳等时间信息。
4.如权利要求3所述的NoC高速数据采集拓扑结构，其特征在于，
所述转发节点作为中转枢纽，将所述主节点发送来的时间信息、控制信息根据相应的文件头分别送入对应的所述从节点中。
5.采用如权利要求4所述的NoC高速数据采集拓扑结构的同步方法，其特征在于，包括如下步骤：
启动系统，所述主节点和多个所述从节点均开始进行时间记录，并产生对应的时间戳，当同步开始时，所述主节点发送同步报文sync，并记录当前时间信息t1；
等待每个所述从节点接收到同步报文sync后，每个所述从节点分别记录当前时间信息t2；
等待所述主节点将带有启动同步开始时间t1的follow_up报文发送到所述主节点，同时，所述从节点中存有所述主节点的启动时间t1和所述从节点接收到同步报文时的时间t2；
等待所述从节点向所述主节点发送请求报文delay_req，并记录当前时间信息t3；
等待所述主节点收到所述从节点发送来的请求报文delay_req后，所述主节点记录当前时间信息t4；
等待所述主节点向所述从节点发送响应报文delay_resp，报文delay_resp携带有时间信息t4；
计算所述主节点与所述从节点之间的时间偏差；
计算所述主节点与所述从节点之间的具体延时。
6.如权利要求5所述的NoC高速数据采集拓扑结构的同步方法，其特征在于，在计算所述主节点与所述从节点之间的时间偏差的步骤中，计算公式为：
7.如权利要求5所述的NoC高速数据采集拓扑结构的同步方法，其特征在于，在计算所述主节点与所述从节点之间的具体延时的步骤中，计算公式为：
CN202210253612.6A 2022-03-15 2022-03-15 一种NoC高速数据采集拓扑结构及其同步方法 Active CN114785660B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210253612.6A CN114785660B (zh) 2022-03-15 2022-03-15 一种NoC高速数据采集拓扑结构及其同步方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210253612.6A CN114785660B (zh) 2022-03-15 2022-03-15 一种NoC高速数据采集拓扑结构及其同步方法

Publications (2)

Publication Number Publication Date
CN114785660A CN114785660A (zh) 2022-07-22
CN114785660B true CN114785660B (zh) 2023-08-29

Family

ID=82424625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210253612.6A Active CN114785660B (zh) 2022-03-15 2022-03-15 一种NoC高速数据采集拓扑结构及其同步方法

Country Status (1)

Country Link
CN (1) CN114785660B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104683263A (zh) * 2015-01-26 2015-06-03 天津大学 缓解热点的片上网络拓扑结构
CN108599887A (zh) * 2018-04-24 2018-09-28 新华三技术有限公司 一种时差计算方法和转发设备
CN110958177A (zh) * 2019-11-07 2020-04-03 浪潮电子信息产业股份有限公司 一种片上网络路由优化方法、装置、设备及可读存储介质
CN111211884A (zh) * 2020-01-15 2020-05-29 桂林电子科技大学 基于片上网络的高速数据采集系统的时钟同步系统及方法
CN111555901A (zh) * 2020-03-16 2020-08-18 中国人民解放军战略支援部队信息工程大学 灵活支持混合总线协议的芯片配置网络系统
CN112636861A (zh) * 2020-12-31 2021-04-09 深圳市英特瑞半导体科技有限公司 一种时钟同步方法、装置、设备及存储介质
CN113645686A (zh) * 2021-08-12 2021-11-12 中国人民解放军国防科技大学 一种带运动补偿的无线自组织网络时间同步方法
CN215912127U (zh) * 2021-07-19 2022-02-25 天津中德应用技术大学 一种分层片上网络拓扑结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090032306A (ko) * 2007-09-27 2009-04-01 한국전자통신연구원 네트워크상의 타임 동기화 시스템 및 방법
TWI411277B (zh) * 2009-12-23 2013-10-01 Ind Tech Res Inst 網路從節點與網路系統精確時間同步之方法
US9053251B2 (en) * 2011-11-29 2015-06-09 Intel Corporation Providing a sideband message interface for system on a chip (SoC)
US9479456B2 (en) * 2012-11-02 2016-10-25 Altera Corporation Programmable logic device with integrated network-on-chip
EP2800315B1 (de) * 2013-04-29 2018-07-04 Siemens Aktiengesellschaft Verfahren zur zeitsynchronisation in einem kommunikationsnetz
US10027433B2 (en) * 2013-06-19 2018-07-17 Netspeed Systems Multiple clock domains in NoC
US20170153892A1 (en) * 2015-11-30 2017-06-01 Intel Corporation Instruction And Logic For Programmable Fabric Hierarchy And Cache
US10911261B2 (en) * 2016-12-19 2021-02-02 Intel Corporation Method, apparatus and system for hierarchical network on chip routing
US10530367B2 (en) * 2018-12-28 2020-01-07 Intel Corporation Clock synchronization in multi-die field programmable gate array devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104683263A (zh) * 2015-01-26 2015-06-03 天津大学 缓解热点的片上网络拓扑结构
CN108599887A (zh) * 2018-04-24 2018-09-28 新华三技术有限公司 一种时差计算方法和转发设备
CN110958177A (zh) * 2019-11-07 2020-04-03 浪潮电子信息产业股份有限公司 一种片上网络路由优化方法、装置、设备及可读存储介质
CN111211884A (zh) * 2020-01-15 2020-05-29 桂林电子科技大学 基于片上网络的高速数据采集系统的时钟同步系统及方法
CN111555901A (zh) * 2020-03-16 2020-08-18 中国人民解放军战略支援部队信息工程大学 灵活支持混合总线协议的芯片配置网络系统
CN112636861A (zh) * 2020-12-31 2021-04-09 深圳市英特瑞半导体科技有限公司 一种时钟同步方法、装置、设备及存储介质
CN215912127U (zh) * 2021-07-19 2022-02-25 天津中德应用技术大学 一种分层片上网络拓扑结构
CN113645686A (zh) * 2021-08-12 2021-11-12 中国人民解放军国防科技大学 一种带运动补偿的无线自组织网络时间同步方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
多节点无线数据采集系统时间同步方法设计;文志勇;;科技视界(第22期);全文 *

Also Published As

Publication number Publication date
CN114785660A (zh) 2022-07-22

Similar Documents

Publication Publication Date Title
JP2535615B2 (ja) デ―タ同期伝送方式
US8879586B2 (en) Inband timestamping
JP3827332B2 (ja) 高度統合イーサネット・ネットワーク要素
JP4355370B2 (ja) ネットワークノード同期方法
CN101977104B (zh) 基于ieee1588精确时钟同步协议系统及其同步方法
US8792508B2 (en) Subscriber and communication controller of a communication system and method for implementing a gateway functionality in a subscriber of a communication system
JP4558095B2 (ja) 通信システム及び管理装置及び通信装置及びコンピュータプログラム
CN101111826B (zh) 一种用于保证通信系统的实时消息传输的装置及方法
US20150063375A1 (en) Communication device with peer-to-peer assist to provide synchronization
KR102400730B1 (ko) 네트워크에서 통신 노드들 간의 시간 동기화 방법
JP2007228491A (ja) ネットワーク中継装置
JP2006302250A (ja) ＰＣＩ−Ｅｘｐｒｅｓｓ通信システム
WO2010004767A1 (ja) 中継装置、通信システム及び通信方法
JPH11175313A (ja) デュアルポートバッファ
CN101282860A (zh) 用于把具有微控制器的FlexRay用户通过FlexRay通信控制装置连接到FlexRay通信连接上的方法、以及用于实现该方法的FlexRay通信控制装置、FlexRay用户和FlexRay通信系统
JP2002044111A (ja) 最少の待ち時間を持つクロックドメイン間の通信インタフェース
KR102431490B1 (ko) 차량 네트워크에서 다중 도메인을 활용한 통신 노드의 동기화 방법 및 장치
CN114785660B (zh) 一种NoC高速数据采集拓扑结构及其同步方法
WO2022045144A1 (ja) 通信装置、通信システム及び通信方法
CN111447031A (zh) 一种具有时钟同步功能的片上网络路由器结构
JPS6010839A (ja) 統合ロ−カルエリアネツトワ−クシステム
CN101765199A (zh) 一种通信网络系统及系统内时间同步方法和otn设备
US20080034245A1 (en) Cyclemaster synchronization in a distributed bridge
CN110830137B (zh) 一种基于srio的多节点时间同步控制系统及其同步控制方法
JP2001358766A (ja) パケット通信システム、パケット通信方法、およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20220722

Assignee: Guangxi Jingteng Medical Technology Co.,Ltd.

Assignor: GUILIN University OF ELECTRONIC TECHNOLOGY

Contract record no.: X2023980044846

Denomination of invention: A NoC High Speed Data Collection Topology Structure and Its Synchronization Method

Granted publication date: 20230829

License type: Common License

Record date: 20231031

EE01 Entry into force of recordation of patent licensing contract