CN111447031A - 一种具有时钟同步功能的片上网络路由器结构 - Google Patents

一种具有时钟同步功能的片上网络路由器结构 Download PDF

Info

Publication number
CN111447031A
CN111447031A CN202010254441.XA CN202010254441A CN111447031A CN 111447031 A CN111447031 A CN 111447031A CN 202010254441 A CN202010254441 A CN 202010254441A CN 111447031 A CN111447031 A CN 111447031A
Authority
CN
China
Prior art keywords
clock
synchronization
master
unit
router
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010254441.XA
Other languages
English (en)
Other versions
CN111447031B (zh
Inventor
许川佩
王营
廖加锋
范兴茂
汪杰君
张活
陈涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guilin University of Electronic Technology
Original Assignee
Guilin University of Electronic Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guilin University of Electronic Technology filed Critical Guilin University of Electronic Technology
Priority to CN202010254441.XA priority Critical patent/CN111447031B/zh
Publication of CN111447031A publication Critical patent/CN111447031A/zh
Application granted granted Critical
Publication of CN111447031B publication Critical patent/CN111447031B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/60—Router architectures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/109—Integrated on microchip, e.g. switch-on-chip

Abstract

本发明公开了一种具有时钟同步功能的片上网络路由器结构，通过东南西北和本地输入结构，虚通道控制单元负责检测虚通道的状态进行微片的读写，路由译码单元根据微片信息给出微片下一跳的传输方向。输入微片在这里进行缓存。仲裁器对收到的微片传输请求进行仲裁。所述时钟同步状态机执行主从时钟节点的同步协议。相位测量单元采用延迟链法测量本地时钟和参考时钟的相位差。时钟周期计算单元负责计算主从时钟偏差。时钟计数调整单元对本地时钟CLK进行计数，当收到时钟偏差校正值时更新计数值。所述交换开关将五个方向的微片根据路由译码单元的结果传输给下一跳路由器。以此达到具有时钟同步功能，同步协议简单，资源开销小，同步精度高的目的。

Description

一种具有时钟同步功能的片上网络路由器结构
技术领域
本发明涉及片上网络技术领域，尤其涉及一种具有时钟同步功能的片上网络路由器结构。
背景技术
随着集成电路的发展，片上通信任务越来越成为制约传统片上系统的瓶颈。片上网络从体系结构上彻底解决了片上系统共享总线架构在大量并发片上通信需求时面临的功耗、时延等问题。片上网络是提供高效和可扩展的芯片通信基础技术，具有高集成度、低功耗、低成本和小体积的特点。
片上网络在高速数据采集中都面临着数据传输的实时性和高精度的同步需求，基于分组报文交换的片上网络如何保持时间敏感型数据在网络中的同步性，是目前研究人员关注的重中之重。目前在高精度大范围时钟同步中应用最广泛的是White Rabbit(WR)技术。其设计的初衷是实现亚纳秒的分布式时钟同步和具有确定延时的数据传输，以应用于测量的同步控制领域。但是这种设计是应用宏观大范围时钟同步的场合，具有时钟同步精度高的特点，同时也需要大量的软硬件支持，和复杂的协议栈与时钟同步算法。
现有片上网络路由器在进行同步过程中采用时间戳的方式，同步精度只能达到单周期，且同步过程复杂，资源开销大，这就给资源敏感的片上网络设计带来了挑战。因此需要一种支持时钟同步功能，同时具有资源开销小，同步精度高的片上网络路由器设计。
发明内容
本发明的目的在于提供一种具有时钟同步功能，同步协议简单，资源开销小同步精度高的时钟同步功能的片上网络路由器结构。
为实现上述目的，本发明采用的一种具有时钟同步功能的片上网络路由器结构，所述具有时钟同步功能的片上网络路由器结构为任意多个路由器间通过通信链路连接组成的拓扑结构，路由器间通过同步报文的交互来进行时钟同步和数据通信，其中包括交换开关以及与之电性连接的东南西北和本地五个方向的输入结构，所述东南西北和本地五个方向的输入结构均由虚通道控制单元、路由译码单元、输入虚通道单元和仲裁器依次电性连接组成；
所述虚通道控制单元，用于负责检测虚通道的状态进行微片的读写，获得微片信息；
所述路由译码单元，根据微片信息给出微片下一跳的传输方向，并将此信息传输至所述输入虚通道单元；
所述输入虚通道单元，用于对输入微片的传输方向请求信息进行缓存；
所述仲裁器，针对接收到的微片传输请求进行仲裁；
所述本地方向的输入结构还包括时钟同步控制器，所述时钟同步控制器与所述虚通道控制单元电性连接，用于生成同步微片以及同步报文；
所述交换开关，用于将五个方向的微片根据所述路由译码单元的结果传输给下一跳路由器。
其中，每个路由器均有两个时钟输入，即本地时钟和参考时钟，其中参考时钟来自相邻路由器的本地时钟。
其中，所述时钟同步控制器包括时钟同步状态机、时钟周期计算单元、相位测量单元和时钟计数调整单元，所述时钟周期计算单元、相位测量单元和时钟计数调整单元分别与所述时钟同步状态机电性连接；
所述时钟同步状态机，用于执行主从时钟节点的同步协议；
所述相位测量单元，根据主从时钟节点同步协议，采用延迟链法测量本地时钟和参考时钟的相位差；
所述时钟周期计算单元，根据相位差值，计算主从时钟偏差，得到主从时钟偏差值；
所述时钟计数调整单元，用于对本地时钟CLK进行计数，待收到时钟偏差校正值时更新计数值。
其中，其中一个路由器作为主时钟路由器，向相邻的路由节点广播SYN同步报文，SYN报文内发出时刻记为T1；
从时钟路由器收到SYN报文记下接收时刻的时间值，时钟计数器值和主从时钟相位差值，记为T2p；
从时钟发出报文给主时钟，发送时从时钟记下发送时间为T3；主时钟路由器收到报文记下接收时间T4p。
其中，所述主从时钟差值为：
Figure BDA0002436736890000031
其中，所述主从时钟粗时差调整值为：
Figure BDA0002436736890000032
其中，所述主从时钟细时差调整值为：
Figure BDA0002436736890000033
本发明的有益效果体现在：通过东南西北四个方向的输入结构，由虚通道控制单元、路由译码单元、输入虚通道单元、和仲裁器组成。虚通道控制单元负责检测虚通道的状态进行微片的读写，路由译码单元根据微片信息给出微片下一跳的传输方向。输入微片在这里进行缓存。仲裁器对收到的微片传输请求进行仲裁。所述本地方向的输入结构由时钟同步状态机、时钟周期计数器、相位测量单元、时钟计数调整单元、路由译码单元、仲裁器、虚通道控制单元和输入虚通道单元组成。其中路由译码单元、仲裁器、虚通道控制单元和虚通道与东南西北方向的结构完全相同，时钟同步状态机执行主从时钟节点的同步协议。相位测量单元采用延迟链法测量本地时钟和参考时钟的相位差。时钟周期计算单元负责计算主从时钟偏差。时钟计数调整单元对本地时钟CLK进行计数，当收到时钟偏差校正值时更新计数值。并且所述交换开关将五个方向的微片根据路由译码单元的结果传输给下一跳路由器。以此形成具有时钟同步功能，同步协议简单，资源开销小同步精度高的时钟同步功能的片上网络路由器结构。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的时钟同步路由器原理图。
图2是本发明的时钟同步片上网络原理图。
图3是本发明的时钟同步路由器同步原理图。
图4是本发明的数据包及报文类型图。
图5本发明的时钟同步控制器结构图。
100-具有时钟同步功能的片上网络路由器结构、10-交换开关、21-虚通道控制单元、22-路由译码单元、23-输入虚通道单元、24-仲裁器、31-时钟同步控制器、311-时钟同步状态机、312-时钟周期计算单元、313-相位测量单元、314-时钟计数调整单元。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
本发明提供了一种具有时钟同步功能的片上网络路由器结构100，所述具有时钟同步功能的片上网络路由器结构100为任意多个路由器间通过通信链路连接组成的拓扑结构，路由器间通过同步报文的交互来进行时钟同步和数据通信，其中包括交换开关10以及与之电性连接的东南西北和本地五个方向的输入结构，所述东南西北和本地五个方向的输入结构均由虚通道控制单元21、路由译码单元22、输入虚通道单元23和仲裁器24依次电性连接组成；
所述虚通道控制单元21，用于负责检测虚通道的状态进行微片的读写，获得微片信息；
所述路由译码单元22，根据微片信息给出微片下一跳的传输方向，并将此信息传输至所述输入虚通道单元23；
所述输入虚通道单元23，用于对输入微片的传输方向请求信息进行缓存；
所述仲裁器24，针对接收到的微片传输请求进行仲裁；
所述本地方向的输入结构还包括时钟同步控制器31，所述时钟同步控制器31与所述虚通道控制单元21电性连接，用于生成同步微片以及同步报文；
所述交换开关10，用于将五个方向的微片根据所述路由译码单元22的结果传输给下一跳路由器。
每个路由器均有两个时钟输入，即本地时钟和参考时钟，其中参考时钟来自相邻路由器的本地时钟。
所述时钟同步控制器31包括时钟同步状态机311、时钟周期计算单元312、相位测量单元313和时钟计数调整单元314，所述时钟周期计算单元312、相位测量单元313和时钟计数调整单元314分别与所述时钟同步状态机311电性连接；
所述时钟同步状态机311，用于执行主从时钟节点的同步协议；
所述相位测量单元313，根据主从时钟节点同步协议，采用延迟链法测量本地时钟和参考时钟的相位差；
所述时钟周期计算单元312，根据相位差值，计算主从时钟偏差，得到主从时钟偏差值；
所述时钟计数调整单元314，用于对本地时钟CLK进行计数，待收到时钟偏差校正值时更新计数值。
其中一个路由器作为主时钟路由器，向相邻的路由节点广播SYN同步报文，SYN报文内发出时刻记为T1；
从时钟路由器收到SYN报文记下接收时刻的时间值，时钟计数器值和主从时钟相位差值，记为T2p；
从时钟发出报文给主时钟，发送时从时钟记下发送时间为T3；主时钟路由器收到报文记下接收时间T4p。
其中，所述主从时钟差值为：
Figure BDA0002436736890000051
其中，所述主从时钟粗时差调整值为：
Figure BDA0002436736890000052
。
其中，所述主从时钟细时差调整值为：
Figure BDA0002436736890000061
请参阅图1，在本实施方式中，所述具有时钟同步功能的片上网络路由器结构100由东南西北和本地五个方向的输入结构与所述交换开关10组成。图中，东南西北方向的输入结构一样，由所述虚通道控制单元21、所述路由译码单元22、所述输入虚通道单元23、和所述仲裁器24组成。所述虚通道控制单元21负责检测虚通道的状态进行微片的读写，所述路由译码单元22根据微片信息给出微片下一跳的传输方向。所述输入虚通道单元23是双端口的FIFO，输入微片在这里进行缓存。所述仲裁器24对收到的微片传输请求进行仲裁。
本地方向输入结构由时钟同步状态机311、时钟周期计计算、相位测量单元313、时钟计数调整单元314、路由译码单元22、仲裁器24、虚通道控制单元21和输入虚通道单元23组成。其中所述路由译码单元22、所述仲裁器24、所述虚通道控制单元21和所述虚通道与东南西北方向的结构完全一致。所述时钟同步状态机311执行主从时钟节点的同步协议。所述相位测量单元313采用延迟链法测量本地时钟和参考时钟的相位差。所述时钟周期计算单元312负责计算主从时钟偏差。所述时钟计数调整单元314对本地时钟CLK进行计数，当收到时钟偏差校正值时更新计数值。所述交换开关10将五个方向的微片根据路由译码单元22的结果传输给下一跳路由器。
请参阅图2和图3，本实施方式中，任意多个路由器间通过通信链路连接组成所需要的拓扑结构。这里以n*n二维mesh结构为例。路由器间通过同步报文的交互来进行时钟同步和数据通信。每个路由器都有两个时钟输入，本地时钟和参考时钟，其中参考时钟来自相邻路由器的本地时钟。具体的同步过程为选择片上网络的一个路由器作为主时钟路由器，这里以R22为例，其向相邻的路由节点广播SYN同步报文，SYN报文内包含发出时刻T1，从时钟路由器收到SYN报文记下接收时刻的时间值，分为两部分，时钟计数器值和主从时钟相位差值，记为T2p。接下来从时钟在T3时刻发出delay_req报文给主时钟，发送时从时钟记下发送时间T3。主时钟路由器收到delay_req报文记下接收时间T4p，最后主时钟将T4p装入delay_resp报文发回给从时钟。至此一个同步周期结束，假设主从路由器链路延迟对等；
则其中，所述主从时钟差值为：
Figure BDA0002436736890000071
其中，所述主从时钟粗时差调整值为：
Figure BDA0002436736890000072
其中，所述主从时钟细时差调整值为：
Figure BDA0002436736890000073
一个同步过程完毕后，从时钟节点得到主从时间差，对自身的时钟进行校准，然后自身作为主时钟节点继续向周围的从时钟节点进行同步，依次类推，最后完成整个片上网络的同步。
请参阅图4和图5，在本实施方式中，路由器采用基于虚通道的虫孔交换传输微片，每次数据传输时将数据段拆分为数据包，然后将数据包中加入路由信息，并将其拆分为微片的形式进行传输。对于同步报文，每段数据只由一微片组成。微片长度为34bits。在完整的微片中头两位用于标识类型，用01、00、10分别表示头微片、数据微片和尾微片。其中同步报文中包含四类有效信息：微片类型，目的地址、源地址。其中[33:32]存放微片类型，[31]位为报文标志位，为1表示同步报文，为0表示普通报文。[30:29]为同步报文类型标志位，其中00表示同步报文(syn)，,10表示延迟请求报文(delay_req),11表示延迟请求响应报文(delay_req_resp)。[28:8]为是时间戳，用来传输同步报文的时间戳。低8位分别表示4位目的地址和4位源地址。
路由器进行同步过程时主要由时钟同步控制器31生成同步微片，并将微片缓存在路由器本地方向输入缓存中，经过路由译码单元22和仲裁，通过交换开关10微片传输到下一跳路由器。其中同步报文的生成由时钟同步控制器31完成。
当发送同步报文时，同步状态机按照同步协议生成同步报文的源地址和目的地址。同时添加时间戳，为了得到时间戳同步状态机向时钟计数调整单元314模块发送读计数值请求，时钟计数调整单元314模块锁存当前计数值作为粗时戳通过数据总线输出，然后同步状态机向相位测量单元313模块发出请求，相位测量单元313模块使能参考时钟，将本地时钟和参考时钟输入到延迟链内，随后本地时钟在下一个上升沿锁存测量结果，将得到的细时戳结果输出到数据总线上，同步状态机将接收到的两部分时间戳装入同步报文内，发送给路由译码单元22器单元，随后按照处理微片的流程进行微片译码、仲裁，微片向下一跳路由器传输。
当接收同步报文时，首先锁存时钟计数器的值，相位测量单元313值。同步状态机对同步报文进行译码，提取报文内的时间戳值保存到时钟偏差计算单元内。同步完成后同步状态机向时钟周期计算单元312模块发出指令，时钟周期计算单元312模块根据得到的时间戳，采用单精度浮点运算，计算出主从时间差。时钟计数调整单元314模块使用时钟差的整数部分更新本地计数器。采用小数值对本地时钟进行相位调整，这样完成同步过程。
综上所述：本发明设计了具有同步功能的片上网络路由器。采用的同步方法具有较高的同步精度。同步功能具有可扩展性，满足大面积片上网络多核间的同步需求。具有同步功能的片上网络路由器，结构简单，消耗片上资源少，有利于大规模片上网络时钟设计。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (7)

1.一种具有时钟同步功能的片上网络路由器结构，其特征在于，
所述具有时钟同步功能的片上网络路由器结构为任意多个路由器间通过通信链路连接组成的拓扑结构，路由器间通过同步报文的交互来进行时钟同步和数据通信，其中包括交换开关以及与之电性连接的东南西北和本地五个方向的输入结构，所述东南西北和本地五个方向的输入结构均由虚通道控制单元、路由译码单元、输入虚通道单元和仲裁器依次电性连接组成；
所述虚通道控制单元，用于负责检测虚通道的状态进行微片的读写，获得微片信息；
所述路由译码单元，根据微片信息给出微片下一跳的传输方向，并将此信息传输至所述输入虚通道单元；
所述输入虚通道单元，用于对输入微片的传输方向请求信息进行缓存；
所述仲裁器，针对接收到的微片传输请求进行仲裁；
所述本地方向的输入结构还包括时钟同步控制器，所述时钟同步控制器与所述虚通道控制单元电性连接，用于生成同步微片以及同步报文；
所述交换开关，用于将五个方向的微片根据所述路由译码单元的结果传输给下一跳路由器。
2.如权利要求1所述的具有时钟同步功能的片上网络路由器结构，其特征在于，
每个路由器均有两个时钟输入，即本地时钟和参考时钟，其中参考时钟来自相邻路由器的本地时钟。
3.如权利要求2所述的具有时钟同步功能的片上网络路由器结构，其特征在于，
所述时钟同步控制器包括时钟同步状态机、时钟周期计算单元、相位测量单元和时钟计数调整单元，所述时钟周期计算单元、相位测量单元和时钟计数调整单元分别与所述时钟同步状态机电性连接；
所述时钟同步状态机，用于执行主从时钟节点的同步协议；
所述相位测量单元，根据主从时钟节点同步协议，采用延迟链法测量本地时钟和参考时钟的相位差；
所述时钟周期计算单元，根据相位差值，计算主从时钟偏差，得到主从时钟偏差值；
所述时钟计数调整单元，用于对本地时钟CLK进行计数，待收到时钟偏差校正值时更新计数值。
4.如权利要求3所述的具有时钟同步功能的片上网络路由器结构，其特征在于，
其中一个路由器作为主时钟路由器，向相邻的路由节点广播SYN同步报文，SYN报文内发出时刻记为T1；
从时钟路由器收到SYN报文记下接收时刻的时间值，时钟计数器值和主从时钟相位差值，记为T2p；
从时钟发出报文给主时钟，发送时从时钟记下发送时间为T3；主时钟路由器收到报文记下接收时间T4p。
5.如权利要求4所述的具有时钟同步功能的片上网络路由器结构，其特征在于，
所述主从时钟差值为：
Figure FDA0002436736880000021
6.如权利要求4所述的具有时钟同步功能的片上网络路由器结构，其特征在于，
所述主从时钟粗时差调整值为：
Figure FDA0002436736880000022
7.如权利要求4所述的具有时钟同步功能的片上网络路由器结构，其特征在于，
所述主从时钟细时差调整值为：
Figure FDA0002436736880000023
CN202010254441.XA 2020-04-02 2020-04-02 一种具有时钟同步功能的片上网络路由器结构 Active CN111447031B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010254441.XA CN111447031B (zh) 2020-04-02 2020-04-02 一种具有时钟同步功能的片上网络路由器结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010254441.XA CN111447031B (zh) 2020-04-02 2020-04-02 一种具有时钟同步功能的片上网络路由器结构

Publications (2)

Publication Number Publication Date
CN111447031A true CN111447031A (zh) 2020-07-24
CN111447031B CN111447031B (zh) 2022-11-15

Family

ID=71652730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010254441.XA Active CN111447031B (zh) 2020-04-02 2020-04-02 一种具有时钟同步功能的片上网络路由器结构

Country Status (1)

Country Link
CN (1) CN111447031B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113079100A (zh) * 2021-03-03 2021-07-06 桂林电子科技大学 一种用于高速数据采集的NoC路由器
CN113946541A (zh) * 2021-10-15 2022-01-18 南京大学 一种具有轮询仲裁和地址编码更新简化功能的异步路由器
CN114553350A (zh) * 2020-11-24 2022-05-27 中国科学院沈阳自动化研究所 一种确定性低延时报文处理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101631013A (zh) * 2008-07-17 2010-01-20 大唐移动通信设备有限公司 接入网时钟同步的方法、设备及系统
EP2458757A1 (en) * 2010-11-29 2012-05-30 Alcatel Lucent A method for transmitting IEEE 1588V2 synchronization packets over ethernet in link-by-link mode, via network elements having a transparent clock, and associated help device
CN102685017A (zh) * 2012-06-07 2012-09-19 桂林电子科技大学 一种基于fpga的片上网络路由器
CN105634684A (zh) * 2014-11-19 2016-06-01 中国移动通信集团广东有限公司 一种数据包的处理方法、装置及服务器
CN106443711A (zh) * 2016-11-30 2017-02-22 中国电子科技集团公司第五十四研究所 卫星导航数字多波束系统发射通道时延的调整方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101631013A (zh) * 2008-07-17 2010-01-20 大唐移动通信设备有限公司 接入网时钟同步的方法、设备及系统
EP2458757A1 (en) * 2010-11-29 2012-05-30 Alcatel Lucent A method for transmitting IEEE 1588V2 synchronization packets over ethernet in link-by-link mode, via network elements having a transparent clock, and associated help device
CN102685017A (zh) * 2012-06-07 2012-09-19 桂林电子科技大学 一种基于fpga的片上网络路由器
CN105634684A (zh) * 2014-11-19 2016-06-01 中国移动通信集团广东有限公司 一种数据包的处理方法、装置及服务器
CN106443711A (zh) * 2016-11-30 2017-02-22 中国电子科技集团公司第五十四研究所 卫星导航数字多波束系统发射通道时延的调整方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114553350A (zh) * 2020-11-24 2022-05-27 中国科学院沈阳自动化研究所 一种确定性低延时报文处理方法
CN114553350B (zh) * 2020-11-24 2023-09-05 中国科学院沈阳自动化研究所 一种确定性低延时报文处理方法
CN113079100A (zh) * 2021-03-03 2021-07-06 桂林电子科技大学 一种用于高速数据采集的NoC路由器
CN113946541A (zh) * 2021-10-15 2022-01-18 南京大学 一种具有轮询仲裁和地址编码更新简化功能的异步路由器
CN113946541B (zh) * 2021-10-15 2023-09-08 南京大学 一种具有轮询仲裁和地址编码更新简化功能的异步路由器

Also Published As

Publication number Publication date
CN111447031B (zh) 2022-11-15

Similar Documents

Publication Publication Date Title
CN111447031B (zh) 一种具有时钟同步功能的片上网络路由器结构
US10476697B2 (en) Network-on-chip, data transmission method, and first switching node
US9634866B2 (en) Architecture and method for hybrid circuit-switched and packet-switched router
US10608640B1 (en) On-chip network in programmable integrated circuit
CN111800213B (zh) 面向高速tte级联网络1588同步方法、系统、装置
US20140348182A1 (en) Time synchronization between nodes of a switched interconnect fabric
US10707875B1 (en) Reconfigurable programmable integrated circuit with on-chip network
US10372647B2 (en) Exascale fabric time synchronization
CN107454003B (zh) 一种可动态切换工作模式的片上网络路由器及方法
CN111104775B (zh) 一种片上网络拓扑结构及其实现方法
EP3545653B1 (en) Distributed control synchronized ring network architecture
CN102685017A (zh) 一种基于fpga的片上网络路由器
CN111555901A (zh) 灵活支持混合总线协议的芯片配置网络系统
CN103729331A (zh) 片上网络通信死锁避免方法、路由器及通信网络
CN114844827B (zh) 一种用于片上网络芯片的基于共享存储的生成树路由硬件架构及方法
CN104065570A (zh) 异步可容错片上网络路由器设计方法
CN104243536A (zh) 一种高速列车控制网络半实物仿真系统
WO2016199196A1 (ja) 時刻同期装置及び時刻同期システム及び時刻同期方法
Ouyang et al. Fault-tolerant design for data efficient retransmission in WiNoC
Gagan et al. Tlm-noc: Two level mesh network-on-chip for performance improvement
CN111478958B (zh) 一种片上网络时钟同步资源网络接口及同步参数配置方法
CN111865467A (zh) 用于时延测试的分布式机箱板卡间时钟同步系统及方法
Weber et al. Exploring asynchronous end-to-end communication through a synchronous NoC
CN107370652B (zh) 一种计算机节点动态互联平台及平台组网方法
KR100617386B1 (ko) 네트웍 온 칩 어플리케이션을 위한 버터플라이 팻-트리를사용한 비동기 스위치 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20200724

Assignee: Guangxi Jingteng Medical Technology Co.,Ltd.

Assignor: GUILIN University OF ELECTRONIC TECHNOLOGY

Contract record no.: X2022450000245

Denomination of invention: A Network on Chip Router Architecture with Clock Synchronization

Granted publication date: 20221115

License type: Common License

Record date: 20221206

Application publication date: 20200724

Assignee: Guilin Jierui Sensor Technology Co.,Ltd.

Assignor: GUILIN University OF ELECTRONIC TECHNOLOGY

Contract record no.: X2022450000244

Denomination of invention: A Network on Chip Router Architecture with Clock Synchronization

Granted publication date: 20221115

License type: Common License

Record date: 20221206

EE01 Entry into force of recordation of patent licensing contract