CN113946541A - 一种具有轮询仲裁和地址编码更新简化功能的异步路由器 - Google Patents

一种具有轮询仲裁和地址编码更新简化功能的异步路由器 Download PDF

Info

Publication number
CN113946541A
CN113946541A CN202111201529.6A CN202111201529A CN113946541A CN 113946541 A CN113946541 A CN 113946541A CN 202111201529 A CN202111201529 A CN 202111201529A CN 113946541 A CN113946541 A CN 113946541A
Authority
CN
China
Prior art keywords
module
data
east
data packet
west
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111201529.6A
Other languages
English (en)
Other versions
CN113946541B (zh
Inventor
王宇宣
朱博宇
傅高鸣
潘红兵
彭成磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN202111201529.6A priority Critical patent/CN113946541B/zh
Publication of CN113946541A publication Critical patent/CN113946541A/zh
Application granted granted Critical
Publication of CN113946541B publication Critical patent/CN113946541B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供了一种具有轮询仲裁和地址编码更新简化功能的异步路由器。该异步路由器包括LW E模块，用于接收东、西和本地方向的输入数据；WESN模块，用于接收LWE模块的传输数据，以及接收南北两个方向的输入数据，并判断数据包在东西两个方向上跳数是否为0；NSL模块，用于接收WESN模块的传输数据，并判断数据包南北两个方向的跳数是否为0。本发明提供的异步路由器，可以用于构成任意尺寸的使用X‑Y路由算法的2D‑mesh片上网络，具有一定的通用性。同时本发明数据包采用地址编码更新简化功能格式，在更新数据包地址信息时，只需交换导线顺序，无需添加任何数字逻辑门，可以减小异步路由器的面积开销和传输延迟。

Description

一种具有轮询仲裁和地址编码更新简化功能的异步路由器
技术领域
本发明涉及片上网络技术领域，尤其涉及一种具有轮询仲裁和地址编码更新简化功能的异步路由器。
背景技术
随着集成电路工艺的发展，芯片上可容纳的晶体管数量不断增长。而单处理器架构的芯片由于功耗问题，性能回报逐渐减少。与此同时，多核芯片模块化设计范式也不断降低芯片设计的复杂度。这两个因素促成了多核以及众核芯片的发展。
多核处理器被广泛应用在高端服务器、智能手机、甚至物联网(Internet ofThings,IoT)网关等各种领域中。芯片上计算核心数量的增长使得核心之间数据通信的问题日益加剧。而传统的总线通信结构已经无法满足多核芯片的通信需求。片上网络技术(Network on Chip,NoC)，从架构上解决了多核芯片片上通信的问题。它具有高带宽以及良好的可扩展性，被广泛应用与多核芯片中。
路由器是片上网络的核心组件，它负责实现片上网络数据的转发以及链路资源分配的功能。路由器的吞吐率、延迟、功耗、面积等指标决定了片上网络的性能以及适用领域，因此高吞吐率、低延迟、低功耗、小面积的路由器设计，极具实用价值。传统的路由器一般以同步电路实现，但随着片上网络对速度和功耗的要求愈发严格，同步电路无法避免的高时钟功耗成为了制约片上网络进一步发展的重要因素之一，而以握手信号替代同步数字电路中时钟信号的异步电路技术，具有事件驱动的特性，无需依赖高频时钟信号，在功耗、延迟、可靠性、面积上都具有优异的性能，因此被视为一种颇具前景的解决方案。
在异步电路中，实现握手机制的基本控制机制是muller流水线，以图1所示的一位宽四相位双轨编码流水线为例，每一级的两个C单元存储空码字{d.t,d.f}＝{0,0}时，本级输出的应答信号Ack为0；存储有效码字{d.t,d.f}＝{0,1}或{d.t,d.f}＝{1,0}时，本级输出的应答信号Ack为1。由于码字{d.t,d.f}＝{1,1}为不应当出现的非法组合，故由或门产生的应答信号Ack可以有效地指示流水线为“空”或“有效”的状态。
发明内容
为了实现高性能的任意尺寸2D-mesh片上网络，本发明基于异步电路技术，提出一种具有轮询仲裁功能以及地址编码更新简化功能的路由器。
本发明方法采用的技术方案如下：
一种具有轮询仲裁和地址编码更新简化功能的异步路由器，包括：
LWE模块，用于接收东、西和本地方向的输入数据，其中，东方向的输入数据向西传输给WESN模块；西方向的输入数据向东传输给WESN模块；本地方向的输入数据根据数据包中的东西两个方向信息，判断是向东或向西传输给WESN模块；
WESN模块，用于接收LWE模块的传输数据，以及接收南北两个方向的输入数据，并判断数据包在东西两个方向上跳数是否为0，如果不为0，将对跳数进行更新，并将数据包按照传输方向，传给下一个路由器；如果东西两个方向跳数为0，通过数据包中的南北两个方向的方向信息，决定数据包向南还是向北传输给NSL模块。
NSL模块，用于接收WESN模块的传输数据，并判断数据包南北两个方向的跳数是否为0，如果不为0，将对跳数进行更新，并将数据包按照传输方向，传给下一个路由器；如果南北两个方向跳数为0，数据包到达目标地址，通过本地输出进行数据输出。
进一步地，所述数据包包括数据信息和地址信息，其中，地址信息包括方向信息和跳数信息，方向信息包括数据包向东还是向西、向南还是向北的方向信息，其数据格式相同，用1bit双轨编码表示；跳数信息包括数据包东西两个方向的跳数以及南北两个方向的跳数，其数据格式相同，用不同的1ofn编码表示。
进一步地，所述地址信息中的跳数信息更新只需交换导线顺序，完成逻辑上的循环移位功能，再结合跳数信息的数据编码，可以完成任意数量状态的状态更新操作，而无需添加任何数字逻辑门。
进一步地，LWE模块、WESN模块和NSL模块均由包含完备性检测器的muller流水线单元、Merge模块构成，其中，LWE模块包含3个muller流水单元和2个两路合并为一路的Merge模块；WESN模块包含4个muller流水单元和2个三路合并为一路的Merge模块，NSL模块包含3个muller流水单元和1个两路合并为一路的Merge模块。
进一步地，所述Merge模块包括固定优先级仲裁器、互斥锁、先进先出模块和多路选择器，所述固定优先级仲裁器中的仲裁优先级自上而下降序排列，当同时有多个有效请求信号进入，只有优先级最高者的响应信号拉高表示有效；所述互斥锁由C单元和多输入非与门构成，用于暂时锁存响应信号；所述先进先出子模块通过条件选择，保证固定优先级仲裁器在不同时接受到请求信号的情况下先进先出地处理；所述多路选择器用于根据选通信号选择有效的数据输出。
进一步地，所述LWE模块中，本地方向的输入数据判断向东或向西传输之后，在传输时，数据中不再包括已判断过方向的方向信息。
进一步地，所述NSL模块中，判断数据包在东西两个方向上的跳数之后，在传输时，数据中不再包括已判断过方向的方向信息。
本发明具有以下有益效果：
(1)本发明提供的具有轮询仲裁和地址编码更新简化功能的异步路由器，可以支持任意尺寸的2D-mesh片上网络，具有一定的通用性。
(2)数据包编码方式简化了地址更新的逻辑，在更新数据包地址信息时，只需交换导线顺序，无需添加任何数字逻辑门，简化了路由器中地址更新的逻辑，从而减少了路由器的面积、功耗、延迟。
(3)Merge子模块利用异步电路特性所实现的轮询仲裁功能，开销小，减少了路由器的面积和功耗。
(4)本发明在现有基本的muller流水线上增加了多位宽数据的完备性验证功能，使之适应1ofn编码的多位宽数据传输。
附图说明
图1是现有技术中一位宽四相位双轨编码流水线架构图；
图2是本发明异步路由器的整体架构图；
图3是本发明实施例中LWE模块的内部结构框图；
图4是本发明实施例中WESN模块的内部结构框图；
图5是本发明实施例中NSL模块的内部结构框图；
图6是本发明实施例中muller流水单元结构框图；
图7是本发明实施例中Merge模块的内部结构框图；
图8是本发明实施例中地址更新示意图。
具体实施方式
下面结合附图对本发明方案进行详细说明。
本发明所提出的一种具有轮询仲裁和地址编码更新简化功能的异步路由器的整体架构图如图2所示。本实施例的异步路由器包括LWE、WESN、NSL三个子模块，用于构成任意尺寸的使用X-Y路由算法的2D-mesh片上网络，实现了东、西、南、北、本地五个方向数据包的输入，并根据数据包中的地址信息，将数据包发送到东、西、南、北、本地中的一个方向，同时更新数据包中的地址信息。本实施例的异步路由器具有东、西、南、北、本地五个方向的输入以及输出端口，总计十个输入输出端口。该异步路由器内部以及路由器之间，以数据包的形式进行数据交互。数据包包括数据信息和地址信息，数据信息用统一的异步电路传统的延时不敏感编码完成；地址信息包括方向信息和跳数信息。方向信息包括数据包向东还是向西、向南还是向北，其数据格式相同，用1bit双轨编码表示；跳数信息包括了数据包东西方向的跳数以及南北方向的跳数，其数据格式相同，用不同的1ofn编码表示。
图3、图4、图5分别为LWE、WESN、NSL模块内部的具体实现，并给出数据流示意。LWE、WESN、NSL模块均由包含完备性检测器的muller流水线单元、Merge模块构成，这两类基本模块的具体结构将在下文予以阐述。为便于说明，假设片上网络中传输的初始数据包物理位宽为nbit，包括2bit物理位宽的东西方向示意信息，4bit物理位宽的东西方向跳数，2bit物理位宽的南北方向示意信息，4bit物理位宽的南北方向跳数。LWE模块包含3个muller流水单元和2个两路合并为一路的Merge模块，用于接收东、西和本地方向的输入数据。nbit物理位宽的本地方向的输入数据local_in根据数据包中的东西方向信息，判断是向东或向西传输给WESN模块决定好传输方向后，数据包东西方向的传输方向已经固定，在地址信息中丢弃2bit物理位宽的东西方向示意信息，即(n-2)bit物理位宽的split截位数据包。split数据包与(n-2)bit物理位宽的东方向的输入数据east_in经Merge模块的优先级仲裁后，向西传输给WESN模块的数据包即为west_out_wesn；split与(n-2)bit物理位宽的西方向的输入数据west_in经Merge模块的优先级仲裁后，向东传输给WESN模块的数据包即为east_out_wesn。
WESN模块包含4个muller流水单元和2个三路合并为一路的Merge模块，用于接收LWE模块的传输数据，包括(n-2)bit物理位宽东方向的输入数据lwe_east_in和(n-2)bit物理位宽西方向的输入数据lwe_west_in，以及接收(n-8)bit物理位宽南方向的输入数据south_in和(n-8)bit物理位宽北方向的输入数据north_in；对于lwe_east_in和lwe_west_in，该模块将判断数据包在东西方向上跳数是否为0，如果不为0，将对跳数进行更新，并将数据包按照传输方向，传给下一个路由器的LWE模块，即(n-2)bit物理位宽向西传输的west_out数据包和(n-2)bit物理位宽向东传输的east_out数据包；如果东西方向跳数为0，则通过数据包中的南北方向的方向信息，决定数据包向南还是向北传输给NSL模块，并丢弃2bit物理位宽的南北方向示意信息和4bit物理位宽的东西方向跳数，即(n-8)bit物理位宽的split0和split1数据包。split0、split1与(n-8)bit物理位宽的北方向的输入数据north_in经Merge模块的优先级仲裁后，向南传输给NSL模块的数据包即为south_out_nsl；split0、split1与(n-8)bit物理位宽的南方向的输入数据south_in经Merge模块的优先级仲裁后，向北传输给NSL模块的数据包即为north_out_nsl。
NSL模块包含3个muller流水单元和1个两路合并为一路的Merge模块，用于接收WESN模块的传输数据，即(n-8)bit物理位宽北方向的输入数据wesn_north_in和(n-8)bit物理位宽南方向的输入数据wesn_south_in，并判断数据包南北方向的跳数是否为0，如果不为零，将对跳数进行更新，并将数据包按照传输方向，传给下一个路由器的wesn模块，即(n-8)bit物理位宽向南传输的south_out数据包和(n-8)bit物理位宽向北传输的north_out数据包；如果南北方向跳数为0，数据包到达目标地址，通过本地输出端输出数据包local_out。
muller流水线单元的框图如图6所示，其功能简要描述如下：data_in为数据输入端口，data_out为数据输出端口，ack_in为来自后级的握手信号输入，ack_out向前级传递的握手信号输出；当ack_in置低时，data_out端口可以输出data_in端口输入的有效数据，当ack_in置高时，data_out端口只可输出空状态；当data_out端口输出有效数据时，ack_out置高，当data_out端口输出空状态时，ack_out置低。为了确保路由器全局握手机制的正常工作，所有数据包在进入Merge模块进行优先级仲裁或输出至本地输出端口前都必须经过muller流水线单元进行完备性验证生成握手信号ack_out。
Merge模块用于实现多路输入数据通过轮询仲裁、合并为一路输出的功能，由完备性检测器产生的数据有效信号触发，Merge模块具有数据先进先出，同时输入的数据，经过轮询仲裁，根据输入端口的优先级轮流输出的特性。本发明所提出的具有轮询仲裁和地址编码更新简化功能的异步路由器中，使用了两路合并为一路、三路合并为一路的两种Merge模块，图7即为三路合并为一路的Merge模块示意图。它由固定优先级仲裁器、互斥锁、先进先出模块和多路选择器构成，其功能分别简要描述如下。对于固定优先级仲裁器，仲裁优先级自上而下降序排列，当同时有多个有效请求信号ri进入，只有优先级最高者的响应信号gi拉高表示有效。互斥锁由C单元和多输入非与门构成，其功能是利用C单元的锁存功能，借助后级muller流水线单元的握手信号ack_in将响应信号暂时锁存，直到完成一次数据传输后全局复位再解除锁定，实现数据的有序输出。先进先出子模块通过条件选择，保证仲裁器在不同时接受到请求信号的情况下先进先出地处理，具体来说，即在上述情况下，将请求信号取反接至输出到前级muller流水线单元的握手信号，将无请求的前级muller流水线单元暂时“锁定”，输出数据通道只能处于空状态，直到仲裁器完成一次数据传输后。多路选择器根据选通信号seli选择有效的数据输出。上述电路的动作过程描述如下。当三组有效数据首次同时达到，前级muller流水单元同时向该模块发送置高的握手信号作为仲裁请求信号r0，r1，r2，固定优先级仲裁器裁定请求信号r0具有最高优先级，则响应信号g0拉高，选通信号sel0拉高，多路选择器选通in0数据输入通道将其输出，将后级muller流水单元传递至Merge模块的握手信号ack_in置高，由于互斥锁中C单元的锁存特性，向前级muller流水单元传递的握手信号中只有ack_out0置高，因此对应的数据通道只能处于空状态。类似地，接下来对于剩余两组数据，该电路重复上述动作，使之先后获得输出通道有序完成数据传输。当三组数据全部完成传输后，路由器的muller流水线整体重置，电路回到初始状态。因此，根据上述描述，Merge模块配合muller流水线实际能够对各数据通道实现无记忆性的弱公平轮询仲裁功能。
由于本发明采用的地址编码更新简化方式，所提出的异步路由器在地址更新的实现上不需要使用逻辑门，只需要通过交换金属导线的顺序即可完成。图8是一种包含m*n*k种跳数状态的地址更新示意图。它利用m+n+k根导线，分别通过1ofm、1ofn、1ofk编码，其中m、n、k互质。将各个编码的数据的导线变化输出顺序，实现循环移位。这样每次输入，输出就会更新一次状态，这样的状态更新，在逻辑上等价于跳数-1，只需选定其中一种状态为跳数为0的状态即可。通过配置不同的数据编码方式，可以实现任意数量状态的状态更新操作。

Claims (7)

1.一种具有轮询仲裁和地址编码更新简化功能的异步路由器，其特征在于，该异步路由器包括：
LWE模块，用于接收东、西和本地方向的输入数据，其中，东方向的输入数据向西传输给WESN模块；西方向的输入数据向东传输给WESN模块；本地方向的输入数据根据数据包中的东西两个方向信息，判断是向东或向西传输给WESN模块；
WESN模块，用于接收LWE模块的传输数据，以及接收南北两个方向的输入数据，并判断数据包在东西两个方向上跳数是否为0，如果不为0，将对跳数进行更新，并将数据包按照传输方向，传给下一个路由器；如果东西两个方向跳数为0，通过数据包中的南北两个方向的方向信息，决定数据包向南还是向北传输给NSL模块。
NSL模块，用于接收WESN模块的传输数据，并判断数据包南北两个方向的跳数是否为0，如果不为0，将对跳数进行更新，并将数据包按照传输方向，传给下一个路由器；如果南北两个方向跳数为0，数据包到达目标地址，通过本地输出进行数据输出。
2.根据权利要求1所述的一种具有轮询仲裁和地址编码更新简化功能的异步路由器，其特征在于，所述数据包包括数据信息和地址信息，其中，地址信息包括方向信息和跳数信息，方向信息包括数据包向东还是向西、向南还是向北的方向信息，其数据格式相同，用1bit双轨编码表示；跳数信息包括数据包东西两个方向的跳数以及南北两个方向的跳数，其数据格式相同，用不同的1ofn编码表示。
3.根据权利要求2所述的一种具有轮询仲裁和地址编码更新简化功能的异步路由器，其特征在于，所述地址信息中的跳数信息更新只需交换导线顺序，完成逻辑上的循环移位功能，再结合跳数信息的数据编码，可以完成任意数量状态的状态更新操作，而无需添加任何数字逻辑门。
4.根据权利要求1所述的一种具有轮询仲裁和地址编码更新简化功能的异步路由器，其特征在于，LWE模块、WESN模块和NSL模块均由包含完备性检测器的muller流水线单元、Merge模块构成，其中，LWE模块包含3个muller流水单元和2个两路合并为一路的Merge模块；WESN模块包含4个muller流水单元和2个三路合并为一路的Merge模块，NSL模块包含3个muller流水单元和1个两路合并为一路的Merge模块。
5.根据权利要求4所述的一种具有轮询仲裁和地址编码更新简化功能的异步路由器，其特征在于，所述Merge模块包括固定优先级仲裁器、互斥锁、先进先出模块和多路选择器，所述固定优先级仲裁器中的仲裁优先级自上而下降序排列，当同时有多个有效请求信号进入，只有优先级最高者的响应信号拉高表示有效；所述互斥锁由C单元和多输入非与门构成，用于暂时锁存响应信号；所述先进先出子模块通过条件选择，保证固定优先级仲裁器在不同时接受到请求信号的情况下先进先出地处理；所述多路选择器用于根据选通信号选择有效的数据输出。
6.根据权利要求1所述的一种具有轮询仲裁和地址编码更新简化功能的异步路由器，其特征在于，所述LWE模块中，本地方向的输入数据判断向东或向西传输之后，在传输时，数据中不再包括已判断过方向的方向信息。
7.根据权利要求1所述的一种具有轮询仲裁和地址编码更新简化功能的异步路由器，其特征在于，所述NSL模块中，判断数据包在东西两个方向上的跳数之后，在传输时，数据中不再包括已判断过方向的方向信息。
CN202111201529.6A 2021-10-15 2021-10-15 一种具有轮询仲裁和地址编码更新简化功能的异步路由器 Active CN113946541B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111201529.6A CN113946541B (zh) 2021-10-15 2021-10-15 一种具有轮询仲裁和地址编码更新简化功能的异步路由器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111201529.6A CN113946541B (zh) 2021-10-15 2021-10-15 一种具有轮询仲裁和地址编码更新简化功能的异步路由器

Publications (2)

Publication Number Publication Date
CN113946541A true CN113946541A (zh) 2022-01-18
CN113946541B CN113946541B (zh) 2023-09-08

Family

ID=79330037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111201529.6A Active CN113946541B (zh) 2021-10-15 2021-10-15 一种具有轮询仲裁和地址编码更新简化功能的异步路由器

Country Status (1)

Country Link
CN (1) CN113946541B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101778049A (zh) * 2010-03-04 2010-07-14 南京大学 包-电路交换片上路由器及其传输方法
CN101808032A (zh) * 2010-03-04 2010-08-18 南京大学 面向静态XY路由算法的二维网格NoC路由器优化设计方法
US20110010525A1 (en) * 2009-07-10 2011-01-13 Nathan Binkert On-chip and Chip-to-chip Routing Using a Processor Element/Router Combination
CN104320341A (zh) * 2014-10-23 2015-01-28 东北大学 路由自适应异步2D-Torus片上网络及其设计方法
US20170063625A1 (en) * 2014-09-22 2017-03-02 Netspeed Systems Configurable router for a network on chip (noc)
CN107454003A (zh) * 2017-08-18 2017-12-08 南京航空航天大学 一种可动态切换工作模式的片上网络路由器及方法
CN108683536A (zh) * 2018-05-18 2018-10-19 东北大学 异步片上网络的可配置双模式融合通信机制及其接口
CN111447031A (zh) * 2020-04-02 2020-07-24 桂林电子科技大学 一种具有时钟同步功能的片上网络路由器结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110010525A1 (en) * 2009-07-10 2011-01-13 Nathan Binkert On-chip and Chip-to-chip Routing Using a Processor Element/Router Combination
CN101778049A (zh) * 2010-03-04 2010-07-14 南京大学 包-电路交换片上路由器及其传输方法
CN101808032A (zh) * 2010-03-04 2010-08-18 南京大学 面向静态XY路由算法的二维网格NoC路由器优化设计方法
US20170063625A1 (en) * 2014-09-22 2017-03-02 Netspeed Systems Configurable router for a network on chip (noc)
CN104320341A (zh) * 2014-10-23 2015-01-28 东北大学 路由自适应异步2D-Torus片上网络及其设计方法
CN107454003A (zh) * 2017-08-18 2017-12-08 南京航空航天大学 一种可动态切换工作模式的片上网络路由器及方法
CN108683536A (zh) * 2018-05-18 2018-10-19 东北大学 异步片上网络的可配置双模式融合通信机制及其接口
CN111447031A (zh) * 2020-04-02 2020-07-24 桂林电子科技大学 一种具有时钟同步功能的片上网络路由器结构

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
EVANGELIA KASAPAKI等: "Argo: A Real-Time Network-on-Chip Architecture With an Efficient GALS Implementation", 《IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS》, vol. 24, no. 2, pages 479 - 492, XP011596097, DOI: 10.1109/TVLSI.2015.2405614 *
YUXIANG FU等: "ateral asynchronous and vertical synchronous 3D Network on Chip with double pumped vertical links", 《2015 IEEE 11TH INTERNATIONAL CONFERENCE ON ASIC (ASICON)》, pages 1 - 4 *
刘炎华: "片上网络映射及路由器关键技术研究", 《中国博士学位论文全文数据库 (信息科技辑)》, pages 135 - 49 *
王纪锋: "二维片上网络异步路由器设计", 《中国优秀硕士学位论文全文数据库 (信息科技辑)》, pages 135 - 158 *

Also Published As

Publication number Publication date
CN113946541B (zh) 2023-09-08

Similar Documents

Publication Publication Date Title
US10838891B2 (en) Arbitrating portions of transactions over virtual channels associated with an interconnect
US4933933A (en) Torus routing chip
Stefan et al. daelite: A tdm noc supporting qos, multicast, and fast connection set-up
US7940788B2 (en) System for transmitting data within a network between nodes of the network and flow control process for transmitting the data
US7957381B2 (en) Globally asynchronous communication architecture for system on chip
US7439763B1 (en) Scalable shared network memory switch for an FPGA
CN101778049A (zh) 包-电路交换片上路由器及其传输方法
CN114185840B (zh) 一种三维多裸片互连网络结构
US20210359958A1 (en) Hierarchical switching fabric and deadlock avoidance method for ultra high radix network routers
US7932746B1 (en) One phase logic
US8824295B2 (en) Link between chips using virtual channels and credit based flow control
US20120044941A1 (en) Data transmission system, data transmission method, and data transmission device
US8886856B1 (en) Methods and apparatus for communicating low-latency word category over multi-lane link
CN113946541A (zh) 一种具有轮询仲裁和地址编码更新简化功能的异步路由器
CN112631985B (zh) 一种链路共享的片上网络
Rad et al. Flow control and scheduling mechanism to improve network performance in wireless NoC
US9497141B2 (en) Switch point having look-ahead bypass
Salcic et al. A time predictable heterogeneous multicore processor for hard real-time GALS programs
Aust et al. Real-time processor interconnection network for fpga-based multiprocessor system-on-chip (mpsoc)
CN113852574B (zh) 一种片上网络路由器
CN113383516B (zh) 用于处理器核之间的改进的数据传输的方法和装置
Chaitra et al. The Design and Implementation of Synchronous and Asynchronous NoC Router
Joerg et al. The Monsoon Interconnection Network.
CN118377743B (zh) 输入请求的仲裁方法、装置、设备、介质及产品
Naqvi et al. A multi-credit flow control scheme for asynchronous NoCs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant