CN113852574B - 一种片上网络路由器 - Google Patents
一种片上网络路由器 Download PDFInfo
- Publication number
- CN113852574B CN113852574B CN202111427346.6A CN202111427346A CN113852574B CN 113852574 B CN113852574 B CN 113852574B CN 202111427346 A CN202111427346 A CN 202111427346A CN 113852574 B CN113852574 B CN 113852574B
- Authority
- CN
- China
- Prior art keywords
- signal
- buffer unit
- data
- unit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/109—Integrated on microchip, e.g. switch-on-chip
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/60—Router architectures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明涉及一种片上网络路由器。该路由器中的输入缓冲单元暂时存放不同方向的先入先出的缓存队列;路由计算‑链路分配单元根据数据输入信号和队列容量信号确定数据选择信号、读使能信号和写使能信号;交叉开关单元根据数据选择信号控制输入缓冲单元向输出缓冲单元的数据输入信号传输;流控制单元根据输入缓冲单元的数据输入信号和队列容量信号控制和相邻路由器之间数据的传输速率和确定读使能信号控制输出缓冲单元;输出缓冲单元根据路由计算‑链路分配单元确定的输出缓冲单元的写使能信号和流控制单元确定的读使能信号控制数据输入信号的去向。本发明能够避免片上网络产生拥塞,改善片上网络全局的流量分布,提高片上网络的利用率和吞吐率。
Description
技术领域
本发明涉及电子技术领域,特别是涉及一种片上网络路由器。
背景技术
传统单核处理器依靠晶体管特征尺寸的缩小,不断的提升时钟频率,以此来获得性能的提高,但是当晶体管尺寸缩小到一定程度时单核处理器性能的提升变得非常困难。单核处理器性能提升的瓶颈催发了多核系统的产生,通过将一个复杂的单核处理器,拆分为多个并行的简单核心,可以很好并行执行多线程任务,极大地提高了系统的吞吐率。
与此同时,处理器系统的瓶颈由提高单核系统处理器性能转变为提高多核间通信性能。随着多核系统集成度不断提高,处理器核的数目不断增多,为了保持系统高性能,低延迟的处理数据,对核间通信带宽的要求越来越高,传统的基于总线互连的通信方式已经无法适应高并发,大通信量的多核系统,多核的互连结构逐步向片上网络发展。片上网络模拟计算机系统中的通信网络,采用分组路由的方式,进行片上通信,在传输数据时,不需要对互连网络申请独占,具有特定ID信息的不同节点发出的数据包,在片上网络上按一定规则在节点之间路由传递,分时复用链路资源,最终到达目的节点,完成核间通信。因此其具有高并发性的特点,能够较好满足多核系统对互连网络带宽和吞吐率的要求。
科学界和工业界的并行计算任务对片上网络的性能提出了很大的要求,要求片上网络对于不同的网络流量负载都能提供其所需的低延迟和高带宽特性。然而,对于高流量负载,片上网络可能会产生严重的拥塞问题,这妨碍了片上网络达到期望的性能。
对于中低网络流量负载,片上网络的数据接收率与数据注入率相同,但是,如果注入的数据流量达到(或超过)某个阈值时,片上网络可接收的数据流量就会下降,同时片上网络中的数据传输延迟也会大大增加,极大的降低了片上网络的传输性能。出现性能下降的原因是,在高网络流量的情况下,几个数据包争夺相同的资源(相邻路由器的数据缓存通道),但由于只有一个数据包可以使用它们,剩余的数据包会在网络中停滞,等待可用资源的分配,从而阻塞其他数据包的传输。
即传统的片上网络路由器对网络流量的优化策略集中在对路由计算算法的优化上面,但是为了避免死锁、活锁等情况,路由算法的优化受到很大限制,并且片上网络具有很多流量模式,算法的优化很难覆盖到所有的流量模式,通用性较差。
因此,合理控制网络流量,避免片上网络拥塞的产生,对提升片上网络的传输性能至关重要。
发明内容
本发明的目的是提供一种片上网络路由器,能够避免片上网络产生拥塞,改善片上网络全局的流量分布,提高片上网络的利用率和吞吐率。
为实现上述目的,本发明提供了如下方案:
一种片上网络路由器,包括:输入缓冲单元、路由计算-链路分配单元、交叉开关单元、输出缓冲单元和流控制单元;
所述输入缓冲单元与所述流控制单元连接;
所述输入缓冲单元用于暂时存放不同方向的先入先出的缓存队列;所述缓存队列包括:从相邻路由器以及本地传入的数据输入信号、数据输出信号、写使能信号、读使能信号以及队列容量信号;
所述路由计算-链路分配单元分别与输入缓冲单元、交叉开关单元以及输出缓冲单元连接;
所述路由计算-链路分配单元用于根据所述数据输入信号以及所述队列容量信号,确定用于驱动所述交叉开关单元的数据选择信号、输入缓冲单元的读使能信号以及输出缓冲单元的写使能信号;
所述交叉开关单元分别与输入缓冲单元以及输出缓冲单元连接;
所述交叉开关单元用于根据数据选择信号控制所述输入缓冲单元向所述输出缓冲单元的数据输入信号传输;
所述输出缓冲单元与所述流控制单元连接;
所述流控制单元用于根据所述输入缓冲单元的数据输入信号以及队列容量信号控制和相邻路由器之间数据的传输速率以及确定读使能信号控制所述输出缓冲单元;
所述输出缓冲单元用于根据所述路由计算-链路分配单元确定的输出缓冲单元的写使能信号以及所述流控制单元确定的读使能信号控制从所述输入缓冲单元传入的数据输入信号的去向。
可选地,所述交叉开关单元包括:多个选择器;
每个所述选择器根据所述数据选择信号确定数据输出信号;所述数据输出信号为根据所述输入缓冲单元的数据输入信号确定的信号。
可选地,所述路由计算-链路分配单元包括:多个计算-链路分配子单元;
每个计算-链路分配子单元对应相应方向的先入先出的缓存队列。
可选地,所述计算-链路分配子单元的个数为5个。
可选地,所述计算-链路分配子单元包括:路由计算模块、仲裁模块以及链路分配模块;
所述路由计算模块与所述输入缓冲单元连接;所述路由计算模块用于根据所述数据输入信号以及所述队列容量信号发起仲裁请求;所述仲裁请求为请求向输出缓冲单元的缓存队列传输数据包;
所述仲裁模块与所述路由计算模块连接;所述仲裁模块用于根据仲裁请求确定仲裁响应信号;若仲裁请求等到响应,则仲裁响应信号置为逻辑高电平,若未响应,则仲裁响应信号置为逻辑低电平;
所述链路分配模块与所述仲裁模块连接;所述链路分配模块用于根据仲裁响应信号确定用于驱动所述交叉开关单元的数据选择信号、输入缓冲单元的读使能信号以及输出缓冲单元的写使能信号。
可选地,所述流控制单元包括:多个流控制子单元。
可选地,所述流控制子单元的个数为5个。
可选地,所述流控制子单元包括:数据输入响应逻辑模块、数据输出请求逻辑模块以及两个与门;
所述数据输入响应逻辑模块用于生成数据输入响应信号;当输入缓冲单元的队列容量信号表征的剩余容量小于设定的阈值时,使数据输入响应信号置为逻辑高电平1,当输入缓冲单元的队列容量信号表征的剩余容量大于阈值且小于队列深度时,周期性的使数据输入响应信号置为逻辑高电平1;
所述数据输出请求逻辑模块用于产生本地数据输出请求;当输出缓冲单元的队列容量信号表征的剩余容量大于0时,将数据输出请求信号置为逻辑高电平1;
两个与门用于当数据输入响应信号和数据输出请求信号均为逻辑高电平1时,将对应的缓存队列从所述输出缓冲单元读出。
根据本发明提供的具体实施例,本发明公开了以下技术效果:
本发明所提供的一种片上网络路由器,该路由器包括:输入缓冲单元、路由计算-链路分配单元、交叉开关单元、输出缓冲单元和流控制单元;输入缓冲单元用来暂时存放从相邻路由器传入的数据,路由计算-链路分配单元用来计算输入缓冲单元中的数据应该传向哪个输出缓冲单元,交叉开关单元用来控制输入缓冲单元向输出缓冲单元的数据传输,输出缓冲单元用来暂存向相邻路由器输出的数据,流控制单元是本文的关键点,该单元根据输入缓冲单元和输出缓冲单元中数据装载量的大小控制和相邻路由器之间数据的传输速率,当输入缓冲单元的数据装载量超过设置的阈值后,流控制单元会控制相邻路由器间数据的传输速率,避免片上网络产生拥塞,改善片上网络全局的流量分布,提高片上网络的利用率和吞吐率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为片上网络结构示意图;
图2为本发明所提供的一种片上网络路由器结构示意图;
图3为输入缓冲单元架构图;
图4为交叉开关单元架构图;
图5为输出缓冲单元架构图;
图6为路由计算-链路分配单元架构图;
图7为流控制单元架构图;
图8为流控制子单元架构图;
图9为流控制子单元的控制原理示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的目的是提供一种片上网络路由器,能够避免片上网络产生拥塞,改善片上网络全局的流量分布,提高片上网络的利用率和吞吐率。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
如图1所示,片上网络由节点构成,对应图1中的一个个小黑点,每个节点跟它东西南北四个相邻的节点进行数据传输。每个节点包括一个处理器和一个路由器,节点之间的数据传输由路由器进行,因此路由器有东西南北四个方向的接口,另外还跟本地的处理器有一个本地的接口,故一个路由器有五个方向的接口。对片上网络中的节点进行编号,每个节点就会有它特定的地址号,预先设定片上网络中传输的数据格式,使每个数据里面包含有该数据的目的地址信息,路由器根据数据中的这个地址信息进行计算,就可以算出将此数据往哪个方向传输,因此实现数据在片上网络中的传输。片上网络的数据传输过程是这样的,处理器A通过本地接口发送数据给路由器A,然后路由器A根据数据的目的地址信息计算该往哪个方向传输,如果往北就通过北向的接口传给北方向的路由器,北方向那个路由器收到这个数据后,再计算该往哪传,这样经过中间一个个路由器的传递,处理器A发送的数据最后传到了路由器B,路由器B经过计算发现该数据是传给处理器B的,就通过本地接口传给处理器B,进而完成了片上网络的一次数据传输。
如图2所示,本发明所提供的一种片上网络路由器,包括:输入缓冲单元、路由计算-链路分配单元、交叉开关单元、输出缓冲单元和流控制单元;
所述输入缓冲单元与所述流控制单元连接;
所述输入缓冲单元用于暂时存放不同方向的先入先出的缓存队列;所述缓存队列包括:从相邻路由器以及本地传入的数据输入信号、数据输出信号、写使能信号、读使能信号以及队列容量信号;
所述路由计算-链路分配单元分别与输入缓冲单元、交叉开关单元以及输出缓冲单元连接;
所述路由计算-链路分配单元用于根据所述数据输入信号以及所述队列容量信号,确定用于驱动所述交叉开关单元的数据选择信号、输入缓冲单元的读使能信号以及输出缓冲单元的写使能信号;
所述交叉开关单元分别与输入缓冲单元以及输出缓冲单元连接;
所述交叉开关单元用于根据数据选择信号控制所述输入缓冲单元向所述输出缓冲单元的数据输入信号传输;
所述输出缓冲单元与所述流控制单元连接;
所述流控制单元用于根据所述输入缓冲单元的数据输入信号以及队列容量信号控制和相邻路由器之间数据的传输速率以及确定读使能信号控制所述输出缓冲单元;
所述输出缓冲单元用于根据所述路由计算-链路分配单元确定的输出缓冲单元的写使能信号以及所述流控制单元确定的读使能信号控制从所述输入缓冲单元传入的数据输入信号的去向。
图2显示了片上网络路由器的整体架构,路由器和外部的接口可以分为数据接口和控制接口。以数据输入为例,有五个方向的数据输入(和输入缓冲单元相接),以及对应的数据输入请求和响应信号(和流控制单元相接),每个方向的数据都有一组请求和响应信号,因为每个方向的数据输入是相互独立控制的。当北向的数据输入请求和响应信号都为逻辑高电平时,北向数据输入有效,否则无效。另外四个方向的数据传输同理。数据输出和数据输入同理。
如图3所示,输入缓冲单元用来暂时存放从外部传入的数据,它包含了五个先入先出的缓存队列,每个缓存队列有数据输入信号,数据输出信号,写使能信号,读使能信号,队列容量信号。写使能信号为逻辑高电平时,会将数据写入缓存队列,读使能信号为逻辑高电平时,会将数据读出缓存队列,队列容量信号用来表征缓存队列中已经存放了多少个数据。缓存队列的数据输入信号来自路由器外部。缓存队列的写使能信号来自流控制单元。缓存队列的读使能信号来自路由计算-链路分配单元。缓存队列的数据输出信号连接到交叉开关单元和路由计算-链路分配单元,作为其数据输入。缓存队列的容量信号既连接到流控制单元,又连接到路由计算-链路分配单元。
如图5所示,输出缓冲单元用来暂时存放向外部输出的数据,它和输入缓冲单元的结构是一样的,也包含了五个先入先出的缓存队列。不同的只是输入信号来源不同,输出信号的去向不同。输出缓冲单元的数据输入信号来自交叉开关单元,读使能信号来自流控制单元,写使能信号来自路由计算-链路分配单元,缓存队列容量信号既连接到流控制单元,又连接到路由计算-链路分配单元,数据输出信号即路由器的输出接口,输出到路由器外部。
如图4所示,所述交叉开关单元包括:多个选择器;
每个所述选择器根据所述数据选择信号确定数据输出信号;所述数据输出信号为根据所述输入缓冲单元的数据输入信号确定的信号。
交叉开关单元用来控制输入缓冲单元向输出缓冲单元的数据传输,有五个数据输入信号,来自输入缓冲单元的五个缓存队列。交叉开关单元包含有五个选择器,选择器会根据数据选择信号从五个数据输入信号中选择一个作为输出,数据选择信号来自路由计算-链路分配单元。交叉开关单元的五个数据输出信号连接到输出缓冲单元中,作为输出缓冲单元的输入。
如图6所示,所述路由计算-链路分配单元包括:多个计算-链路分配子单元;
每个计算-链路分配子单元对应相应方向的先入先出的缓存队列。
所述计算-链路分配子单元的个数为5个。
所述计算-链路分配子单元包括:路由计算模块、仲裁模块以及链路分配模块;
所述路由计算模块与所述输入缓冲单元连接;所述路由计算模块用于根据所述数据输入信号以及所述队列容量信号发起仲裁请求;所述仲裁请求为请求向输出缓冲单元的缓存队列传输数据包;
所述仲裁模块与所述路由计算模块连接;所述仲裁模块用于根据仲裁请求确定仲裁响应信号;若仲裁请求等到响应,则仲裁响应信号置为逻辑高电平,若未响应,则仲裁响应信号置为逻辑低电平;
所述链路分配模块与所述仲裁模块连接;所述链路分配模块用于根据仲裁响应信号确定用于驱动所述交叉开关单元的数据选择信号、输入缓冲单元的读使能信号以及输出缓冲单元的写使能信号。
(1)输出缓冲单元缓存队列容量小于队列的深度(缓存队列的深度代表的是队列的最大容量)且仲裁响应信号为逻辑高电平时,输入缓冲单元的读使能信号为逻辑高电平,否则为逻辑低电平。
(2)输出缓冲单元缓存队列容量小于队列的深度(缓存队列的深度代表的是队列的最大容量)且仲裁响应信号为逻辑高电平时,输出缓冲单元的写使能信号为逻辑高电平,否则为逻辑低电平。
(3)仲裁响应信号译码后得到数据选择信号,控制交叉开关单元中的选择器进行数据选择。
如图7所示,所述流控制单元包括:多个流控制子单元。
所述流控制子单元的个数为5个。
该单元由五个相同的模块组成,每个模块的逻辑功能相同,只不过输入和输出信号不同。这五个模块的信号对应关系是,流控制0模块对应本地数据输入的请求和响应、本地数据输出的请求和响应、输入缓冲单元缓存队列0、输出缓冲单元缓存队列0;流控制1模块对应北向数据输入的请求和响应、北向数据输出的请求和响应、输入缓冲单元缓存队列1、输出缓冲单元缓存队列1;流控制2模块对应南向数据输入的请求和响应、南向数据输出的请求和响应、输入缓冲单元缓存队列2、输出缓冲单元缓存队列2;流控制3模块对应西向数据输入的请求和响应、西向数据输出的请求和响应、输入缓冲单元缓存队列3、输出缓冲单元缓存队列3;流控制4模块对应东向数据输入的请求和响应、东向数据输出的请求和响应、输入缓冲单元缓存队列4、输出缓冲单元缓存队列4。
如图8所示,所述流控制子单元包括:数据输入响应逻辑模块、数据输出请求逻辑模块以及两个与门;
所述数据输入响应逻辑模块用于生成数据输入响应信号;当输入缓冲单元的队列容量信号表征的剩余容量小于设定的阈值时,使数据输入响应信号置为逻辑高电平1,当输入缓冲单元的队列容量信号表征的剩余容量大于阈值且小于队列深度时,周期性的使数据输入响应信号置为逻辑高电平1;
所述数据输出请求逻辑模块用于产生本地数据输出请求;当输出缓冲单元的队列容量信号表征的剩余容量大于0时,将数据输出请求信号置为逻辑高电平1;
两个与门用于当数据输入响应信号和数据输出请求信号均为逻辑高电平1时,将对应的缓存队列从所述输出缓冲单元读出。
如图9所示,在传统路由器中,流控制子单元的控制机制如图9(a)所示,当输入缓冲单元的缓存队列没有装满数据,即输入缓冲单元缓存队列容量小于缓存队列深度(缓存队列的深度代表它最多能装多少个数据,队列里面一个数据都没有装的时候,它的容量等于深度N,装一个数据的时候,容量等于N-1)时,就会使能数据输入响应信号(将此信号置为逻辑高电平1),直到缓存队列装满了,才会将数据输入响应信号无效掉(将此信号置为逻辑低电平0)。如图9(b)所示,当输入缓冲单元缓存队列0容量小于设定的阈值时,一直使能数据输入响应信号(将此信号置为逻辑高电平1),当输入缓冲单元缓存队列0容量大于阈值且小于队列深度时,虽然缓存队列还没有装满,但是不会一直使能数据输入响应信号,而是间歇性使能,因此控制了数据传输的速率,可以避免片上网络产生拥塞。达到阈值之后,若缓存队列容量继续增大,达到队列深度,则会将输入响应信号置为逻辑低电平,直到队列非满。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处。综上所述,本说明书内容不应理解为对本发明的限制。
Claims (6)
1.一种片上网络路由器,其特征在于,包括:输入缓冲单元、路由计算-链路分配单元、交叉开关单元、输出缓冲单元和流控制单元;
所述输入缓冲单元与所述流控制单元连接;
所述输入缓冲单元用于暂时存放不同方向的先入先出的缓存队列;所述缓存队列包括:从相邻路由器以及本地传入的数据输入信号、数据输出信号、写使能信号、读使能信号以及队列容量信号;
所述路由计算-链路分配单元分别与输入缓冲单元、交叉开关单元以及输出缓冲单元连接;
所述路由计算-链路分配单元用于根据所述数据输入信号以及所述队列容量信号,确定用于驱动所述交叉开关单元的数据选择信号、输入缓冲单元的读使能信号以及输出缓冲单元的写使能信号;
所述交叉开关单元分别与输入缓冲单元以及输出缓冲单元连接;
所述交叉开关单元用于根据数据选择信号控制所述输入缓冲单元向所述输出缓冲单元的数据输入信号传输;
所述输出缓冲单元与所述流控制单元连接;
所述流控制单元用于根据所述输入缓冲单元的数据输入信号以及队列容量信号控制和相邻路由器之间数据的传输速率以及确定读使能信号控制所述输出缓冲单元;
所述输出缓冲单元用于根据所述路由计算-链路分配单元确定的输出缓冲单元的写使能信号以及所述流控制单元确定的读使能信号控制从所述输入缓冲单元传入的数据输入信号的去向;
所述流控制单元包括:多个流控制子单元;
所述流控制子单元包括:数据输入响应逻辑模块、数据输出请求逻辑模块以及两个与门;
所述数据输入响应逻辑模块用于生成数据输入响应信号;当输入缓冲单元的队列容量信号表征的剩余容量小于设定的阈值时,使数据输入响应信号置为逻辑高电平1,当输入缓冲单元的队列容量信号表征的剩余容量大于阈值且小于队列深度时,周期性的使数据输入响应信号置为逻辑高电平1;
所述数据输出请求逻辑模块用于产生本地数据输出请求;当输出缓冲单元的队列容量信号表征的剩余容量大于0时,将数据输出请求信号置为逻辑高电平1;
两个与门用于当数据输入响应信号和数据输出请求信号均为逻辑高电平1时,将对应的缓存队列从所述输出缓冲单元读出。
2.根据权利要求1所述的一种片上网络路由器,其特征在于,所述交叉开关单元包括:多个选择器;
每个所述选择器根据所述数据选择信号确定数据输出信号;所述数据输出信号为根据所述输入缓冲单元的数据输入信号确定的信号。
3.根据权利要求1所述的一种片上网络路由器,其特征在于,所述路由计算-链路分配单元包括:多个计算-链路分配子单元;
每个计算-链路分配子单元对应相应方向的先入先出的缓存队列。
4.根据权利要求3所述的一种片上网络路由器,其特征在于,所述计算-链路分配子单元的个数为5个。
5.根据权利要求3所述的一种片上网络路由器,其特征在于,所述计算-链路分配子单元包括:路由计算模块、仲裁模块以及链路分配模块;
所述路由计算模块与所述输入缓冲单元连接;所述路由计算模块用于根据所述数据输入信号以及所述队列容量信号发起仲裁请求;所述仲裁请求为请求向输出缓冲单元的缓存队列传输数据包;
所述仲裁模块与所述路由计算模块连接;所述仲裁模块用于根据仲裁请求确定仲裁响应信号;若仲裁请求等到响应,则仲裁响应信号置为逻辑高电平,若未响应,则仲裁响应信号置为逻辑低电平;
所述链路分配模块与所述仲裁模块连接;所述链路分配模块用于根据仲裁响应信号确定用于驱动所述交叉开关单元的数据选择信号、输入缓冲单元的读使能信号以及输出缓冲单元的写使能信号。
6.根据权利要求1所述的一种片上网络路由器,其特征在于,所述流控制子单元的个数为5个。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111427346.6A CN113852574B (zh) | 2021-11-29 | 2021-11-29 | 一种片上网络路由器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111427346.6A CN113852574B (zh) | 2021-11-29 | 2021-11-29 | 一种片上网络路由器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113852574A CN113852574A (zh) | 2021-12-28 |
CN113852574B true CN113852574B (zh) | 2022-03-22 |
Family
ID=78982173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111427346.6A Active CN113852574B (zh) | 2021-11-29 | 2021-11-29 | 一种片上网络路由器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113852574B (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7706261B2 (en) * | 2004-08-27 | 2010-04-27 | Jinshen Sun | Queue-based active queue management process |
KR100922965B1 (ko) * | 2006-10-10 | 2009-10-22 | 삼성전자주식회사 | 네트워크온칩 장치와 이를 위한 동작 주파수 제어 방법 |
US8391281B2 (en) * | 2010-03-31 | 2013-03-05 | Toshiba America Research, Inc. | Router design for 3D network-on-chip |
US9485188B2 (en) * | 2013-02-01 | 2016-11-01 | International Business Machines Corporation | Virtual switching based flow control |
-
2021
- 2021-11-29 CN CN202111427346.6A patent/CN113852574B/zh active Active
Non-Patent Citations (1)
Title |
---|
时钟及面积优化的可配置片上网络路由器;胡东伟 等;《中国学术期刊(网络版)》;20211018;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN113852574A (zh) | 2021-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7957381B2 (en) | Globally asynchronous communication architecture for system on chip | |
CA2329542C (en) | System and method for scheduling message transmission and processing in a digital data network | |
US7483429B2 (en) | Method and system for flexible network processor scheduler and data flow | |
US20050157717A1 (en) | Method and system for transmitting messages in an interconnection network | |
WO1986002510A1 (en) | PACKET SWITCHED MULTIPLE QUEUE NxM SWITCH NODE AND PROCESSING METHOD | |
US10671554B1 (en) | Credit based flow control mechanism for use in multiple link width interconnect systems | |
CN111427835A (zh) | 一种基于混合路由算法的片上网络设计方法和装置 | |
CN116431079A (zh) | 数据读取、写入方法及装置、带宽转换装置和电子设备 | |
CN111224883B (zh) | 一种高阶路由器的瓦片结构及其构建的高阶路由器 | |
WO2022262341A1 (zh) | 一种数据调度系统、可重构处理器及数据调度方法 | |
CN114185840A (zh) | 一种三维多裸片互连网络结构 | |
CN113852574B (zh) | 一种片上网络路由器 | |
CN116383114B (zh) | 芯片、芯片互联系统、数据传输方法、电子设备和介质 | |
RU159583U1 (ru) | Многопроцессорный модуль цифровой обработки сигналов | |
Colajanni et al. | Performance analysis of circuit-switching interconnection networks with deterministic and adaptive routing | |
CN113553279B (zh) | 一种rdma通信加速集合通信的方法及系统 | |
KR100617386B1 (ko) | 네트웍 온 칩 어플리케이션을 위한 버터플라이 팻-트리를사용한 비동기 스위치 회로 | |
Berejuck et al. | Evaluation of silicon consumption for a connectionless network-on-chip | |
CN117221212B (zh) | 片上光网络低拥塞路由方法及相关设备 | |
CN112433962A (zh) | 数据传输电路及方法、核、芯片、电子设备及存储介质 | |
CN114760241B (zh) | 一种用于数据流架构的计算设备中的路由方法 | |
Dally | The J-machine network | |
Lin et al. | AnyNoC: new network on a chip switching using the shared-memory and output-queue techniques for complex Internet of things systems | |
CN112988653B (zh) | 数据处理电路、装置以及方法 | |
Mondinelli et al. | A 0.13/spl mu/m 1Gb/s/channel store-and-forward network on-chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |