CN101808032A - 面向静态XY路由算法的二维网格NoC路由器优化设计方法 - Google Patents
面向静态XY路由算法的二维网格NoC路由器优化设计方法 Download PDFInfo
- Publication number
- CN101808032A CN101808032A CN201010118584A CN201010118584A CN101808032A CN 101808032 A CN101808032 A CN 101808032A CN 201010118584 A CN201010118584 A CN 201010118584A CN 201010118584 A CN201010118584 A CN 201010118584A CN 101808032 A CN101808032 A CN 101808032A
- Authority
- CN
- China
- Prior art keywords
- input channel
- channel
- output channel
- input
- static
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013461 design Methods 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims abstract description 31
- 230000003068 static effect Effects 0.000 title claims abstract description 21
- 238000005457 optimization Methods 0.000 title claims abstract description 16
- 238000004891 communication Methods 0.000 claims description 40
- 230000005540 biological transmission Effects 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 6
- 239000000284 extract Substances 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 230000007246 mechanism Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种面向静态XY路由算法的二维网格片上网络路由器优化设计方法,该方法分别对路由器的输入和输出通道进行优化设计,并根据路由器在网格中的不同位置,对其进行异构设计。在输入通道中,由于静态XY路由算法中南、北方向的输入通道不向东、西方向的输出通道发出请求,且任一输入通道都不产生回传请求,因此对各输入通道中的路由逻辑分别进行简化。在输出通道中,东、西方向输出通道只需处理2个输入通道的请求,而其余通道也只需处理4个输入请求。对于二维网格结构的NoC,位于网格边缘和拐角的路由器分别只需4对和3对输入、输出通道。本发明可以有效提高片上网络路由器的最大工作频率,减小其硬件开销,有着良好的应用价值。
Description
技术领域
本发明涉及一种路由器优化设计方法,具体地说是一种面向静态XY路由算法的二维网格NoC路由器优化设计方法。
背景技术
随着半导体工艺技术的快速发展,系统芯片(System-on-Chip,SoC)逐渐成为微电子领域关注的焦点。然而,随着芯片所能集成的晶体管数目越来越为庞大,电路本身也变得越来越复杂,此时,片上通信问题成为集成电路设计的新瓶颈,为此,NoC这一概念被人们提出,并受到业界广泛的关注。
NoC(Network-on-Chip,NoC,片上网络)的核心思想是将计算机网络技术移植到集成电路设计中来,从体系结构上彻底解决片上通信的瓶颈问题,并同时解决全局时钟同步问题。它充分借鉴了分布式计算机系统的通信方式,用路由和分组交换技术替代传统的总线通信方式。由一系列通讯节点组成的结构化网络互连可以更好地控制连线的电气特性,提供更高的带宽,并能够支持多重并行通信。
二维网格架构NoC及其通讯节点如图1(a)、(b)所示,它由资源节点(Resource)、通讯节点(Router)、通道(Channel)和网络接口(Network Interface)组成,而通讯节点本身则由若干对输入、输出通道组成,在本架构中,其通道数为5对,即东(E)、南(S)、西(W)、北(N)以及本地(L)通道。
因此,作为NoC关键部件的通讯节点设计,即路由器的设计在整个系统设计中显得尤为重要,其设计的优劣将直接影响整个NoC系统的性能。
发明内容
本发明的目的是提供一种面向静态XY路由算法的二维网格NoC路由器优化设计方法,该方法中对路由器各输入通道及输出通道分别进行优化设计,并根据其在网格中所处位置的不同,采用通讯节点异构设计,满足整个系统对通讯性能的要求,提高了NoC系统中通讯网络的最大工作频率,降低了硬件开销。
本发明的目的是通过以下技术方案来实现的:
一种面向静态XY路由算法的二维网格NoC路由器优化设计方法,其特征在于该方法根据二维网格结构NoC中静态XY路由算法的特点,对路由器中各输入通道及输出通道分别进行优化设计,并根据路由器在网格中所处位置的不同,采用通讯节点异构设计,具体如下:
对于输入通道,南、北方向的输入通道不向东、西方向的输出通道发出请求,且任一输入通道都不产生回传请求;网络中的数据包首先沿着X方向传输,当到达目标节点所在列时再沿着Y方向传输,直至目标节点,并且不允许数据包沿180度方向回传;网络中的节点通过比较数据包的目标地址与自身地址以选择向某一输出通道发出传输请求;在输入通道中,对于南、北方向输入通道的路由单元简化为一次逻辑比较;对于本地输入通道的路由单元简化为两层逻辑比较;对于东、西方向输入通道的路由单元为三层逻辑比较;
对于输出通道,用作东面或西面的输出通道支持2个输入请求,用于南面、北面和本地的输出通道支持4个输入请求;
路由器位于网格不同位置时通道数不同,采用异构设计,位于网格中央为5对输入输出通道,网格边缘为4对输入输出通道,网格拐角处为3对输入输出通道。
本发明中,输入通道包括缓冲器和路由单元,路由单元从缓冲器提取包头,缓冲器分为两种:IB0和IB1,其中,IB0使用异步时钟实现,用于本地输入通道中;IB1使用相同时钟,用于东、西、南、北输入通道。每个输入通道中的缓冲器深度均通过参数进行配置;状态控制器根据输出通道的响应情况对缓冲器的读操作进行控制。
输出通道包括仲裁器、多路选择器和输出控制器,有两个以上输入通道同时向同一输出通道发出请求时,输出通道根据仲裁器的仲裁结果有选择地响应请求;仲裁器采用轮转优先级仲裁机制,当其检测到包头标志时,表示数据包传输开始;当检测到数据包结束标志时,表示当前数据包传送结束,并开始新一轮仲裁;多路选择器根据仲裁器的仲裁结果选择某一路数据输出;输出控制器根据仲裁结果和下游通道的状态控制数据的输出。
本发明面向实际应用,对于最常见的基于静态XY路由算法的二维网格结构NoC路由器设计提出了一种有效的优化方法,其有益效果是:提高了NoC路由器最大工作频率,减少了硬件开销,对改善NoC整体通讯性能有着积极良好的应用价值。
附图说明
图1(a)是NoC整体架构示意图;
图1(b)是NoC中通讯节点示意图;
图2是路由器输入通道结构示意图;
图3(a)是非优化路由算法逻辑示意图;
图3(b)是优化路由算法东面输入通道逻辑示意图;
图3(c)是优化路由算法南面输入通道逻辑示意图;
图3(d)是优化路由算法本地输入通道逻辑示意图;
图4是路由器输出通道结构示意图;
图5(a)是位于二维网格西侧边缘的路由器通道示意图;
图5(b)是位于二维网格西北拐角的路由器通道示意图;
图6是实施例1中优化与非优化设计的通讯节点实现结果比较示意图;
图7是4*4规模二维网格规则NoC结构示意图;
图8是实施例2中优化与非优化设计的通讯节点实现结果比较示意图。
具体实施方式
实施例1
一种面向静态XY路由算法的二维网格NoC路由器优化设计方法,该方法对路由器中各输入通道及输出通道分别进行优化设计,并根据路由器在网格中所处位置的不同,采用通讯节点异构设计。
首先,对于输入通道,其主要由缓冲器和路由单元构成,其结构示意图如图2所示。路由单元的功能是完成数据包的路径选择。在输入通道设计中,缓冲器的输出延时比较大(路由单元从缓冲器提取包头),且路由单元的逻辑设计相对较复杂。所以优化路由单元的设计即缩短该关键时序路径,对于通讯节点工作速度的提高有重要意义。
缓冲器分为两种:IB0和IB1。前者使用异步时钟实现,用于本地输入通道(INL)中;后者使用相同时钟,用于其余输入通道。同时,缓冲器的设计采用虫孔交换模型以降低节点的包延迟。因为根据任务特征恰当配置网络通道中缓冲器的深度有利于提高通信效率和降低资源消耗,因此在本设计中,每个输入通道中的缓冲器深度均可通过参数进行配置。状态控制器根据输出通道的响应情况对缓冲器的读操作进行控制。
静态XY路由算法是简单、易于实现的路由方法。在这种路由方法下,网络中的数据包首先沿着X方向传输,当到达目标节点所在列时再沿着Y方向传输,直至目标节点,并且不允许数据包沿180度方向回传。网络中的节点通过比较数据包的目标地址(Xd,Yd)与自身地址(X,Y)以选择向某一输出通道发出传输请求。该路由过程是由输入通道中的路由单元模块完成的。
通过对静态XY路由方法的分析可以发现,南、北方向的输入通道不向东、西方向的输出通道发出请求,且任一输入通道都不产生回传请求。采用传统的方法设计通讯节点时,各个路由单元的设计皆考虑向五个输出通道发出传送请求的可能性,每个通道都需要进行三层逻辑比较,于是其组合逻辑较复杂,限制了节点性能的提高,具体逻辑判断过程如图3(a)所示。
为了提高通讯节点的工作频率,对各个输入通道中的路由单元分别进行优化设计,从而简化其逻辑设计。
图3(b)、3(c)、3(d)分别给出了优化设计时东面、南面和本地输入通道(即INE,INS和INL)的路由算法,北面通道(INN)的设计与INS类似,而西面通道(INW)的设计与INE类似。由图3可知,INS、INN中的路由单元只需一次逻辑比较;而本地通道INL中的路由单元只需两层逻辑比较。虽然INW和INE仍需要三层逻辑比较,但同未优化时相比逻辑判断过程也已经得到有效简化。
本实施例中路由单元的设计采用静态XY路由算法,它从缓冲器提取数据包包头,并通过比较包头中的目标地址与本地地址选择向某一输出通道发出传送请求。鉴于本发明,在此分别设计了五类路由单元模块,并进一步设计了五类输入通道,分别用作通讯节点不同方向的通道。考虑到INW和INE中路由单元的逻辑复杂度,在其缓冲器与路由单元之间增加一级流水线以缩短关键路径。
对于输出通道,其示意图如图4所示。在传统设计中,各输出通道完全一样,因此每个输出通道皆需按照处理5个输入请求来设计,从而使设计较为复杂,除了会增加路径延迟外也浪费不少资源。仔细分析静态XY路由算法可以发现,东面和西面输出通道(OUTE,OUTW)只需处理2个输入通道的请求,而其余通道也只需处理4个输入请求,由此可以对各输出通道的仲裁器进行分别设计。而仲裁器作为输出通道中的主要部件,其设计复杂度理论上与K2(K为请求仲裁的输入通道数目)成正比,因此优化设计有利于降低输出通道复杂度。
传统上,搭建NoC网络的方法是通过例化同一通讯节点(同构节点)模块来实现网格中的所有节点,这势必会造成资源的浪费,因为处于网格边缘和拐角的节点并不需要5对输入输出通道。例如处在拐角的节点只需要3对通道,而处在边缘的节点只需要4对通道。因此,通过设计异构的通讯节点,可以降低NoC的资源消耗。
一个边缘节点由4对输入输出通道构成,图5(a)是边缘节点(西侧)的结构框图。它包含输入通道INE、INN、INS和INL各一个;还包含一个OUT2和三个OUT4;其余边缘节点的结构与之相似。图5(b)是拐角节点(西北角)的结构图,它由3对输入输出通道构成,分别是INE(OUT2)、INS(OUT2)、INL(OUT2);其余拐角节点的设计与之类似。
本实施例设计了两类输出通道:OUT2和OUT4。二者结构相类似,皆由仲裁器、多路选择器和输出控制器组成,如图4所示。区别在于前者支持2个输入请求,用作东面或西面的输出通道(OUTE和OUTW);而后者支持4个输入请求,适用于OUTS、OUTN及OUTL。当有两个以上输入通道同时向同一输出通道发出请求时,输出通道根据仲裁器的仲裁结果有选择地响应请求。仲裁器采用轮转优先级仲裁机制,当其检测到包头标志(Bop)时,表示数据包传输开始;当检测到数据包结束标志(Eop)时,表示当前数据包传送结束,并开始新一轮仲裁。多路选择器根据仲裁器的仲裁结果选择某一路数据输出;输出控制器根据仲裁结果和下游通道的状态控制数据的输出。
为了与现有技术对比,在此采用传统方式设计了一个结构相似的通讯节点,并将两者在Altera FPGA(Stratix II EP108OF1020C3)上的综合结果进行了比较。为了便于比较,将两类通讯节点的所有输入通道的缓冲器深度皆配置为4。结果表明,与传统方法设计的通讯节点相比,采用本发明设计的节点使用ALUT的数量减少35%,这是因为本发明大大降低了通讯节点的复杂度;节点复杂度的降低进一步将时钟频率提高了约15%。而两种设计所消耗寄存器数量相当,这是因为寄存器的使用量主要由缓冲器深度决定。其具体数值如图6所示
实施例2
基于本发明,搭建一个真实的二维网格架构NoC,其网络规模为4*4,采用的路由算法为静态XY路由算法,其整体结构框图如图7所示。
基于本发明讨论的NoC路由器设计优化方法,设计出五种输入通道(INE,NIS,INE,INN,INL)和两类输出通道(OUT2,OUT4),并以此为基础为二维网格架构NoC设计九类通讯节点:中央节点、边缘节点(4种)和拐角节点(4种),从而组建异构通讯节点的NoC通讯网络。
将采用本发明方法构建的通讯网络在FPGA上综合,并将其结果与采用同构通讯节点(即全部采用中央通讯节点结构)搭建的相同规模NoC网络进行比较。结果表明,异构节点实现的NoC通讯网络比同构节点实现的NoC通讯网络所消耗的ALUT减少33%,所耗的寄存器减少23%,而最大时钟频率提高52%。其具体结果如图8所示。
本发明可以有效提高NoC路由器最大工作频率,大幅减少其硬件开销,对改善片上网络整体通讯性能有着积极良好的应用价值。
Claims (4)
1.一种面向静态XY路由算法的二维网格NoC路由器优化设计方法,其特征在于该方法根据二维网格结构NoC中静态XY路由算法的特点,对路由器中各输入通道及输出通道分别进行优化设计,并根据路由器在网格中所处位置的不同,采用通讯节点异构设计,具体如下:
对于输入通道,南、北方向的输入通道不向东、西方向的输出通道发出请求,且任一输入通道都不产生回传请求;网络中的数据包首先沿着X方向传输,当到达目标节点所在列时再沿着Y方向传输,直至目标节点,并且不允许数据包沿180度方向回传;网络中的节点通过比较数据包的目标地址与自身地址以选择向某一输出通道发出传输请求;对于南、北方向输入通道的路由单元简化为一次逻辑比较;对于本地输入通道的路由单元简化为两层逻辑比较;对于东、西方向输入通道的路由单元为三层逻辑比较;
对于输出通道,用作东面或西面的输出通道支持2个输入请求,用于南面、北面和本地的输出通道支持4个输入请求;
路由器位于网格不同位置时通道数不同,采用异构设计,位于网格中央为5对输入输出通道,网格边缘为4对输入输出通道,网格拐角处为3对输入输出通道。
2.根据权利要求1所述的面向静态XY路由算法的二维网格NoC路由器优化设计方法,其特征在于:输入通道包括缓冲器和路由单元,路由单元从缓冲器提取包头,缓冲器分为两种:IB0和IB1,其中,IB0使用异步时钟实现,用于本地输入通道中;IB1使用相同时钟,用于东、西、南、北输入通道。
3.根据权利要求2所述的面向静态XY路由算法的二维网格NoC路由器优化设计方法,其特征在于:每个输入通道中的缓冲器深度均通过参数进行配置;状态控制器根据输出通道的响应情况对缓冲器的读操作进行控制。
4.根据权利要求1所述的面向静态XY路由算法的二维网格NoC路由器优化设计方法,其特征在于:输出通道包括仲裁器、多路选择器和输出控制器,有两个以上输入通道同时向同一输出通道发出请求时,输出通道根据仲裁器的仲裁结果有选择地响应请求;仲裁器采用轮转优先级仲裁机制,当其检测到包头标志时,表示数据包传输开始;当检测到数据包结束标志时,表示当前数据包传送结束,并开始新一轮仲裁;多路选择器根据仲裁器的仲裁结果选择某一路数据输出;输出控制器根据仲裁结果和下游通道的状态控制数据的输出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010101185844A CN101808032B (zh) | 2010-03-04 | 2010-03-04 | 面向静态XY路由算法的二维网格NoC路由器优化设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010101185844A CN101808032B (zh) | 2010-03-04 | 2010-03-04 | 面向静态XY路由算法的二维网格NoC路由器优化设计方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101808032A true CN101808032A (zh) | 2010-08-18 |
CN101808032B CN101808032B (zh) | 2012-07-25 |
Family
ID=42609654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010101185844A Expired - Fee Related CN101808032B (zh) | 2010-03-04 | 2010-03-04 | 面向静态XY路由算法的二维网格NoC路由器优化设计方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101808032B (zh) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102148763A (zh) * | 2011-04-28 | 2011-08-10 | 南京航空航天大学 | 一种应用于片上网络的动态路径分配方法及系统 |
CN102387086A (zh) * | 2011-12-09 | 2012-03-21 | 西安电子科技大学 | 具有QoS保障的深空网络路由方法 |
CN102685017A (zh) * | 2012-06-07 | 2012-09-19 | 桂林电子科技大学 | 一种基于fpga的片上网络路由器 |
CN102752207A (zh) * | 2012-07-06 | 2012-10-24 | 哈尔滨工业大学 | 可重配置的2D mesh片上网络结构及其重配置方法 |
CN103152275A (zh) * | 2013-03-15 | 2013-06-12 | 复旦大学 | 一种适用于片上网络的可配置交换机制的路由器 |
CN103580890A (zh) * | 2012-07-26 | 2014-02-12 | 深圳市中兴微电子技术有限公司 | 一种可重配置片上网络结构及其配置方法 |
CN104683263A (zh) * | 2015-01-26 | 2015-06-03 | 天津大学 | 缓解热点的片上网络拓扑结构 |
CN104994026A (zh) * | 2015-05-27 | 2015-10-21 | 复旦大学无锡研究院 | 一种应用于片上网络支持硬实时通信的路由开关 |
CN105022717A (zh) * | 2015-06-04 | 2015-11-04 | 中国航空无线电电子研究所 | 附加请求数优先级的片上网络资源仲裁方法及仲裁单元 |
CN105306382A (zh) * | 2014-07-28 | 2016-02-03 | 华为技术有限公司 | 一种无缓存noc数据处理方法及noc电子元件 |
WO2016082198A1 (zh) * | 2014-11-28 | 2016-06-02 | 华为技术有限公司 | 一种片上网络、通信控制方法及控制器 |
CN107332789A (zh) * | 2017-07-27 | 2017-11-07 | 兰州大学 | 基于click控制器的全异步人工神经元网络的通讯方法 |
CN109150731A (zh) * | 2018-09-19 | 2019-01-04 | 合肥工业大学 | 基于卷积神经网络的多播包连接电路及其路由方法 |
CN110351192A (zh) * | 2019-08-15 | 2019-10-18 | 电子科技大学 | 一种面向片上网络的多层次动态可选复合型路由控制方法 |
CN110460545A (zh) * | 2019-08-15 | 2019-11-15 | 电子科技大学 | 一种面向片上网络的阻塞疏导型的不定数据包长路由器的设计方法 |
CN111427835A (zh) * | 2020-03-13 | 2020-07-17 | 苏州浪潮智能科技有限公司 | 一种基于混合路由算法的片上网络设计方法和装置 |
CN113946541A (zh) * | 2021-10-15 | 2022-01-18 | 南京大学 | 一种具有轮询仲裁和地址编码更新简化功能的异步路由器 |
CN114584507A (zh) * | 2022-02-23 | 2022-06-03 | 中山大学 | 基于类脑处理器的数据处理方法、路由器及网络系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101232456A (zh) * | 2008-01-25 | 2008-07-30 | 浙江大学 | 一种分布式可测试片上网络路由器 |
CN101335606A (zh) * | 2008-07-25 | 2008-12-31 | 中国科学院计算技术研究所 | 一种高可靠片上网络路由器系统及其设计方法 |
CN101488922A (zh) * | 2009-01-08 | 2009-07-22 | 浙江大学 | 具备自适应路由能力的片上网络路由器及其实现方法 |
CN101534251A (zh) * | 2009-04-13 | 2009-09-16 | 浙江大学 | 一种在处理器中添加旁路来优化片上网络架构的方法 |
US20090285222A1 (en) * | 2008-05-15 | 2009-11-19 | International Business Machines Corporation | Network On Chip With Minimum Guaranteed Bandwidth For Virtual Communications Channels |
-
2010
- 2010-03-04 CN CN2010101185844A patent/CN101808032B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101232456A (zh) * | 2008-01-25 | 2008-07-30 | 浙江大学 | 一种分布式可测试片上网络路由器 |
US20090285222A1 (en) * | 2008-05-15 | 2009-11-19 | International Business Machines Corporation | Network On Chip With Minimum Guaranteed Bandwidth For Virtual Communications Channels |
CN101335606A (zh) * | 2008-07-25 | 2008-12-31 | 中国科学院计算技术研究所 | 一种高可靠片上网络路由器系统及其设计方法 |
CN101488922A (zh) * | 2009-01-08 | 2009-07-22 | 浙江大学 | 具备自适应路由能力的片上网络路由器及其实现方法 |
CN101534251A (zh) * | 2009-04-13 | 2009-09-16 | 浙江大学 | 一种在处理器中添加旁路来优化片上网络架构的方法 |
Cited By (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102148763B (zh) * | 2011-04-28 | 2013-12-25 | 南京航空航天大学 | 一种应用于片上网络的动态路径分配方法及系统 |
CN102148763A (zh) * | 2011-04-28 | 2011-08-10 | 南京航空航天大学 | 一种应用于片上网络的动态路径分配方法及系统 |
CN102387086A (zh) * | 2011-12-09 | 2012-03-21 | 西安电子科技大学 | 具有QoS保障的深空网络路由方法 |
CN102387086B (zh) * | 2011-12-09 | 2015-01-28 | 西安电子科技大学 | 具有QoS保障的深空网络路由方法 |
CN102685017A (zh) * | 2012-06-07 | 2012-09-19 | 桂林电子科技大学 | 一种基于fpga的片上网络路由器 |
CN102752207A (zh) * | 2012-07-06 | 2012-10-24 | 哈尔滨工业大学 | 可重配置的2D mesh片上网络结构及其重配置方法 |
CN102752207B (zh) * | 2012-07-06 | 2014-12-10 | 哈尔滨工业大学 | 可重配置的2D mesh片上网络结构及其重配置方法 |
CN103580890A (zh) * | 2012-07-26 | 2014-02-12 | 深圳市中兴微电子技术有限公司 | 一种可重配置片上网络结构及其配置方法 |
CN103580890B (zh) * | 2012-07-26 | 2018-08-28 | 深圳市中兴微电子技术有限公司 | 一种可重配置片上网络结构及其配置方法 |
CN103152275A (zh) * | 2013-03-15 | 2013-06-12 | 复旦大学 | 一种适用于片上网络的可配置交换机制的路由器 |
CN105306382A (zh) * | 2014-07-28 | 2016-02-03 | 华为技术有限公司 | 一种无缓存noc数据处理方法及noc电子元件 |
US10084710B2 (en) | 2014-07-28 | 2018-09-25 | Huawei Technologies Co., Ltd. | Data processing method of NOC without buffer and NOC electronic element |
US10554581B2 (en) | 2014-11-28 | 2020-02-04 | Huawei Technologies Co., Ltd. | Network on chip, communication control method, and controller |
WO2016082198A1 (zh) * | 2014-11-28 | 2016-06-02 | 华为技术有限公司 | 一种片上网络、通信控制方法及控制器 |
CN104683263A (zh) * | 2015-01-26 | 2015-06-03 | 天津大学 | 缓解热点的片上网络拓扑结构 |
CN104683263B (zh) * | 2015-01-26 | 2018-01-12 | 天津大学 | 缓解热点的片上网络拓扑结构 |
CN104994026A (zh) * | 2015-05-27 | 2015-10-21 | 复旦大学无锡研究院 | 一种应用于片上网络支持硬实时通信的路由开关 |
CN105022717A (zh) * | 2015-06-04 | 2015-11-04 | 中国航空无线电电子研究所 | 附加请求数优先级的片上网络资源仲裁方法及仲裁单元 |
CN107332789B (zh) * | 2017-07-27 | 2021-03-26 | 兰州大学 | 基于click控制器的全异步人工神经元网络的通讯方法 |
CN107332789A (zh) * | 2017-07-27 | 2017-11-07 | 兰州大学 | 基于click控制器的全异步人工神经元网络的通讯方法 |
CN109150731B (zh) * | 2018-09-19 | 2020-09-18 | 合肥工业大学 | 基于卷积神经网络的多播包连接电路及其路由方法 |
CN109150731A (zh) * | 2018-09-19 | 2019-01-04 | 合肥工业大学 | 基于卷积神经网络的多播包连接电路及其路由方法 |
CN110460545A (zh) * | 2019-08-15 | 2019-11-15 | 电子科技大学 | 一种面向片上网络的阻塞疏导型的不定数据包长路由器的设计方法 |
CN110351192A (zh) * | 2019-08-15 | 2019-10-18 | 电子科技大学 | 一种面向片上网络的多层次动态可选复合型路由控制方法 |
CN110460545B (zh) * | 2019-08-15 | 2021-04-06 | 电子科技大学 | 一种面向片上网络的阻塞疏导型的不定数据包长路由器的设计方法 |
CN111427835A (zh) * | 2020-03-13 | 2020-07-17 | 苏州浪潮智能科技有限公司 | 一种基于混合路由算法的片上网络设计方法和装置 |
CN111427835B (zh) * | 2020-03-13 | 2023-01-06 | 苏州浪潮智能科技有限公司 | 一种基于混合路由算法的片上网络设计方法和装置 |
CN113946541A (zh) * | 2021-10-15 | 2022-01-18 | 南京大学 | 一种具有轮询仲裁和地址编码更新简化功能的异步路由器 |
CN113946541B (zh) * | 2021-10-15 | 2023-09-08 | 南京大学 | 一种具有轮询仲裁和地址编码更新简化功能的异步路由器 |
CN114584507A (zh) * | 2022-02-23 | 2022-06-03 | 中山大学 | 基于类脑处理器的数据处理方法、路由器及网络系统 |
CN114584507B (zh) * | 2022-02-23 | 2023-07-04 | 中山大学 | 基于类脑处理器的数据处理方法、路由器及网络系统 |
Also Published As
Publication number | Publication date |
---|---|
CN101808032B (zh) | 2012-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101808032B (zh) | 面向静态XY路由算法的二维网格NoC路由器优化设计方法 | |
US10348563B2 (en) | System-on-chip (SoC) optimization through transformation and generation of a network-on-chip (NoC) topology | |
US10027433B2 (en) | Multiple clock domains in NoC | |
CN107454003B (zh) | 一种可动态切换工作模式的片上网络路由器及方法 | |
US20190266088A1 (en) | Backbone network-on-chip (noc) for field-programmable gate array (fpga) | |
US20140126572A1 (en) | Programmable logic device with integrated network-on-chip | |
Agrawal et al. | Simulation of network on chip for 3D router architecture | |
US11023377B2 (en) | Application mapping on hardened network-on-chip (NoC) of field-programmable gate array (FPGA) | |
CN102685017A (zh) | 一种基于fpga的片上网络路由器 | |
CN103595627A (zh) | 基于多播维序路由算法的NoC路由器及其路由算法 | |
CN105871730B (zh) | 基于网络编码的片上网络路由器 | |
Pontes et al. | Hermes-AA: A 65nm asynchronous NoC router with adaptive routing | |
CN103106173A (zh) | 多核处理器核间互联的方法 | |
CN105830416A (zh) | 一种片上网络、通信控制方法及控制器 | |
US10547514B2 (en) | Automatic crossbar generation and router connections for network-on-chip (NOC) topology generation | |
Alimi et al. | Network-on-chip topologies: Potentials, technical challenges, recent advances and research direction | |
Wang et al. | 3D network-on-chip design for embedded ubiquitous computing systems | |
US9864728B2 (en) | Automatic generation of physically aware aggregation/distribution networks | |
CN103152275A (zh) | 一种适用于片上网络的可配置交换机制的路由器 | |
CN207473606U (zh) | 基于click控制器的全异步人工神经元网络芯片的通讯电路 | |
CN103491023B (zh) | 用于三维torus光电混合网络的路由方法 | |
CN107113252A (zh) | 用于片上网络的并行方向解码电路 | |
CN103914429A (zh) | 用于粗粒度动态可重构阵列的多模式数据传输互连器 | |
CN203982379U (zh) | 用于粗粒度动态可重构阵列的多模式数据传输互连器 | |
CN101540786A (zh) | 面向外设需求的片上网络通讯的优化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120725 |