CN114465693B - 一种短距离多节点10MHz信号同步方法 - Google Patents

一种短距离多节点10MHz信号同步方法 Download PDF

Info

Publication number
CN114465693B
CN114465693B CN202210142216.6A CN202210142216A CN114465693B CN 114465693 B CN114465693 B CN 114465693B CN 202210142216 A CN202210142216 A CN 202210142216A CN 114465693 B CN114465693 B CN 114465693B
Authority
CN
China
Prior art keywords
10mhz
signal
node
equal
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210142216.6A
Other languages
English (en)
Other versions
CN114465693A (zh
Inventor
戎强
蔚保国
王彬
王永杰
范广伟
王铮
刘铁强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 54 Research Institute
Original Assignee
CETC 54 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 54 Research Institute filed Critical CETC 54 Research Institute
Priority to CN202210142216.6A priority Critical patent/CN114465693B/zh
Publication of CN114465693A publication Critical patent/CN114465693A/zh
Application granted granted Critical
Publication of CN114465693B publication Critical patent/CN114465693B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W4/00Services specially adapted for wireless communication networks; Facilities therefor
    • H04W4/80Services using short range communication, e.g. near-field communication [NFC], radio-frequency identification [RFID] or low energy communication
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W56/00Synchronisation arrangements
    • H04W56/001Synchronization between nodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提出了一种短距离多节点10MHz信号同步方法,属于时间频率信号产生技术领域;其利用对10MHz信号的时差测量和时延控制相结合的方法,对10MHz信号进行超前/滞后相位控制,实现不超过200米的多个分布式末节点之间10MHz信号的良好同步性能,任意两个末节点之间的10MHz信号同步精度≤0.1ns。本发明可用于为各类较短距离的分布式电子信息系统提供具有高精度同步性能的10MHz基准信号支撑。

Description

一种短距离多节点10MHz信号同步方法
技术领域
本发明涉及时间频率信号产生技术领域,特别是指一种短距离多节点10MHz信号同步方法。
背景技术
电子信息系统往往需要由一个统一的时间频率系统提供10MHz基准信号,并将该10MHz基准信号利用电缆或光线传递给若干个分布式的节点作为相应节点的基准时频信号,为了保持各个分布式节点之间的信息系统可以高精度协同运行,需要各个分布式节点之间具有高精度的同步性能,一般要求≤0.1ns。而不同链路的电缆或光线对于10MHz基准信号的传输时延往往是不尽相同的,这些分布式节点之间的10MHz信号也就难以保证良好的同步特性。
发明内容
有鉴于此,本发明提供了一种短距离多节点10MHz信号同步方法。其具有任意两个末节点之间的10MHz信号同步精度≤0.1ns的优点。
为了实现上述目的,本发明所采取的技术方案为:
一种短距离多节点10MHz信号同步方法,基于短距离多节点10MHz信号同步装置实现,所述短距离多节点10MHz信号同步装置包括顺次连接的时钟产生单元、等长电缆组件和便携式比相仪;
具体包括以下步骤:
步骤1,将时钟产生单元输出的一路固定相位的10MHz信号通过等长电缆组件传递给便携式比相仪的参考端,作为所有末节点的共用基准参考信号10MHz0;将时钟产生单元输出的N路(N≥2的正整数)相位可调整的10MHz信号分别通过等长电缆组件传递给N个末节点,作为业务信号10MHzi(i=1,2,…,N),在同步校准阶段10MHzi也是便携式比相仪的测量端信号;
步骤2,利用便携式比相仪测量第i路10MHzi信号与基准10MHz0信号的时差:
式中,Δφi单位为ns,为正数或负数,小数点后保留两位;
步骤3,在时钟产生单元,由Δφi实现第i路末节点的信号为10MHzi相对于基准参考信号10MHz0的相位同步配准,配准后同步残差
步骤4,重复步骤2和步骤3,直到完成全部N路信号的相位同步配准;任意两个末节点(设这两个节点为第j节点和第k节点,1≤j≤k≤N,j、k均为正整数)之间的同步精度为:
以此实现多个分布式末节点之间的同步精度≤0.1ns。
进一步的,所述短距离多节点10MHz信号同步装置的时钟产生单元由铷钟、分路器、10MHz信号调整支路、10MHz信号输出接口、按键面板、上位机接口构成;
所述时钟产生单元用于输出1路10MHz基准信号10MHz0,以及N路通过等长电缆传递到末节点的10MHz1、10MHz2、…10MHzi…、10MHzN信号;上位机接口可利用外部计算机基于便携式比相仪的测量结果分别对10MHz信号进行时延调整;按键面板也可进行时延调整;
在时钟产生单元中,10MHz信号调整支路由顺次连接的10倍频器、DDS模块、LPF滤波器、10MHz锁相环构成;10倍频器实现将10MHz信号倍频到100MHz,DDS模块实现对10MHz信号的时延调整得到10MHzi1信号,LPF滤波器实现对DDS输出的10MHzi1信号的低通滤波得到10MHzi2,10MHz锁相环实现对10MHzi2信号的净化提纯得到10MHzi
等长电缆组件实现将10MHz信号传递到末节点,电缆组件需经过严格的10MHz配相处理,以保证任意两根电缆引入的相对传输误差≤0.01n;
便携式比相仪可实现对任意一路末节点信号10MHzi与基准信号10MHz0的时差测量。
进一步的,步骤3所述具体内容包括以下步骤:
步骤301,利用按键或上位机对时钟产生单元实现对第i路10MHzi信号与基准10MHz0信号的时差调整量Δφi配置;
步骤302,时钟产生单元可实现时差调整量Δφi向相位调整量θi的自动转换:
其中,θi为正数时,表示10MHz信号需要向前调整,调整量θi;θi为负数时,表示10MHz信号需要向后调整,调整量|θi|;
步骤303,时钟产生单元的DDS模块以100MHz信号为时钟,在相位累加器对相位调整量θi进行超前/滞后补偿调整,进而实现第i路信号10MHzi相对于基准参考信号10MHz0的相位同步配准。
本发明采取上述技术方案所产生的有益效果在于:
本发明可实现不超过200米的多个分布式末节点之间10MHz信号的良好同步性能,任意两个末节点之间的10MHz信号同步精度≤0.1ns。
附图说明
图1为本发明实施例同步方法的流程图。
图2为本发明实施例的一种短距离多节点10MHz信号同步装置组成图。
图3为本发明实施例的第i路10MHz信号相位调整原理图。
具体实施方式
下面,结合附图和具体实施方式对本发明做进一步的说明。
为了更清楚地说明本发明实施例的技术方案,下面将对实施例的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
如图1至图3所示,一种短距离多节点10MHz信号同步装置与方法,具体包括如下步骤:
①构建一种短距离多节点10MHz信号同步装置,由时钟产生单元、等长电缆组件、便携式比相仪构成,一种短距离多节点10MHz信号同步装置组成图如图2所示。
②将时钟产生单元输出的一路固定相位的10MHz信号通过等长电缆组件传递给便携式比相仪的参考端,作为所有末节点的共用基准参考信号10MHz0;将时钟产生单元输出的N路(N≥2的正整数)相位可调整的10MHz信号分别通过等长电缆组件传递给N个末节点,作为业务信号10MHzi(i=1,2,…,N),在同步校准阶段10MHzi也是便携式比相仪的测量端信号。
③利用便携式比相仪测量第i路10MHzi信号与基准10MHz0信号的时差:
这里,Δφi单位为ns,可以为正数,也可以是负数,小数点后保留两位。
④在时钟产生单元,由Δφi实现第i路末节点的信号为10MHzi相对于基准参考信号10MHz0的相位同步配准,配准后同步残差
⑤重复步骤③-④,直到完成全部N路信号的相位同步配准。任意两个末节点(设这两个节点为第j节点和第k节点,1≤j≤k≤N,j、k均为正整数)之间的同步精度为:
这样,即可实现多个分布式末节点之间的同步精度≤0.1ns。
步骤①构建的一种短距离多节点10MHz信号同步装置各组成部分及功能具体内容包括以下步骤:
(101)时钟产生单元由铷钟、分路器、10MHz信号调整支路、10MHz信号输出接口、按键面板、上位机接口构成。时钟单元可输出1路10MHz基准信号10MHz0,以及N路通过等长电缆传递到末节点的10MHz1、10MHz2、…10MHzi…、10MHzN信号;上位机接口可利用外部计算机基于便携式比相仪的测量结果分别对10MHz信号进行时延调整;也可通过按键面板进行时延调整。
(102)在时钟产生单元中,10MHz信号调整支路由10倍频器、DDS模块、LPF滤波器、10MHz锁相环构成,如图3所示。10倍频器实现将10MHz信号倍频到100MHz,DDS模块实现对10MHz信号的时延调整得到10MHzi1信号,LPF滤波器实现对DDS输出的10MHzi1信号的低通滤波得到10MHzi2,10MHz锁相环实现对10MHzi2信号的净化提纯得到10MHzi
(103)等长电缆组件实现将10MHz信号传递到末节点,电缆组件需经过严格的10MHz配相处理,以保证任意两根电缆引入的相对传输误差≤0.01ns。
(104)便携式比相仪可实现对任意一路末节点信号10MHzi与基准信号10MHz0的时差测量。
步骤④在时钟产生单元由Δφi实现第i路末节点的信号为10MHzi相对于基准参考信号10MHz0的相位同步配准的具体内容包括以下步骤:
(401)利用按键或上位机对时钟产生单元实现对第i路10MHzi信号与基准10MHz0信号的时差调整量Δφi配置。
(402)时钟产生单元可实现时差调整量Δφi向相位调整量θi的自动转换:
其中,θi为正数时,表示10MHz信号需要向前调整,调整量θi;θi为负数时,表示10MHz信号需要向后调整,调整量|θi|。
(403)时钟产生单元的DDS模块以100MHz信号为时钟,在相位累加器对相位调整量θi进行超前/滞后补偿调整,进而实现第i路信号10MHzi相对于基准参考信号10MHz0的相位同步配准。
总之,本发明提出了一种短距离多节点10MHz信号同步装置与方法,利用对10MHz信号的时差测量和时延控制相结合的方法,对10MHz信号进行超前/滞后相位控制,实现不超过200米的多个分布式末节点之间10MHz信号的良好同步性能,任意两个末节点之间的10MHz信号同步精度≤0.1ns。

Claims (3)

1.一种短距离多节点10MHz信号同步方法,其特征在于,基于短距离多节点10MHz信号同步装置实现,所述短距离多节点10MHz信号同步装置包括顺次连接的时钟产生单元、等长电缆组件和便携式比相仪;
具体包括以下步骤:
步骤1,将时钟产生单元输出的一路固定相位的10MHz信号通过等长电缆组件传递给便携式比相仪的参考端,作为所有末节点的共用基准参考信号10MHz0;将时钟产生单元输出的N路,N≥2的正整数,相位可调整的10MHz信号分别通过等长电缆组件传递给N个末节点,作为业务信号10MHzi,i=1,2,…,N,在同步校准阶段10MHzi也是便携式比相仪的测量端信号;
步骤2,利用便携式比相仪测量第i路10MHzi信号与基准10MHz0信号的时差:
式中,Δφi单位为ns,为正数或负数,小数点后保留两位;
步骤3,在时钟产生单元,由Δφi实现第i路末节点的信号为10MHzi相对于基准参考信号10MHz0的相位同步配准,配准后同步残差
步骤4,重复步骤2和步骤3,直到完成全部N路信号的相位同步配准;任意两个末节点,设这两个节点为第j节点和第k节点,1≤j≤k≤N,j、k均为正整数,之间的同步精度为:
以此实现多个分布式末节点之间的同步精度≤0.1ns。
2.根据权利要求1所述的一种短距离多节点10MHz信号同步方法,其特征在于,所述短距离多节点10MHz信号同步装置的时钟产生单元由铷钟、分路器、10MHz信号调整支路、10MHz信号输出接口、按键面板、上位机接口构成;
所述时钟产生单元用于输出1路10MHz基准信号10MHz0,以及N路通过等长电缆传递到末节点的10MHz1、10MHz2、…10MHzi…、10MHzN信号;上位机接口可利用外部计算机基于便携式比相仪的测量结果分别对10MHz信号进行时延调整;按键面板也可进行时延调整;
在时钟产生单元中,10MHz信号调整支路由顺次连接的10倍频器、DDS模块、LPF滤波器、10MHz锁相环构成;10倍频器实现将10MHz信号倍频到100MHz,DDS模块实现对10MHz信号的时延调整得到10MHzi1信号,LPF滤波器实现对DDS输出的10MHzi1信号的低通滤波得到10MHzi2,10MHz锁相环实现对10MHzi2信号的净化提纯得到10MHzi
等长电缆组件实现将10MHz信号传递到末节点,电缆组件需经过严格的10MHz配相处理,以保证任意两根电缆引入的相对传输误差≤0.01n;
便携式比相仪可实现对任意一路末节点信号10MHzi与基准信号10MHz0的时差测量。
3.根据权利要求1所述的一种短距离多节点10MHz信号同步方法,其特征在于,所述步骤3具体内容包括以下步骤:
步骤301,利用按键或上位机对时钟产生单元实现对第i路10MHzi信号与基准10MHz0信号的时差调整量Δφi配置;
步骤302,时钟产生单元可实现时差调整量Δφi向相位调整量θi的自动转换:
其中,θi为正数时,表示10MHz信号需要向前调整,调整量θi;θi为负数时,表示10MHz信号需要向后调整,调整量|θi|;
步骤303,时钟产生单元的DDS模块以100MHz信号为时钟,在相位累加器对相位调整量θi进行超前/滞后补偿调整,进而实现第i路信号10MHzi相对于基准参考信号10MHz0的相位同步配准。
CN202210142216.6A 2022-02-16 2022-02-16 一种短距离多节点10MHz信号同步方法 Active CN114465693B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210142216.6A CN114465693B (zh) 2022-02-16 2022-02-16 一种短距离多节点10MHz信号同步方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210142216.6A CN114465693B (zh) 2022-02-16 2022-02-16 一种短距离多节点10MHz信号同步方法

Publications (2)

Publication Number Publication Date
CN114465693A CN114465693A (zh) 2022-05-10
CN114465693B true CN114465693B (zh) 2024-04-30

Family

ID=81413865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210142216.6A Active CN114465693B (zh) 2022-02-16 2022-02-16 一种短距离多节点10MHz信号同步方法

Country Status (1)

Country Link
CN (1) CN114465693B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017146774A (ja) * 2016-02-17 2017-08-24 富士通株式会社 処理装置、論理シミュレータ、および設計検証方法
CN111431655A (zh) * 2020-03-30 2020-07-17 中国电子科技集团公司第五十四研究所 一种高精度xpps时延一致性实现方法
CN112583404A (zh) * 2020-11-12 2021-03-30 北京遥测技术研究所 一种导航增强系统的高精度时频基准源
CN113810248A (zh) * 2021-09-16 2021-12-17 中国电子科技集团公司第五十四研究所 一种面向分布式时频链路信号同步性能的测试与评估方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017146774A (ja) * 2016-02-17 2017-08-24 富士通株式会社 処理装置、論理シミュレータ、および設計検証方法
CN111431655A (zh) * 2020-03-30 2020-07-17 中国电子科技集团公司第五十四研究所 一种高精度xpps时延一致性实现方法
CN112583404A (zh) * 2020-11-12 2021-03-30 北京遥测技术研究所 一种导航增强系统的高精度时频基准源
CN113810248A (zh) * 2021-09-16 2021-12-17 中国电子科技集团公司第五十四研究所 一种面向分布式时频链路信号同步性能的测试与评估方法

Also Published As

Publication number Publication date
CN114465693A (zh) 2022-05-10

Similar Documents

Publication Publication Date Title
US10727842B2 (en) Bi-directional interface for device feedback
US9825756B2 (en) Skew management for PAM communication systems
CN108614271B (zh) 一种带反馈校正的多通道超声波任意波形信号发生器
Carstensen et al. A converter control field bus protocol for power electronic systems with a synchronization accuracy of±5ns
US11799578B2 (en) Time synchronization method and device, network node device
CN106970679B (zh) 一种基于时间-数字转换器电路的多芯片同步结构
CN114142957B (zh) 一种远距离时频设备测试方法
CN114465693B (zh) 一种短距离多节点10MHz信号同步方法
US7590212B2 (en) System and method for adjusting the phase of a frequency-locked clock
US8169347B2 (en) Parallel-to-serial converter and parallel data output device
CN116299259A (zh) 一种基于RFSoC的相参多通道收发系统及方法
CN115826674A (zh) 毫赫兹级别频率步进的时钟信号发生器实现方法及系统
CN215768986U (zh) 数字雷达中频信号处理单元及数字相控阵雷达
CN114527928A (zh) 数据采集卡、数据采集系统
US7773006B2 (en) Systems and methods of parallel to serial conversion
CN112946583A (zh) 中频信号处理单元及具有其的数字相控阵雷达
CN220043390U (zh) 一种低抖动自适应双通道秒脉冲分发装置
CN113438066B (zh) 多通道设备和用于多通道设备的信号处理方法
CN116301199B (zh) 信号生成系统及方法
CN114285516B (zh) 时间同步精度增强的光纤时间频率传递系统与传递方法
CN111837339B (zh) 锁相环电路以及应用锁相环电路的设备
CN110784278B (zh) 一种基于卫星双向的远程时间复现系统
CN114520656A (zh) 一种具有相位自同步能力的时频信号产生方法
JP3487228B2 (ja) マンチェスタ符号化装置
CN114124342A (zh) 一种时钟频率保持系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant