CN114520656A - 一种具有相位自同步能力的时频信号产生方法 - Google Patents
一种具有相位自同步能力的时频信号产生方法 Download PDFInfo
- Publication number
- CN114520656A CN114520656A CN202210142214.7A CN202210142214A CN114520656A CN 114520656 A CN114520656 A CN 114520656A CN 202210142214 A CN202210142214 A CN 202210142214A CN 114520656 A CN114520656 A CN 114520656A
- Authority
- CN
- China
- Prior art keywords
- signal
- time
- 1pps
- frequency
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000005259 measurement Methods 0.000 claims abstract description 10
- 230000000630 rising effect Effects 0.000 claims description 19
- 238000007493 shaping process Methods 0.000 claims description 16
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000007774 longterm Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供了一种具有相位自同步能力的时频信号产生方法，属于时间频率信号产生技术领域；利用对时频信号的相位测量和时延控制相结合的方法，对输出的1pps信号、10MHz信号、10.23MHz信号进行精细相位控制，实现这三种输出信号在整秒时刻的相位自动同步。本发明用于为北斗卫星导航系统的地面运控分系统、测量与通信分系统、导航信号地面接收分系统等核心系统提供具有良好开机特性和长期运行特性的时频信号保障。
Description
技术领域
本发明涉及时间频率信号产生技术领域，特别是指一种具有相位自同步能力的时频信号产生方法。
背景技术
导航类电子信息系统往往需要在整秒时刻具有高精度相位同步特性的1pps信号、10MHz信号、10.23MHz信号，且要求时间频率设备具有良好的开机特性和运行特性。当前常用的时频信号产生装置一般都具有高精度的1pps信号、10MHz信号、10.23MHz信号产生能力，但往往存以下两方面的问题：
一是开机特性存在随机性。时频装置开机后1pps信号、10MHz信号、10.23MHz信号的初始相对相位是随机出现的，会直接导致导航类信息系统链路时延的初相难以确定。
二是运行特性存在随机漂移。在系统长期运行过程中，输出的1pps信号、10MHz信号、10.23MHz信号的相对相位会出现缓慢漂移，会直接导致导航类信息系统链路时延的相对漂移。
发明内容
本发明针对导航类电子信息系统时频信号产生设备开机特性存在随机性、运行特性存在随机漂移的问题，提供一种具有相位自同步能力的时频信号产生方法，该方法可实现输出的1pps信号、10MHz信号、10.23MHz信号在每次开机以及连续运行过程中自动保持相位同步。
本发明的目的是这样实现的：
一种具有相位自同步能力的时频信号产生方法，基于具有相位自同步能力的时频信号产生装置实现，所述时频信号产生装置包括主时钟单元、时差测量单元、1pps信号产生支路和时频信号产生支路，所述时频信号产生支路包括顺次连接的8倍频器、DDS相位调整模块、低通滤波器和锁相环；
具体包括以下步骤：
步骤101，在时频信号产生支路，8倍频器以主时钟单元提供的时频-0信号为参考产生8倍时频信号，DDS相位调整模块以8倍时频信号为时钟、结合时差测量模块的调整量δXMHz生成经过相位调整的时频-1信号，经低通滤波器处理生成时频-2信号，经锁相环模块后
其中，δXMHz为正数时，表示XMHz信号滞后1pps信号，需要向前调整量为δXMHz；δXMHz为负数时，表示XMHz信号超前1pps信号，需要向后调整量为|δXMHz|。随着δXMHz的大步进调整，系统输出的XMHz会出现一次相位跳变，待XMHz锁相环重新锁定后，XMHz信号正向过零点与1pps信号上升沿的同步精度≤0.1ns；
步骤104，在系统运行期间，时差测量模块仍然保持对输出时频信号和1pps信号的时差进行不间断测量，由于系统指标要求时频信号正向过零点与1pps信号上升沿的同步精度≤0.1ns，因此，这里取ΔT1pps-XMHz的门限为0.05ns，即当|ΔT1pps-XMHz|≥0.05ns时，需进行DDS相位调整，相位调整量为δXMHz；由于系统运行期间不允许出现XMHz信号的跳变，因此需要对DDS的相位调整进行最小步进的调整，具有32位加法器的DDS的最小步进ΔStep为：
这里，采用每秒钟进行一次相位调整，则需要的调整次数M为：
在DDS模块中，每秒钟进行最小步进ΔStep的调整，共需要进行M次的调整，实现将时频信号正向过零点与1pps信号上升沿的同步精度调整到≤0.05ns的范围内。
进一步的，所述时频信号产生输出系统时频信号；
步骤102，在时差测量单元，整形模块将正弦信号整形成为方波信号，再经分频模块得到1pps-1信号，时差测量模块对1pps信号与1pps-1信号的时差进行测量，从而得到1pps与时频信号的时差ΔT1pps-XMHz；
步骤103，在系统初始加电运行时，待锁相环锁定后，将ΔT1pps-XMHz直接转化为DDS的单次相位调整量δXMHz进行一次性调整，转换公式如下：
支路包括10MHz信号产生支路和10.23MHz信号产生支路，所述1pps信号产生支路、10MHz信号产生支路和10.23MHz信号产生支路均与主时钟单元连接；所述时频信号产生支路均包括顺次连接的8倍频器、DDS相位调整模块、低通滤波器和锁相环；所述1pps信号产生支路包括顺次连接的第一10Mpps分频器和驱动放大模块；所述时差测量单元包括第二10Mpps分频器、10.23Mpps分频器和两个整形模块；
所述时差测量单元的两个的整形模块的输入端均与1pps信号产生支路的驱动放大模块的输出端连接，其中一整形模块的输出端与第二10Mpps分频器的输入端连接，第二10Mpps分频器的输出端与10MHz信号产生支路的DDS相位调整模块连接；另一整形模块的输出端与10.23Mpps分频器的输入端连接，10.23Mpps分频器的输出端与10.23MHz信号产生支路的DDS相位调整模块连接。
本发明的有益效果在于：
(1)本发明可实现1pps信号、10MHz信号、信号、10.23MHz信号的高精度初始相位同步，具有良好的开机特性。
(2)本发明可实现1pps信号、10MHz信号、信号、10.23MHz信号的高精度长期运行相位同步，具有良好的运行特性。
附图说明
图1是本发明实施例的具有相位自同步能力的时频信号产生装置组成结构示意图。
图2是本发明实施例的三种输出信号在整秒时刻的相位自动同步示意图。
图3为本发明实施例的具有相位自同步能力的时频信号产生装置连接关系示意图图。
图4为本发明实施例的10MHz信号生成及相位同步控制原理图。
图5为本发明实施例的10.23MHz信号生成及相位同步控制原理图。
具体实施方式
下面结合附图对本发明作更进一步的说明。
如图1-5所示，一种具有相位自同步能力的时频信号产生装置与方法，具体包括如下步骤：
①构建具有相位自同步能力的时频信号产生装置，由主时钟单元、时差测量单元、1pps信号产生支路、10MHz信号产生支路、10.23MHz信号产生支路等五个单元构成，实现输出的10MHz信号、10.23MHz信号正向过零点与1pps信号上升沿在整秒时刻的高精度相位同步≤0.1ns。
②1pps信号的产生由主时钟单元和1pps信号产生支路来实现,它以10MHz-0主时钟信号为参考，经10M分频器产生初始1pps信号，经驱动放大模块产生代表系统整秒时刻的1pps信号。
③10MHz信号的产生由主时钟单元、时差测量单元和10MHz信号产生支路实现，实现输出的10MHz信号正向过零点与1pps信号上升沿的同步精度≤0.1ns。
④10.23MHz信号的产生由主时钟单元、时差测量单元和10.23MHz信号产生支路实现，实现输出的10.23MHz信号正向过零点与1pps信号上升沿的同步精度≤0.1ns。
步骤①构建具有相位自同步能力的时频信号产生装置，并实现输出10MHz信号、10.23MHz信号正向过零点与1pps信号上升沿在整秒时刻的高精度相位同步≤0.1ns具体包括以下步骤：
(101)具有相位自同步能力的时频信号产生装置的组成原理及连接关系如图3所示，由主时钟单元、时差测量单元、1pps信号产生支路、10MHz信号产生支路、10.23MHz信号产生支路等五个单元构成。
(102)主时钟单元由10MHz时钟和整形单元等共两个模块构成，输出信号为10Mpps-0信号，为整个装置通过统一的高精度时钟参考信号。
(103)时差测量单元由10MHz整形模块、10Mpps分频模块、整形模块、10.23MHz整形模块、10.23Mpps分频模块、时差测量模块等共六个模块构成，可输出10MHz信号、10.23MHz信号正向过零点与1pps信号上升沿在整秒时刻的时差信息。
(104)1pps信号产生支路由10Mpps分频模块、驱动放大模块等共两个模块构成，实现1pps信号的生成和驱动放大输出。
(105)10MHz信号产生支路由10Mpps分频模块、DDS相位调整模块、10MHz锁相环等共三个模块，实现10MHz信号的生成。
(106)10.23MHz信号产生支路由10.23Mpps分频模块、DDS相位调整模块、10.23MHz锁相环等共三个模块构成，实现10.23MHz信号的生成。
步骤③实现输出的10MHz信号正向过零点与1pps信号上升沿的同步精度≤0.1ns具体包括以下步骤：
(301)在10MHz信号产生支路，8倍频器以主时钟单元提供的10MHz-0信号为参考产生80MHz信号，DDS模块以80MHz信号为时钟、结合时差测量模块的调整量δ10MHz生成经过相位调整的10MHz-1信号，经低通滤波器LPF模块处理生成10MHz-2信号，经10MHz锁相环模块后输出系统10MHz信号。
(302)在时差测量单元，整形模块将10MHz信号整形成为10Mpps信号，再经10M分频模块得到1pps-1信号，时差测量模块对1pps信号与1pps-1信号的时差进行测量，从而得到1pps与10MHz信号的时差ΔT1pps-10MHz。
(303)在系统初始加电运行时，待10MHz锁相环锁定后，测量得到的初始ΔT1pps-10MHz一般情况下数值较大，因此，可以将ΔT1pps-10MHz直接转化为DDS的单次相位调整量δ10MHz进行一次性大步进调整，转换公式如下：
其中，δ10MHz为正数时，表示10MHz信号滞后1pps信号，需要向前调整量为δ10MHz；δ10MHz为负数时，表示10MHz信号超前1pps信号，需要向后调整量为|δ10MHz|。随着δ10MHz的大步进调整，系统输出的10MHz会出现一次相位跳变，10MHz锁相环也可能会出现短暂的失锁，待10MHz锁相环重新锁定后，10MHz信号正向过零点与1pps信号上升沿的同步精度应≤0.1ns。
(304)在系统运行期间，时差测量模块仍然保持对输出10MHz信号和1pps信号的时差进行不间断测量，由于系统指标要求10MHz信号正向过零点与1pps信号上升沿的同步精度≤0.1ns，因此，这里取ΔT1pps-10MHz的门限为0.05ns，即当|ΔT1pps-10MHz|≥0.05ns时，需进行DDS相位调整，相位调整量为δ10MHz。由于系统运行期间不允许出现10MHz信号的跳变，因此需要对DDS的相位调整进行最小步进的调整，具有32位加法器的DDS的最小步进ΔStep为：
这里，采用每秒钟进行一次相位调整，则需要的调整次数M为：
在DDS模块中，每秒钟进行最小步进ΔStep的调整，共需要进行M次的调整，可缓缓的实现将10MHz信号正向过零点与1pps信号上升沿的同步精度调整到≤0.05ns的范围内，不会引起10MHz信号的跳变和10MHz锁相环的失锁。
步骤④实现输出的10.23MHz信号正向过零点与1pps信号上升沿的同步精度≤0.1ns具体包括以下步骤：
(401)在10.23MHz信号产生支路，8倍频器以主时钟单元提供的10MHz-0信号为参考产生80MHz信号，DDS模块以80MHz信号为时钟、结合时差测量模块的调整量δ10.23MHz生成经过相位调整的10.23MHz-1信号，经低通滤波器LPF模块处理生成10.23MHz-2信号，经10.23MHz锁相环模块后输出系统10.23MHz信号。
(402)在时差测量单元，整形模块将10.23MHz信号整形成为10.23Mpps信号，再经10.23M分频模块得到1pps-2信号，时差测量模块对1pps信号与1pps-2信号的时差进行测量，从而得到1pps与10.23MHz信号的时差ΔT1pps-10.23MHz。
(403)在系统初始加电运行时，待10.23MHz锁相环锁定后，测量得到的初始ΔT1pps-10.23MHz一般情况下数值较大，因此，可以将ΔT1pps-10.23MHz直接转化为DDS的单次相位调整量δ10.23MHz进行一次性大步进调整，转换公式如下：
其中，δ10.23MHz为正数时，表示10.23MHz信号滞后1pps信号，需要向前调整量为δ10.23MHz；δ10.23MHz为负数时，表示10.23MHz信号超前1pps信号，需要向后调整量为|δ10.23MHz|。随着δ10.23MHz的大步进调整，系统输出的10.23MHz会出现一次相位跳变，10.23MHz锁相环也可能会出现短暂的失锁，待10.23MHz锁相环重新锁定后，10.23MHz信号正向过零点与1pps信号上升沿的同步精度应≤0.1ns。
(404)在系统运行期间，时差测量模块仍然保持对输出10.23MHz信号和1pps信号的时差进行不间断测量，由于系统指标要求10.23MHz信号正向过零点与1pps信号上升沿的同步精度≤0.1ns，因此，这里取ΔT1pps-10.23MHz的门限为0.05ns，即当|ΔT1pps-10.23MHz|≥0.05ns时，需进行DDS相位调整，相位调整量为δ10.23MHz。由于系统运行期间不允许出现10.23MHz信号的跳变，因此需要对DDS的相位调整进行最小步进的调整，具有32位加法器的DDS的最小步进为ΔStep，这里，采用每秒钟进行一次相位调整，则需要的调整次数N为：
在DDS模块中，每秒钟进行最小步进ΔStep的调整，共需要进行N次的调整，可缓缓的实现将10.23MHz信号正向过零点与1pps信号上升沿的同步精度调整到≤0.05ns的范围内，不会引起10.23MHz信号的跳变和10.23MHz锁相环的失锁。
总之，本发明提出了一种具有相位自同步能力的时频信号产生装置与方法，利用对时频信号的相位测量和时延控制相结合的方法，对输出的1pps信号、10MHz信号、10.23MHz信号进行精细相位控制，实现输出信号在整秒时刻的相位自动同步，从而具有良好的开机特性和运行特性。
Claims (2)
1.一种具有相位自同步能力的时频信号产生方法，其特征在于，基于具有相位自同步能力的时频信号产生装置实现，所述时频信号产生装置包括主时钟单元、时差测量单元、1pps信号产生支路和时频信号产生支路，所述时频信号产生支路包括顺次连接的8倍频器、DDS相位调整模块、低通滤波器和锁相环；
具体包括以下步骤：
步骤101，在时频信号产生支路，8倍频器以主时钟单元提供的时频-0信号为参考产生8倍时频信号，DDS相位调整模块以8倍时频信号为时钟、结合时差测量模块的调整量δXMHz生成经过相位调整的时频-1信号，经低通滤波器处理生成时频-2信号，经锁相环模块后输出系统时频信号；
步骤102，在时差测量单元，整形模块将正弦信号整形成为方波信号，再经分频模块得到1pps-1信号，时差测量模块对1pps信号与1pps-1信号的时差进行测量，从而得到1pps与时频信号的时差ΔT1pps-XMHz；
步骤103，在系统初始加电运行时，待锁相环锁定后，将ΔT1pps-XMHz直接转化为DDS的单次相位调整量δXMHz进行一次性调整，转换公式如下：
其中，δXMHz为正数时，表示XMHz信号滞后1pps信号，需要向前调整量为δXMHz；δXMHz为负数时，表示XMHz信号超前1pps信号，需要向后调整量为|δXMHz|。随着δXMHz的大步进调整，系统输出的XMHz会出现一次相位跳变，待XMHz锁相环重新锁定后，XMHz信号正向过零点与1pps信号上升沿的同步精度≤0.1ns；
步骤104，在系统运行期间，时差测量模块仍然保持对输出时频信号和1pps信号的时差进行不间断测量，由于系统指标要求时频信号正向过零点与1pps信号上升沿的同步精度≤0.1ns，因此，这里取ΔT1pps-XMHz的门限为0.05ns，即当|ΔT1pps-XMHz|≥0.05ns时，需进行DDS相位调整，相位调整量为δXMHz；由于系统运行期间不允许出现XMHz信号的跳变，因此需要对DDS的相位调整进行最小步进的调整，具有32位加法器的DDS的最小步进ΔStep为：
这里，采用每秒钟进行一次相位调整，则需要的调整次数M为：
在DDS模块中，每秒钟进行最小步进ΔStep的调整，共需要进行M次的调整，实现将时频信号正向过零点与1pps信号上升沿的同步精度调整到≤0.05ns的范围内。
2.根据权利要求1所述的一种具有相位自同步能力的时频信号产生方法，其特征在于，所述时频信号产生支路包括10MHz信号产生支路和10.23MHz信号产生支路，所述1pps信号产生支路、10MHz信号产生支路和10.23MHz信号产生支路均与主时钟单元连接；所述时频信号产生支路均包括顺次连接的8倍频器、DDS相位调整模块、低通滤波器和锁相环；所述1pps信号产生支路包括顺次连接的第一10Mpps分频器和驱动放大模块；所述时差测量单元包括第二10Mpps分频器、10.23Mpps分频器和两个整形模块；
所述时差测量单元的两个的整形模块的输入端均与1pps信号产生支路的驱动放大模块的输出端连接，其中一整形模块的输出端与第二10Mpps分频器的输入端连接，第二10Mpps分频器的输出端与10MHz信号产生支路的DDS相位调整模块连接；另一整形模块的输出端与10.23Mpps分频器的输入端连接，10.23Mpps分频器的输出端与10.23MHz信号产生支路的DDS相位调整模块连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210142214.7A CN114520656A (zh) | 2022-02-16 | 2022-02-16 | 一种具有相位自同步能力的时频信号产生方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210142214.7A CN114520656A (zh) | 2022-02-16 | 2022-02-16 | 一种具有相位自同步能力的时频信号产生方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114520656A true CN114520656A (zh) | 2022-05-20 |
Family
ID=81599735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210142214.7A Pending CN114520656A (zh) | 2022-02-16 | 2022-02-16 | 一种具有相位自同步能力的时频信号产生方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114520656A (zh) |
-
2022
- 2022-02-16 CN CN202210142214.7A patent/CN114520656A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9025715B1 (en) | Systems and methods for compensating a phase of a local clock of a storage device | |
| CN107040488B (zh) | 基于fpga的极低信噪比的载波跟踪方法及跟踪装置 | |
| CA1215750A (en) | Digital phase correlator | |
| CN101547296B (zh) | 延迟闭锁回路的电路及方法 | |
| US9548858B1 (en) | Skew management for PAM communication systems | |
| CN101419483B (zh) | 基于锁相环的时钟发生器及时钟发生方法 | |
| CN102611516A (zh) | 高精度同步时钟的生成方法及装置 | |
| CN101807918B (zh) | 基于同步坐标系的单相锁相环及其实现方法 | |
| CN102315927A (zh) | 一种时钟同步装置及方法 | |
| CN103731136A (zh) | 基于延时信号的顺序等效采样电路及采样方法 | |
| US8036318B2 (en) | Clock and data recovery circuit | |
| CN114039600A (zh) | 一种多通道高速ad同步采集装置及方法 | |
| CN105720972B (zh) | 用于高速数据传输接收器的投机式时钟数据恢复电路系统 | |
| CN102208911B (zh) | 基于fpga片内锁相环的窗口时钟生成和动态配置方法 | |
| CN100483945C (zh) | 相位同步电路 | |
| CN114520656A (zh) | 一种具有相位自同步能力的时频信号产生方法 | |
| TWI226774B (en) | Clock and data recovery circuit | |
| CN115441866B (zh) | 基于分频加速的相位追踪环路和方法及电子设备 | |
| CN114157294B (zh) | 模拟鉴相器与数字鉴频器合作捕获的低相噪频率合成器 | |
| WO2004109309A1 (ja) | 試験装置 | |
| CN116192126A (zh) | 一种延迟锁相环和存储器 | |
| CN214375284U (zh) | 一种基于定位系统秒脉冲的时钟锁定装置 | |
| CN115001491A (zh) | 多片adc采样时钟阵列的同步采样方法及装置 | |
| CN114069656A (zh) | 一种并网三相变换器电网电压锁相方法 | |
| US20090278578A1 (en) | Delay locked loop circuit and delay locking method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |