CN107040488B - 基于fpga的极低信噪比的载波跟踪方法及跟踪装置 - Google Patents

基于fpga的极低信噪比的载波跟踪方法及跟踪装置 Download PDF

Info

Publication number
CN107040488B
CN107040488B CN201610996238.3A CN201610996238A CN107040488B CN 107040488 B CN107040488 B CN 107040488B CN 201610996238 A CN201610996238 A CN 201610996238A CN 107040488 B CN107040488 B CN 107040488B
Authority
CN
China
Prior art keywords
phase
frequency
loop filter
cycle
locking ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610996238.3A
Other languages
English (en)
Other versions
CN107040488A (zh
Inventor
王思超
向前
李惠媛
陈赞
张喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Aerospace Measurement Control Communication Institute
Original Assignee
Shanghai Aerospace Measurement Control Communication Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Aerospace Measurement Control Communication Institute filed Critical Shanghai Aerospace Measurement Control Communication Institute
Priority to CN201610996238.3A priority Critical patent/CN107040488B/zh
Publication of CN107040488A publication Critical patent/CN107040488A/zh
Application granted granted Critical
Publication of CN107040488B publication Critical patent/CN107040488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2657—Carrier synchronisation
    • H04L27/266—Fine or fractional frequency offset determination and synchronisation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
    • G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
    • G01S19/13—Receivers
    • G01S19/24—Acquisition or tracking or demodulation of signals transmitted by the system
    • G01S19/29—Acquisition or tracking or demodulation of signals transmitted by the system carrier including Doppler, related
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S19/00—Satellite radio beacon positioning systems; Determining position, velocity or attitude using signals transmitted by such systems
    • G01S19/01—Satellite radio beacon positioning systems transmitting time-stamped messages, e.g. GPS [Global Positioning System], GLONASS [Global Orbiting Navigation Satellite System] or GALILEO
    • G01S19/13—Receivers
    • G01S19/35—Constructional details or hardware or software details of the signal processing chain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0069—Loop filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种基于FPGA的极低信噪比的载波跟踪方法及跟踪装置，该方法包括：采用数字下变频单元抽取载波信号，作为输入信号；对输入信号鉴频鉴相，得到输入信号的频率以及相位；采用锁频环环路滤波器及锁相环环路滤波器对频率及相位进行环路滤波，输出滤波输出值；调节滤波输出值调节输出频率，与输入信号进行混频，形成闭环跟踪。该装置包括：数字下变频单元、鉴频器、鉴相器、环路滤波器及数字控制振荡器。本发明的基于FPGA的极低信噪比的载波跟踪方法及跟踪装置，结合锁相环和锁频环的优点，能够兼顾噪声和动态性能指标，使得跟踪环路能够在极低信噪比、高动态、大频偏的情况下快速且稳定的锁定。

Description

基于FPGA的极低信噪比的载波跟踪方法及跟踪装置
技术领域
本发明涉及载波同步领域，特别涉及一种基于FPGA的极低信噪比的载波跟踪方法及跟踪装置。
背景技术
深空测控通信分系统需要完成遥控、遥测、数传、测距、测速、测角等一系列功能，其前提条件是实现精确的载波同步，载波同步分为载波捕获和载波跟踪。载波捕获单元是对接收信号作FFT处理,获得多普勒频率的粗略估计；载波跟踪单元则是在捕获成功后,对信号进行精细同步，实时跟踪载波的相位偏移、频率偏移、以及频率变化率。
载波跟踪锁相环的设计非常的重要，需要兼顾噪声和动态性能指标，现有的载波跟踪系统的主载波在极低信噪比下跟踪困难、稳定性低。
发明内容
本发明针对上述现有技术中存在的问题，提出一种基于FPGA的极低信噪比的载波跟踪方法及跟踪装置，结合锁相环和锁频环的优点，能够兼顾噪声和动态性能指标，使得跟踪环路能够在极低信噪比、高动态、大频偏的情况下快速且稳定的锁定，解决了现有跟踪系统中主载波在极低信噪比下的跟踪难题。
为解决上述技术问题，本发明是通过如下技术方案实现的：
本发明提供一种基于FPGA的极低信噪比的载波跟踪方法，其包括以下步骤：
S11：采用数字下变频单元抽取载波信号，作为输入信号；
S12：对所述输入信号进行鉴频鉴相，得到所述输入信号的频率以及相位；
S13：采用锁频环环路滤波器以及锁相环环路滤波器对所述输入信号的频率以及相位进行环路滤波，输出滤波输出值；
S14：调节所述滤波输出值调节输出频率，与输入信号进行混频，形成闭环跟踪。
较佳地，所述步骤S13具体包括：
S131：在极低信噪比的条件下确定所述锁频环环路滤波器和所述锁相环环路滤波器的鉴别更新周期；
S132：根据所述锁频环环路滤波器以及所述锁相环环路滤波器的鉴别更新周期确定所述锁频环环路滤波器和所述锁相环环路滤波器的环路带宽；
S133：利用所述锁频环环路滤波器以及所述锁相环环路滤波器对所述频率以及所述相位进行环路滤波。
较佳地，所述锁频环环路滤波器为二阶锁频环环路滤波器，所述锁相环环路滤波器为三阶锁相环环路滤波器。
较佳地，所述步骤S131具体为：根据极低信噪比下的动态应力和噪声性能指标，利用可控根算法和锁相环跟踪门限判据求解出所述锁相环环路滤波器的最优鉴别更新周期；
所述锁频环环路滤波器的最优鉴别更新周期与所述锁相环环路滤波器的最优鉴别更新周期相同。
较佳地，所述步骤S131中所述锁相环环路滤波器的鉴别更新周期满足：
其中，Tmax为极低信噪比下的最大鉴别更新周期，CNR0为系统规定的载噪比指标；
最优鉴别更新周期为：
其中fs为系统时钟频率，floor(x)表示对x向下取整。
较佳地，所述步骤S132中：所述锁频环环路滤波器以及所述锁相环环路滤波器的环路带宽为逐渐减小的，直至所述锁频环路滤波器以及所述锁相环环路滤波器能稳定锁定；
所述锁频环环路滤波器的环路带宽的变化规律为：
其中，Bnf(0)为所述锁频环环路滤波器的初始环路带宽，为所述锁频环环路滤波器的衰减速率常量；
所述锁相环环路滤波器的环路带宽的变化规律为：
其中，Bnp(0)为所述锁相环环路滤波器的初始环路带宽，为所述锁相环环路滤波器的衰减速率常量。
较佳地，所述锁相环环路滤波器的衰减速率常量与所述锁频环环路滤波器的衰减速率常量不同。
较佳地，所述步骤S12中的进行鉴频鉴相，得到所述输入信号的频率以及相位进一步为：得到多个鉴频鉴相结果取平均值，得到所述输入信号的频率以及相位。
较佳地，所述步骤S12与步骤S13之间还包括：
S101：所述输入信号的频率以及相位乘以一增益因子；
所述步骤S13与所述步骤S14之间还包括：
S102：所述滤波输出值除以所述增益因子。
本发明还提供一种基于FPGA的极低信噪比的载波跟踪装置，其用于实现上述基于FPGA的极低信噪比的载波跟踪方法，其包括：数字下变频单元、鉴频器、鉴相器、环路滤波器以及数字控制振荡器，其中，
所述环路滤波器包括：锁频环环路滤波器以及锁相环环路滤波器；
所述数字下变频单元用于抽取载波信号，作为输入信号；
所述鉴频器以及所述鉴相器分别与所述数字下变频单元相连，所述鉴频器以及所述鉴相器用于对所述输入信号进行鉴频鉴相，输出所述输入信号的频率以及相位；
所述锁频环环路滤波器以及所述锁相环环路滤波器分别与所述鉴频器以及所述鉴相器相连，所述锁频环环路滤波器以及所述锁相环环路滤波器用于对所述输入信号的频率以及相位进行环路滤波，，输出滤波输出值；
所述数字控制振荡器与所述锁频环环路滤波器以及所述锁相环环路滤波器相连，所述数字控制振荡器用于对所述滤波输出值的输出频率进行调节，与输入信号进行混频，形成闭环跟踪。
相较于现有技术，本发明具有以下优点：
(1)本发明提供的基于FPGA的极低信噪比的载波跟踪方法及跟踪装置，为适应极低信噪比下的载波频率变化和减少FPGA资源占用，结合锁相环和锁频环的优点，兼顾了噪声和动态性能指标，使得跟踪环路能够在极低信噪比、高动态、大频偏的情况下快速且稳定的锁定；且节省了资源占用，灵活性强；
(2)本申请采用三阶锁相环加二阶锁频环的方法，三阶锁相环能够无误差的跟踪频率斜升信号，而引入二阶锁频环的辅助则使锁相环能够适应更宽的动态范围，能够更好的兼顾噪声和动态性能指标；
(3)本发明的基于FPGA的极低信噪比的载波跟踪方法及跟踪装置，根据极低信噪比下的动态应力和噪声性能指标，设计了新型的可控根算法和锁相环跟踪门限判据来求解出最优鉴别更新周期，使动态应力性能、抗噪声性能达到最优。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
下面结合附图对本发明的实施方式作进一步说明：
图1为本发明的基于FPGA的极低信噪比的载波跟踪方法的流程图；
图2为本发明的载波跟踪环路的结构框图。
具体实施方式
下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。
结合图1-图2，对本发明的基于FPGA的极低信噪比的载波跟踪方法进行详细描述，其流程图如图1所示，其包括以下步骤：
S11：采用数字下变频单元抽取载波信号，作为输入信号；
S12：对输入信号进行鉴频鉴相，得到输入信号的频率以及相位；
S13：采用锁频环环路滤波器以及锁相环环路滤波器对输入信号的频率以及相位进行环路滤波，输出滤波输出值；
S14：调节滤波输出值调节输出频率，与输入信号进行混频，形成闭环跟踪。
其中，步骤S13具体包括：
S131：在极低信噪比的条件下确定锁频环环路滤波器和锁相环环路滤波器的鉴别更新周期；
S132：根据锁频环环路滤波器以及锁相环环路滤波器的鉴别更新周期确定锁频环环路滤波器和锁相环环路滤波器的环路带宽；
S133：利用锁频环环路滤波器以及锁相环环路滤波器对频率以及相位进行环路滤波。
本实施例中，为适应在极低信噪比下的载波频率变化和减少FPGA资源占用，采用三阶锁相环环路滤波器加二阶锁频环环路滤波器实现载波跟踪，三阶锁相环能够无误差的跟踪频率斜升信号，而引入二阶锁频环的辅助则使锁相环能够适应更宽的动态范围。
本实施例中，步骤S131具体为：根据极低信噪比下的动态应力和噪声性能指标，利用可控根算法和锁相环跟踪门限判据求解出锁相环环路滤波器的最优鉴别更新周期；锁频环环路滤波器的最优鉴别更新周期与所述锁相环环路滤波器的最优鉴别更新周期相同。下面对锁相环环路滤波器的最优鉴别更新周期的求解过程进行详细描述。
在极低信噪比的条件下应该尽量加大鉴别更新周期T，通过增大相干积累时间来提高信噪比，但是T存在上限，分析如下：
根据可控根方法，三阶锁相环环路滤波器s域的传递函数表示为：
锁相环的环路带宽Bnp，环路增益KPLL、环路滤波器系数Gpa应满足：
设三阶锁相环环路s域的系统函数表达式为：
根据双线性映射的推导，需要满足
4bωnpT+2aωnp 2T2+ωnp 3T3＜＜1
其中ωnp为环路特征频率，T为鉴别更新周期。
且KPLL、Gpa和b、ωnp满足：
KPLLGpa＝bωnp
因此可以得到环路带宽Bnp和鉴别更新周期T的约束关系：
不妨设
对锁相环跟踪门限的一种保守估计方法是，相位误差均方差不得超过鉴相牵入范围的1/12。因此Bnp需要满足以下条件：
其中，CNR为载噪比，σV表示机械颤动的抖动，σA表示振荡器Allan方差的抖动，θe表示由动态应力带来的相位误差。忽略σV、σA、项，得到：
将C/N0＝CNR0dBHz(CNR0是系统规定的载噪比指标)代入解得鉴别更新周期T的最大值：
考虑到FPGA中系统时钟的2的幂次比较容易实现，因此程序中的鉴别更新周期取为：其中fs为系统时钟频率，floor(x)表示对x向下取整。
本实施例中，为使动态应力性能、抗噪声性能达到最优，且缩减极低信噪比下的环路锁定和稳定时间，锁相环和锁频环环路滤波器采用多级参数切换的方式，其对应的环路带宽逐步减小，以使环路能够快速且稳定的锁定。下面对锁相环环路滤波器的环路带宽的具体设置过程进行详细描述。
锁频环对动态应力的容忍程度比锁相环大，环路最初锁定的关键阶段需要利用锁频环快速缩小频率误差。由于锁频环的鉴频更新周期T已定，锁频环环路滤波器增益Kf，以及系数Gfa、Gfb由锁频环噪声带宽Bnf唯一确定，因此调节锁频环参数就是调节锁频环的环路带宽Bnf。
首先考虑噪声条件对Bnf的限制：
其中，T表示环路更新周期，Bnf表示环路带宽，C/N0为载噪比，在低载噪比下F取2，fe表示由动态应力带来的频率误差。在不考虑三阶动态应力fe的条件下，可以得到Bnf应当满足：
然后考虑动态应力条件对Bnf的限制：根据环路带宽(Bnf)max时，绘制锁频环的闭环频率响应图，并确定其3dB带宽为f3dB，设系统规定的动态应力指标为频率偏移fdopplerHz+频率变化率则f3dB至少应满足(不考虑频率变化率)：f3dB>fdoppler，否则环路滤波器会滤掉动态应力，导致无法准确跟踪。本系统中f3dB＜fdoppler，因此必须采用变环路带宽技术，即：初始时环路带宽设置的较大，以应对较大的动态应力，然后逐渐减小环路带宽，直至环路能够稳定锁定。本系统中采用的带宽变化规律为：
其中Bnf(0)为初始环路带宽，为衰减速率常量。根据多次试验(步进为ΔBHz)，即可确定最佳的Bnf(0)。
当锁频环已经基本完成频率同步时，锁相环可以实现对载波信号的精确跟踪。和锁频环类似，调节锁相环参数就是调节锁相环的环路带宽Bnp。本实施例中锁相环环路也采用变环路带宽技术，其带宽变化规律和锁频环相同，只是三阶环路的衰减速率常量和二阶环路的衰减速率常量不同，同理，根据多次试验，即可确定最佳的初始环路带宽Bnp(0)。
较佳实施例中，在鉴频器内通过采用对多个鉴频结果取平均的方法，降低噪声的影响，提高信噪比，并可抑制频差突变的影响，提高系统锁频的准确性和稳定性。
较佳实施例中，为提高环路滤波器的计算精度，综合考虑FPGA资源占用，在鉴相器和鉴频器模块后，将误差先乘以一个增益因子，经过环路滤波器后输出滤波值，再除以上述增益因子，减小有限字长效应带来的误差，以提高误差精度。
本发明的基于FPGA的极低信噪比的载波跟踪装置用于实现上述实施例的基于FPGA的极低信噪比的载波跟踪方法，其包括：数字下变频单元、鉴频器、鉴相器、环路滤波器以及数字控制振荡器，其中，环路滤波器包括：锁频环环路滤波器以及锁相环环路滤波器；数字下变频单元用于抽取载波信号，作为输入信号；鉴频器以及所述鉴相器分别与数字下变频单元相连，鉴频器以及鉴相器用于对输入信号进行鉴频鉴相，输出输入信号的频率以及相位；锁频环环路滤波器以及锁相环环路滤波器分别与鉴频器以及鉴相器相连，锁频环环路滤波器以及锁相环环路滤波器用于对输入信号的频率以及相位进行环路滤波，，输出滤波输出值；数字控制振荡器与锁频环环路滤波器以及锁相环环路滤波器相连，数字控制振荡器用于对滤波输出值的输出频率进行调节，与输入信号进行混频，形成闭环跟踪。下面对单元进行详细描述。
(1)数字下变频单元
在FPGA实现中，数字下变频单元可以使用CIC抽取滤波器和三级FIR滤波器串联，减小资源占用，并充分滤除掉混频产生的高频分量以及抽取产生的频谱混叠。CIC抽取滤波的参数为：抽取倍数为D0，级数为S0。在FPGA中可以利用IP核高效实现。在极低信噪比时，输入中频信号上叠加的噪声较大，在FPGA实现时，采用了三级滤波的方式，以保证每个滤波器抽头个数在100以内。三级FIR滤波器的阶数分别为S1、S2、S3阶，滤波后抽取的倍数分别为D1、D2、D3倍。在FPGA中可以利用DSP Slice资源高效实现。
(2)鉴频器和鉴相器
鉴相器和鉴频器的更新周期均为个主时钟周期，其中fs为系统时钟频率，floor(x)表示对x向下取整。而数字下变频单元中信号的抽取率为D＝D0×D1×D2×D3，因此每个鉴别周期包含M/D个数字下变频之后的数据点，鉴相器和鉴频器利用第1个数据点完成鉴相和鉴频的运算。
鉴相器使用二象限反正切法，FPGA实现时，采用了CORDIC IP核的arctan模式，并利用流水结构实现反正切函数的计算，该方法具有精度高、速度快、延迟小、结构简单及容易实现等优点。输入的I、Q两路信号表示为定点二进制补码数，输出的鉴相误差值(以弧度为单位)则表示为带有3bit整数位(包括符号位)的N bit定点二进制补码数，送至相位环路滤波器,因此鉴相增益为Kp＝2N-3。
鉴频器使用点积叉积鉴频法。在FPGA中用复数乘法器实现点积和叉积的运算，运算结果送入CORDIC核完成二象限反正切计算(与鉴相器计算相同)，输出的鉴频误差值送至频率环路滤波器，因此鉴频增益为Kf＝2N-3×T，T为鉴别更新周期。另外，鉴频器对连续多个鉴频周期内的多次鉴频结果进行平均，以平滑噪声的影响，增强在极低信噪比下载波跟踪环路的锁定能力。
(3)锁频环环路滤波器和锁相环环路滤波器
环路滤波器的设计是首先根据系统结构和性能指标完成模拟滤波器的设计；然后将s域模拟滤波器映射到z域数字滤波器。具体设计如下：
三阶锁相环环路滤波器s域的传递函数表示为：
其中，K1p、K2p、K3p是可控根方法中的环路滤波器系数，KPLL是锁相环增益(等于鉴相增益Kp与NCO增益K0的乘积)。根据可控根的推导，有结论：其中Bnp是锁相环的环路带宽。
根据FPGA程序中的环路滤波器结构，其z域的传递函数表示为：
其中，Gpa、Gpb、Gpc是FPGA中设定的环路滤波器的系数。
采用双线性映射方法将z域变换到s域，其变换公式为：
其中T为鉴别更新周期，代入FIII(z)，得到
对比两个FIII(s)表达式常数项系数，即可得到Gpa、Gpb、Gpc的表达式：
同理，二阶锁频环环路滤波器s域的传递函数表示为：
其中，k1f、k2f是可控根方法中的环路滤波器系数，KFLL是锁频环增益(等于鉴频增益kf与NCO增益k0的乘积)。根据可控根的推导，有结论：其中Bnf是锁频环的环路带宽。
根据FPGA程序中的环路滤波器结构，其z域的传递函数为：
其中，Gfa、Gfb是FPGA中设定的环路滤波器的系数。
通过双线性映射方法将到s域，得到
对比两个FII(s)表达式常数项系数，即可得到Gfa、Gfb的表达式：
为应对极其严苛的噪声和动态应力指标，相位和频率环路滤波器均采用变带宽的策略：先让噪声带宽较宽的环路滤波器运行小段时间，用以应对较强的动态应力，使相位跟踪误差迅速减小，然后再转入噪声带宽较窄的环路滤波器，以使噪声带宽保持在一个较小的值，保证整个环路的稳定锁定。
(4)数字控制振荡器(NCO)
数控振荡器(NCO)根据环路滤波器的滤波输出值来调整输出频率，生成本地正弦和余弦信号，与输入载波信号进行混频。FPGA实现时，使用了DDS IP核的查找表配置法，查找表将输出频率值转换成本地正弦和余弦信号。设置查找表的相位控制字位宽为N bit(和鉴相器、鉴频器的位宽相同)，以保证足够的相位精度，因此NCO的增益为fs为系统时钟频率。
此处公开的仅为本发明的优选实施例，本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，并不是对本发明的限定。任何本领域技术人员在说明书范围内所做的修改和变化，均应落在本发明所保护的范围内。

Claims (9)

1.一种基于FPGA的极低信噪比的载波跟踪方法，其特征在于，包括以下步骤：
S11：采用数字下变频单元抽取载波信号，作为输入信号；
S12：对所述输入信号进行鉴频鉴相，得到所述输入信号的频率以及相位；
S13：采用锁频环环路滤波器以及锁相环环路滤波器对所述输入信号的频率以及相位进行环路滤波，输出滤波输出值；
S14：调节所述滤波输出值调节输出频率，与输入信号进行混频，形成闭环跟踪；
所述步骤S13具体包括：
S131：在极低信噪比的条件下确定所述锁频环环路滤波器和所述锁相环环路滤波器的鉴别更新周期；
S132：根据所述锁频环环路滤波器以及所述锁相环环路滤波器的鉴别更新周期确定所述锁频环环路滤波器和所述锁相环环路滤波器的环路带宽；
S133：利用所述锁频环环路滤波器以及所述锁相环环路滤波器对所述频率以及所述相位进行环路滤波。
2.根据权利要求1所述的基于FPGA的极低信噪比的载波跟踪方法，其特征在于，所述锁频环环路滤波器为二阶锁频环环路滤波器，所述锁相环环路滤波器为三阶锁相环环路滤波器。
3.根据权利要求2所述的基于FPGA的极低信噪比的载波跟踪方法，其特征在于，所述步骤S131具体为：根据极低信噪比下的动态应力和噪声性能指标，利用可控根算法和锁相环跟踪门限判据求解出所述锁相环环路滤波器的最优鉴别更新周期；
所述锁频环环路滤波器的最优鉴别更新周期与所述锁相环环路滤波器的最优鉴别更新周期相同。
4.根据权利要求3所述的基于FPGA的极低信噪比的载波跟踪方法，其特征在于，所述步骤S131中所述锁相环环路滤波器的鉴别更新周期满足：
其中，Tmax为极低信噪比下的最大鉴别更新周期，CNR0为系统规定的载噪比指标，Bnp为锁相环环路滤波器的环路带宽；
最优鉴别更新周期为：
其中fs为系统时钟频率，floor(x)表示对x向下取整。
5.根据权利要求4所述的基于FPGA的极低信噪比的载波跟踪方法，其特征在于，所述步骤S132中：所述锁频环环路滤波器以及所述锁相环环路滤波器的环路带宽为逐渐减小的，直至所述锁频环 环路滤波器以及所述锁相环环路滤波器能稳定锁定；
所述锁频环环路滤波器的环路带宽的变化规律为：
其中，Bnf(0)为所述锁频环环路滤波器的初始环路带宽，为所述锁频环环路滤波器的衰减速率常量；
所述锁相环环路滤波器的环路带宽的变化规律为：
其中，Bnp(0)为所述锁相环环路滤波器的初始环路带宽，为所述锁相环环路滤波器的衰减速率常量。
6.根据权利要求5所述的基于FPGA的极低信噪比的载波跟踪方法，其特征在于，所述锁相环环路滤波器的衰减速率常量与所述锁频环环路滤波器的衰减速率常量不同。
7.根据权利要求1所述的基于FPGA的极低信噪比的载波跟踪方法，其特征在于，所述步骤S12中的进行鉴频鉴相，得到所述输入信号的频率以及相位进一步为：得到多个鉴频鉴相结果取平均值，得到所述输入信号的频率以及相位。
8.根据权利要求1所述的基于FPGA的极低信噪比的载波跟踪方法，其特征在于，所述步骤S12与步骤S13之间还包括：
S101：所述输入信号的频率以及相位乘以一增益因子；
所述步骤S13与所述步骤S14之间还包括：
S102：所述滤波输出值除以所述增益因子。
9.一种基于FPGA的极低信噪比的载波跟踪装置，其特征在于，用于实现权利要求1至8任一项所述的基于FPGA的极低信噪比的载波跟踪方法，其包括：数字下变频单元、鉴频器、鉴相器、环路滤波器以及数字控制振荡器，其中，
所述环路滤波器包括：锁频环环路滤波器以及锁相环环路滤波器；
所述数字下变频单元用于抽取载波信号，作为输入信号；
所述鉴频器以及所述鉴相器分别与所述数字下变频单元相连，所述鉴频器以及所述鉴相器用于对所述输入信号进行鉴频鉴相，输出所述输入信号的频率以及相位；
所述锁频环环路滤波器以及所述锁相环环路滤波器分别与所述鉴频器以及所述鉴相器相连，所述锁频环环路滤波器以及所述锁相环环路滤波器用于对所述输入信号的频率以及相位进行环路滤波，输出滤波输出值；
所述数字控制振荡器与所述锁频环环路滤波器以及所述锁相环环路滤波器相连，所述数字控制振荡器用于对所述滤波输出值的输出频率进行调节，与输入信号进行混频，形成闭环跟踪。
CN201610996238.3A 2016-11-11 2016-11-11 基于fpga的极低信噪比的载波跟踪方法及跟踪装置 Active CN107040488B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610996238.3A CN107040488B (zh) 2016-11-11 2016-11-11 基于fpga的极低信噪比的载波跟踪方法及跟踪装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610996238.3A CN107040488B (zh) 2016-11-11 2016-11-11 基于fpga的极低信噪比的载波跟踪方法及跟踪装置

Publications (2)

Publication Number Publication Date
CN107040488A CN107040488A (zh) 2017-08-11
CN107040488B true CN107040488B (zh) 2019-09-24

Family

ID=59530386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610996238.3A Active CN107040488B (zh) 2016-11-11 2016-11-11 基于fpga的极低信噪比的载波跟踪方法及跟踪装置

Country Status (1)

Country Link
CN (1) CN107040488B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107888187B (zh) * 2017-10-17 2023-12-19 上海航天电子有限公司 基于能量判断的大动态锁频跟踪环路
CN108072883A (zh) * 2017-12-24 2018-05-25 航天天绘科技有限公司 一种多航天器兼容互操作的信号多模接收锁定处理方法
CN109031361B (zh) * 2018-07-03 2022-03-18 成都国恒空间技术工程有限公司 一种锁频环+fft的大频偏捕获方法
CN110017731B (zh) * 2019-03-29 2021-07-13 北京遥测技术研究所 一种多点频测控接收机抗互调干扰方法
CN111130617B (zh) * 2019-12-10 2021-10-08 南京六九零二科技有限公司 一种双环结构的载波跟踪方法
CN112684480B (zh) * 2020-12-14 2023-07-07 中山大学 一种高动态载波组合环路跟踪方法及系统
CN113466901B (zh) * 2021-07-07 2023-06-30 湖南跨线桥航天科技有限公司 一种基于fpga的导航信号跟踪环路装置及方法
CN113721270A (zh) * 2021-07-28 2021-11-30 江苏师范大学 一种卫星信号载波同步方法及系统
CN113702918A (zh) * 2021-08-31 2021-11-26 广东工业大学 一种非线性锁相环北斗信号跟踪系统
CN113595956A (zh) * 2021-09-10 2021-11-02 长光卫星技术有限公司 一种卫星测控通信副载波同步方法
CN115250135A (zh) * 2021-12-24 2022-10-28 中科芯集成电路有限公司 一种复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路
CN116155668B (zh) * 2023-04-20 2023-07-14 北京中天星控科技开发有限公司 一种抗频偏载波恢复方法、系统及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102621563A (zh) * 2012-03-20 2012-08-01 东南大学 一种基于fpga的gps软件接收机信号跟踪方法及其系统
CN102801671A (zh) * 2012-07-20 2012-11-28 西安空间无线电技术研究所 一种自适应调节参数的载波跟踪装置
CN105891855A (zh) * 2016-04-13 2016-08-24 南京理工大学 基于模糊控制的高动态gps接收机载波跟踪方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102621563A (zh) * 2012-03-20 2012-08-01 东南大学 一种基于fpga的gps软件接收机信号跟踪方法及其系统
CN102801671A (zh) * 2012-07-20 2012-11-28 西安空间无线电技术研究所 一种自适应调节参数的载波跟踪装置
CN105891855A (zh) * 2016-04-13 2016-08-24 南京理工大学 基于模糊控制的高动态gps接收机载波跟踪方法

Also Published As

Publication number Publication date
CN107040488A (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
CN107040488B (zh) 基于fpga的极低信噪比的载波跟踪方法及跟踪装置
CN102621563B (zh) 一种基于fpga的gps软件接收机信号跟踪方法及其系统
JPH0621982A (ja) Ｇｍｓｋ信号復調方法及びその装置
CN103746790A (zh) 一种基于内插的全数字高速并行定时同步方法
Hussain et al. A time-delay digital tanlock loop
CN109889195A (zh) 锁频环辅助锁相环快速锁定方法
CN108989260A (zh) 基于Gardner的改进型全数字定时同步方法及装置
US8982937B1 (en) Digital system and method of estimating non-energy parameters of signal carrier
CN105516041B (zh) 一种低信噪比下自适应数字解调系统
CN106656400A (zh) Pcma系统时延抖动情况下的精确频差快速捕获方法
CN109379078A (zh) 一种ii型全数字锁相环的自适应环路滤波方法
CN105891855B (zh) 基于模糊控制的高动态gps接收机载波跟踪方法
US8861648B2 (en) Receiving device and demodulation device
CN107566107A (zh) 一种大频偏全数字载波信号快速精确同步方法和系统
CN109067514A (zh) 全数字高速并行载波同步装置、方法及数字通信接收机
CN110365018A (zh) 一种自适应宽频带正负序分离方法
CN109462421A (zh) 信号定时恢复方法及恢复装置、信号解调方法及解调系统
CN108712190B (zh) 多载波跟踪方法及跟踪装置
CN202583467U (zh) 一种基于fpga的gps软件接收机信号跟踪系统
RU2271071C2 (ru) Способ демодуляции сигналов с относительной фазовой модуляцией и устройство для его осуществления
Brito et al. Design of a digital FM demodulator based on a 2nd order all-digital phase-locked loop
CN110880964A (zh) 一种基于数据转换跟踪环路的比特同步跟踪系统
CN114157294B (zh) 模拟鉴相器与数字鉴频器合作捕获的低相噪频率合成器
CN115694549A (zh) 用于uqpsk-dsss信号的定时同步方法及系统
Krivić et al. Fpga implementation of BPSK modem for telemetry systems operating in noisy environments

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 201109 Minhang District, Shanghai Road, No. 1777 spring

Patentee after: Shanghai Aerospace Measurement Control Communication Institute

Address before: 200080 Shanghai city Hongkou District street Xingang Tianbao Road No. 881

Patentee before: Shanghai Aerospace Measurement Control Communication Institute