CN115250135A - 一种复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路 - Google Patents

一种复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路 Download PDF

Info

Publication number
CN115250135A
CN115250135A CN202111605106.0A CN202111605106A CN115250135A CN 115250135 A CN115250135 A CN 115250135A CN 202111605106 A CN202111605106 A CN 202111605106A CN 115250135 A CN115250135 A CN 115250135A
Authority
CN
China
Prior art keywords
phase
frequency
loop
order
locked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111605106.0A
Other languages
English (en)
Inventor
刘娜
陈谡
范学仕
唐茂洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Key System and Integrated Circuit Co Ltd
Original Assignee
China Key System and Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Key System and Integrated Circuit Co Ltd filed Critical China Key System and Integrated Circuit Co Ltd
Priority to CN202111605106.0A priority Critical patent/CN115250135A/zh
Publication of CN115250135A publication Critical patent/CN115250135A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7085—Synchronisation aspects using a code tracking loop, e.g. a delay-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7087—Carrier synchronisation aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开一种复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路，属于通信系统领域。为了能在低信噪比、大多普勒动态的条件下实现对信号的精确跟踪，本发明利用锁相环对相位跟踪的精确性以及锁频环对大动态、信噪比较高的容忍性特点，将两者的优点充分结合在一起，锁频环对载波频率进行快速的锁定，锁相环在锁频环快速跟踪的基础上对载波相位进行进一步的跟踪，双环路保障能在同步初期快速追上频率偏移，且在同步后期能够稳定跟踪相位。同时锁相环与锁频环复用同一个cordic核，节省了系统的逻辑资源。在信噪比较低、多普勒变化率较大的条件下，可以完成对接收信号相位的精准同步，提升环路的动态性能。

Description

一种复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路
技术领域
本发明涉及通信系统技术领域，特别涉及一种复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路。
背景技术
高超声速飞行器具有非常快的飞行速度和非常高的飞行高度，在军用和民用中具有十分重要的意义。但是正是因为其飞行半径以及飞行高度的原因，通信信号会受到大气衰减、雨衰或者黑障等影响，接收信号的信噪比较小，信号动态范围较大；尤其是飞行器的飞行速度较快，且因飞行需要会进行加速或者减速，给通信带来了巨大的多普勒以及多普勒变化率，大大的增加了接收机对下行信号伪码的捕获与跟踪难度。
现有的通信系统一般采用的扩频通信系统都是直接伪码扩频加上BPSK调制的信号方式，因此在设计相应的动态接收机时，都会包括载波环路与伪码环路，这两个环路互相协调，共同工作。通过研究表明，伪码环路的鲁棒性更强，因此通信系统的跟踪性能更多的是由载波环路决定，也就是说锁相环的设计尤为重要。
PLL(Phase Lock Loop，锁相环)是根据输入时钟产生出与之对应的倍/除频时钟，其中，输入/出时钟与倍频时钟是最主要的应用。FLL(Frequency Lock Loop，锁频环)则是动态运用的自动频率微调电路，主要用于频率的精确跟踪。
锁相环的环路带宽较窄，能够紧密的跟踪信号，且可以以较低的误码率解调出数据。但是动态应力的容忍性较差是其缺点，当环路中的噪声较多或者进入环路中的多普勒频率偏移较大时，锁相环就无法锁定信号。也就是说，在高动态环境下，需要锁相环的带宽较宽，但同时锁相环的跟踪性能和抗噪声性能就会降低，而如果锁相环的带宽较窄，则收敛速度较慢，无法满足通信系统快速捕获的要求。因此传统的二阶或者三阶锁相环无法在较宽的信号带宽下完成信号的快速锁定，实现对信号的跟踪。
而锁频环相较于锁相环而言，环路带宽较宽，动态性能较好，且可以跟踪出更低信噪比的信号。但是锁频环对信号的跟踪却不够紧密，当环路噪声较高时，对载波相位的估计值不够精确，因此解调出的数据误码率可能较高。
在C波段扩频通信系统中，下行信号的载波多普勒达到±800kHz，多普勒变化率达到±20kHz/s。当接收机接收到下行信号则先进行捕获工作，可以将剩余频偏估计在±500Hz以内，然后再送入载波环路进行精确地跟踪工作，但是由于多普勒动态较大，且变化速率较快，在低信噪比条件下，使用传统的二阶或者三阶锁相环不仅消耗时间较长，且极易出现环路失锁的问题，无法完成对信号的快速跟踪工作。
发明内容
本发明的目的在于提供一种复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路，以提高环路的信噪比动态适应性以及大多普勒动态适应性，在提高相位测量精度的同时更快的锁定卫星下行信号，完成对下行信号的精确跟踪。
为解决上述技术问题，本发明提供了一种复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路，包括平方运算模块、延时模块、共轭相乘模块、两个Arctan计算模块、二阶环路滤波器、三阶环路滤波器以及数控振荡器；
延迟模块、共轭相乘模块、一个Arctan计算模块以及二阶环路滤波器组成一个锁频环，经过平方运算模块后的数据一路进入所述锁频环进行鉴频：经过延时模块延迟T后，通过共轭相乘模块乘以自身的复数共轭值，将其乘积结果进入Arctan计算模块进行arctan计算，得到载波频率与本地载波频率的误差，鉴频出的误差值经过二阶环路滤波器输出频率锁频环路值给所述数控振荡器；
另一个Arctan计算模块、三阶环路滤波器组成一个锁相环，经过平方运算模块后的数据另一路进入锁相环中进行鉴相：先进入Arctan计算模块进行arctan计算，计算出载波相位与本地载波相位的误差，鉴相出的误差值经过三阶环路滤波器输出载波相位偏差值给所述数控振荡器；
所述数控振荡器控制其产生对应频率、相位的载波信号，指导鉴频、鉴相的输出误差都为零，以实现对本地载波的频率和相位的调整。
可选的，所述平方运算模块用于去除BPSK相位π跳变对环路跟踪的影响。
可选的，所述二阶环路滤波器和所述三阶环路滤波器的用于降低噪声的影响，建立反馈环路的动态特性以及向所述数控振荡器提供合适的控制信号。
可选的，所述数控振荡器对误差信号输出相对应的频率控制字，用频率控制字控制直接数字合成器输出对应的频率相位信号；在FPGA中采用查表法，在系统时钟的控制下，由相位累加器对输入的频率控制字不断累加，得到以该频率字为步进的数字相位，再通过相位相加模块进行初始相位偏移，得到要输出的当前相位。
可选的，所述锁频环输出的频率差异值经过积分以后成为锁相环输出的相位差异。
可选的，所述锁频环与所述锁相环均用到了Arctan计算模块，鉴频和鉴相共用同一个arctan的IP核，该IP核使用串行cordic算法实现，以节省硬件资源。
可选的，所述二阶环路滤波器的传递函数为
Figure BDA0003433429940000031
其中K为鉴频环路增益，s为环路积分器，ωn为特征频率且ωn＝BL/0.53，a2为二阶环路滤波器参数，BL为环路噪声带宽，通过调整传递函数F(s)的参数来适应不同的载波多普勒范围、多普勒变化速率以及信噪比。
可选的，所述三阶环路滤波器的传递函数为
Figure BDA0003433429940000032
Figure BDA0003433429940000033
其中K为鉴频环路增益，s为环路积分器，ωn为特征频率且ωn＝BL/0.7845，b3为三阶环路滤波器参数，BL为环路噪声带宽，通过调整传递函数F(s)的参数来适应不同的载波多普勒范围、多普勒变化速率以及信噪比。
在本发明提供的复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路中，为了能在低信噪比、大多普勒动态的条件下实现对信号的精确跟踪，利用锁相环对相位跟踪的精确性以及锁频环对大动态、信噪比较高的容忍性特点，充分结合二者，使锁频环去抵消大部分的动态应力，而锁相环则只需要承受较小的动态应力，因而可以缩小其环路带宽，以降低噪声对跟踪精度的影响。本发明将锁相环与锁频环的优点充分结合在一起，锁频环对载波频率进行快速的锁定，锁相环在锁频环快速跟踪的基础上对载波相位进行进一步的跟踪，双环路保障能在同步初期快速追上频率偏移，且在同步后期能够稳定跟踪相位。同时锁相环与锁频环复用同一个cordic核，节省了系统的逻辑资源。在信噪比较低、多普勒变化率较大的条件下，可以完成对接收信号相位的精准同步，提升环路的动态性能。
附图说明
图1是本发明提供的复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路结构示意图；
图2是复用cordic核的载波同步双环路改进实现图；
图3是载波跟踪的FPGA实现结构；
图4是二阶环路滤波器结构图；
图5是三阶环路滤波器结构图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供了一种复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路，如图1所示，包括平方运算模块、延时模块、共轭相乘模块、两个Arctan计算模块、二阶环路滤波器、三阶环路滤波器以及数控振荡器；延迟模块、共轭相乘模块、一个Arctan计算模块以及二阶环路滤波器组成一个锁频环，经过平方运算模块后的数据一路进入所述锁频环进行鉴频，鉴频的值经过二阶环路滤波器输出频率锁频环路值给所述数控振荡器；另一个Arctan计算模块、三阶环路滤波器组成一个锁相环，经过平方运算模块后的数据另一路进入锁相环进行鉴相，鉴相的值经过三阶环路滤波器输出载波相位偏差值给所述数控振荡器。
如图2所示，首先对进入环路的I、Q两路数据进行平方运算处理，用以去除符号对鉴相、鉴频的影响；先对经过平方运算模块的一路数据进行arctan计算，计算出载波相位与本地载波相位误差，再将经过平方运算模块的另一路数据经过延时模块延迟T后，通过共轭相乘模块乘以自身的复数共轭值，将其乘积结果进入Arctan计算模块进行arctan计算，得到载波频率与本地载波频率误差。由于在此步骤arctan计算运算量较大，为了加快运算速度，采用cordic核的方式计算反正切变换，加快计算速度的同时节约了资源。分别将arctan计算后的数据输入其对应的环路滤波器进行滤波，即载波相位误差送入三阶环路滤波器，载波频率误差送入二阶环路滤波器，将两个环路滤波器滤波后的输出值求和送至数控振荡器，控制其产生对应频率相位的载波信号，指导鉴频、鉴相的输出误差值都为零，从而实现对本地载波的频率相位调整。
参阅图3，本发明提供的载波跟踪环路的FPGA设计模块步骤如下：
步骤1：将捕获成功后的信号送入载波跟踪环路，首先进行积分清零处理，就是将10.23MHz的码片解扩后的信号进行积分处理，前7次积分清零过程每128点做一次积分，第8次做127点积分处理，得到80kHz的数据速率后进入到载波环进行载波跟踪处理；
步骤2：将积分清零处理后的信号进行复数平方运算，去除符号极性的影响；
步骤3：将数据进行16点滑动平均滤波处理，对信噪比有提高的作用；滑动平均的做法是使用移位寄存器来实现，将环路的更新速率作为移位寄存器的移位使能，每次移位操作后，将移位寄存器内的数据求和累加，然后除以移位寄存器的长度求其平均值；
步骤4：滑动平均处理后，则把一路数据送入锁相环，其中锁相环采用二象限反正切鉴相算法，即将数据进行arctan计算，鉴别出进入载波环的相位误差；把另一路数据送入锁频环，其中锁频环采用差积鉴频的方法，即将另一路数据延迟T后乘以自身的复数共轭值，将其乘积结果进行arctan计算，鉴别出进入载波环的载波频率与本地载波频率的误差；
步骤5：将步骤4鉴别出的相位误差送入三阶环路滤波器，鉴别出的频率误差送入二阶环路滤波器，环路滤波器可以降低噪声对环路的影响，滤除输入信号中的部分噪声，使锁相环可以更加精确的对原始信号进行跟踪；
步骤6：将二阶环路滤波器和三阶环路滤波器的输出值进行求和处理后送入数控振荡器，产生对应频率相位的载波信号，实现对本地载波频率相位的调整；
环路锁定检测的具体做法：当载波环路跟踪启动以后开启定时器，时间为0.3s，在该时间内对I、Q两路数据分别进行积分，定时完成后则对I、Q两路信号进行积分能量检测，若I路数据的能量大于等于两倍的Q路积分能量，则认为载波环入锁成功，反之，则失败。
请参阅图4，在锁频环路设计中，二阶环路滤波器的设计十分重要，因为锁频环的稳态误差和动态特性由环路滤波器的阶数和噪声带宽决定。二阶环路滤波器的传递函数为
Figure BDA0003433429940000061
其中K表示鉴频环路增益，s为环路积分器，ωn为特征频率，ωn＝BL/0.53，a2为二阶环路滤波器参数，BL为环路噪声带宽，通过调整传递函数F(s)的参数来适应不同的载波多普勒范围、多普勒变化速率以及信噪比。经过锁频环鉴别出的频率误差与二阶环路滤波器的传递函数相乘后经过环路滤波，即可得到精确地频率误差。本发明的锁频环的环路带宽选择100Hz，a2＝1.414，则ωn＝189。
参阅图5。在锁相环路设计中，三阶环路滤波器的设计十分重要。因为锁相环的稳态误差和动态特性由环路滤波器的阶数和噪声带宽决定。三阶环路滤波器的传递函数为
Figure BDA0003433429940000062
其中K表示鉴频环路增益，s为环路积分器，ωn为特征频率，ωn＝BL/0.7845，a3为三阶环路滤波器参数，BL为环路噪声带宽，通过调整传递函数F(s)的参数来适应不同的载波多普勒范围、多普勒变化速率以及信噪比。经过锁相环鉴别出的相位误差与三阶环路滤波器的传递函数相乘后经过环路滤波，即可得到精确地相位误差。本发明的锁相环环路带宽选择15Hz，a3＝1.1，b3＝2.4，则ωn＝19。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (8)

1.一种复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路，其特征在于，包括平方运算模块、延时模块、共轭相乘模块、两个Arctan计算模块、二阶环路滤波器、三阶环路滤波器以及数控振荡器；
延迟模块、共轭相乘模块、一个Arctan计算模块以及二阶环路滤波器组成一个锁频环，经过平方运算模块后的数据一路进入所述锁频环进行鉴频：经过延时模块延迟T后，通过共轭相乘模块乘以自身的复数共轭值，将其乘积结果进入Arctan计算模块进行arctan计算，得到载波频率与本地载波频率的误差，鉴频出的误差值经过二阶环路滤波器输出频率锁频环路值给所述数控振荡器；
另一个Arctan计算模块、三阶环路滤波器组成一个锁相环，经过平方运算模块后的数据另一路进入锁相环中进行鉴相：先进入Arctan计算模块进行arctan计算，计算出载波相位与本地载波相位的误差，鉴相出的误差值经过三阶环路滤波器输出载波相位偏差值给所述数控振荡器；
所述数控振荡器控制其产生对应频率、相位的载波信号，指导鉴频、鉴相的输出误差都为零，以实现对本地载波的频率和相位的调整。
2.如权利要求1所述的复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路，其特征在于，所述平方运算模块用于去除BPSK相位π跳变对环路跟踪的影响。
3.如权利要求1所述的复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路，其特征在于，所述二阶环路滤波器和所述三阶环路滤波器的用于降低噪声的影响，建立反馈环路的动态特性以及向所述数控振荡器提供合适的控制信号。
4.如权利要求1所述的复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路，其特征在于，所述数控振荡器对误差信号输出相对应的频率控制字，用频率控制字控制直接数字合成器输出对应的频率相位信号；在FPGA中采用查表法，在系统时钟的控制下，由相位累加器对输入的频率控制字不断累加，得到以该频率字为步进的数字相位，再通过相位相加模块进行初始相位偏移，得到要输出的当前相位。
5.如权利要求1所述的复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路，其特征在于，所述锁频环输出的频率差异值经过积分以后成为锁相环输出的相位差异。
6.如权利要求1所述的复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路，其特征在于，所述锁频环与所述锁相环均用到了Arctan计算模块，鉴频和鉴相共用同一个arctan的IP核，该IP核使用串行cordic算法实现，以节省硬件资源。
7.如权利要求1所述的复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路，其特征在于，所述二阶环路滤波器的传递函数为
Figure FDA0003433429930000021
Figure FDA0003433429930000022
其中K为鉴频环路增益，s为环路积分器，ωn为特征频率且ωn＝BL/0.53，a2为二阶环路滤波器参数，BL为环路噪声带宽，通过调整传递函数F(s)的参数来适应不同的载波多普勒范围、多普勒变化速率以及信噪比。
8.如权利要求1所述的复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路，其特征在于，所述三阶环路滤波器的传递函数为
Figure FDA0003433429930000023
Figure FDA0003433429930000024
其中K为鉴频环路增益，s为环路积分器，ωn为特征频率且ωn＝BL/0.7845，b3为三阶环路滤波器参数，BL为环路噪声带宽，通过调整传递函数F(s)的参数来适应不同的载波多普勒范围、多普勒变化速率以及信噪比。
CN202111605106.0A 2021-12-24 2021-12-24 一种复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路 Pending CN115250135A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111605106.0A CN115250135A (zh) 2021-12-24 2021-12-24 一种复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111605106.0A CN115250135A (zh) 2021-12-24 2021-12-24 一种复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路

Publications (1)

Publication Number Publication Date
CN115250135A true CN115250135A (zh) 2022-10-28

Family

ID=83698551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111605106.0A Pending CN115250135A (zh) 2021-12-24 2021-12-24 一种复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路

Country Status (1)

Country Link
CN (1) CN115250135A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414741A (en) * 1993-10-14 1995-05-09 Litton Systems, Inc. Low phase noise oscillator frequency control apparatus and method
CN102045062A (zh) * 2011-01-27 2011-05-04 中山大学 一种基于Cordic算法的数字锁相环
CN102087362A (zh) * 2009-12-08 2011-06-08 北京邮电大学 卡尔曼滤波、数字锁相环滤波和信号跟踪的方法和装置
US20120200324A1 (en) * 2011-02-04 2012-08-09 Hui Wang Frequency Offset Tracking and Jitter Reduction Method Using Dual Frequency-locked Loop and Phase-locked Loop
CN105577229A (zh) * 2015-12-07 2016-05-11 中国电子科技集团公司第十研究所 Cpu辅助gpu实现扩频信号快速捕获方法
CN107040488A (zh) * 2016-11-11 2017-08-11 上海航天测控通信研究所 基于fpga的极低信噪比的载波跟踪方法及跟踪装置
CN108562286A (zh) * 2018-06-13 2018-09-21 中国兵器工业集团第二四研究所苏州研发中心 可重构的mems陀螺数字测控系统中数字锁相环电路
CN109743074A (zh) * 2018-11-28 2019-05-10 北京睿信丰科技有限公司 非均匀扩频的伪码同步方法及伪码同步装置
CN109889195A (zh) * 2019-01-31 2019-06-14 西南电子技术研究所（中国电子科技集团公司第十研究所） 锁频环辅助锁相环快速锁定方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414741A (en) * 1993-10-14 1995-05-09 Litton Systems, Inc. Low phase noise oscillator frequency control apparatus and method
CN102087362A (zh) * 2009-12-08 2011-06-08 北京邮电大学 卡尔曼滤波、数字锁相环滤波和信号跟踪的方法和装置
CN102045062A (zh) * 2011-01-27 2011-05-04 中山大学 一种基于Cordic算法的数字锁相环
US20120200324A1 (en) * 2011-02-04 2012-08-09 Hui Wang Frequency Offset Tracking and Jitter Reduction Method Using Dual Frequency-locked Loop and Phase-locked Loop
CN105577229A (zh) * 2015-12-07 2016-05-11 中国电子科技集团公司第十研究所 Cpu辅助gpu实现扩频信号快速捕获方法
CN107040488A (zh) * 2016-11-11 2017-08-11 上海航天测控通信研究所 基于fpga的极低信噪比的载波跟踪方法及跟踪装置
CN108562286A (zh) * 2018-06-13 2018-09-21 中国兵器工业集团第二四研究所苏州研发中心 可重构的mems陀螺数字测控系统中数字锁相环电路
CN109743074A (zh) * 2018-11-28 2019-05-10 北京睿信丰科技有限公司 非均匀扩频的伪码同步方法及伪码同步装置
CN109889195A (zh) * 2019-01-31 2019-06-14 西南电子技术研究所（中国电子科技集团公司第十研究所） 锁频环辅助锁相环快速锁定方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
罗;裘正定;: "高动态GPS接收机中载波环路的设计", 铁路计算机应用, no. 02, pages 46 - 48 *
苏征凯;林静然;彭启琮;: "一种低SNR环境下的跟踪环路", 信息安全与通信保密, no. 02, pages 40 - 42 *

Similar Documents

Publication Publication Date Title
AU2001286987B2 (en) Digital-data receiver synchronization method and apparatus
CN108494714B (zh) 一种快速克服多普勒频移的gmsk相干解调的方法
CN104320201B (zh) 一种空间相干光通信高动态载波捕获跟踪环路
US5077531A (en) PSK signal demodulation system
CN109831402B (zh) 16apsk信号载波相位同步及其判锁定方法
US5883930A (en) Digital PLL circuit and actuating method
CN106656168B (zh) 时钟数据恢复装置及方法
CN108199761B (zh) Usb应答机基带数字化方法
CN112804173A (zh) 高动态大频偏载波跟踪方法
CN111308520A (zh) 高动态低信噪比下卫星信号的跟踪环路、方法及接收机
CN114667717B (zh) 一种卫星激光宽带解调方法与装置
CN106656400A (zh) Pcma系统时延抖动情况下的精确频差快速捕获方法
CA2048933C (en) Carrier aquisition apparatus for digital satellite communication system
US11411568B1 (en) Beidou signal tracking system with nonlinear phase-locked loop
CN112511182B (zh) 一种星载测控数传接收装置
CN110880964B (zh) 一种基于数据转换跟踪环路的比特同步跟踪系统
CN115250135A (zh) 一种复用cordic核的二阶锁频辅助三阶锁相的载波跟踪环路
CN107167825A (zh) 一种卫星导航中频信号载波跟踪装置及方法
CN108712190B (zh) 多载波跟踪方法及跟踪装置
CN103036589A (zh) 一种基于snr的扩频通信联合载波同步方法
CN114157294B (zh) 模拟鉴相器与数字鉴频器合作捕获的低相噪频率合成器
CN110708065B (zh) 一种时频信号数字化锁相与传递装置
CN112684480A (zh) 一种高动态载波组合环路跟踪方法及系统
Maya et al. A high data rate BPSK receiver implementation in FPGA for high dynamics applications
Yang et al. An Adaptive Carrier and Symbol Synchronization Approach for QPSK Signal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination