CN114039600A - 一种多通道高速ad同步采集装置及方法 - Google Patents
一种多通道高速ad同步采集装置及方法 Download PDFInfo
- Publication number
- CN114039600A CN114039600A CN202111138049.XA CN202111138049A CN114039600A CN 114039600 A CN114039600 A CN 114039600A CN 202111138049 A CN202111138049 A CN 202111138049A CN 114039600 A CN114039600 A CN 114039600A
- Authority
- CN
- China
- Prior art keywords
- clock
- chip
- data
- board
- data acquisition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 93
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000006243 chemical reaction Methods 0.000 claims abstract description 90
- 230000003287 optical effect Effects 0.000 claims abstract description 69
- 230000005540 biological transmission Effects 0.000 claims abstract description 6
- 238000005070 sampling Methods 0.000 claims description 72
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 claims description 18
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 claims description 18
- 230000006870 function Effects 0.000 claims description 13
- 229910001285 shape-memory alloy Inorganic materials 0.000 claims description 12
- 238000001914 filtration Methods 0.000 claims description 5
- 239000013307 optical fiber Substances 0.000 claims description 5
- 238000013139 quantization Methods 0.000 claims description 5
- 230000009467 reduction Effects 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 abstract description 4
- 238000005259 measurement Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
- H03M1/1255—Synchronisation of the sampling frequency or phase to the input frequency or phase
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
Abstract
本发明提供了一种多通道高速AD同步采集装置及方法，包括数据处理板和N个数据采集板；所述数据处理板包括本振、锁相环、功分器、时钟芯片I、模拟光模块I、N个数字光模块I(N≥1)和数据处理板FPGA芯片；所述数据采集板包括模拟光模块II、SMA、时钟芯片II、数字光模块II、M个AD转换芯片(M≥1)和数据采集板FPGA芯片。本发明中装置及方法结合高速AD转换芯片自带的自动同步功能、板间同步技术以及模拟光模块、数字光模块、GTX传输技术，解决了多通道高速AD同步采集的限制，确保了多路AD数据采集的同步性及相位一致性，测量精度高，相关系数精度优于99％，相关相位精度≤±0.5°。
Description
技术领域
本发明属于微波遥感宽带信号高速采集技术领域，特别涉及一种多通道高速AD同步采集装置及方法，该装置及方法降低了多通道高速AD同步采集的设计难度，可实现板内板间采集的同步性，在工程上易于实现。
背景技术
随着AD采集通道越来越多，AD采样精度越来越高，采集数据传输速率越来越高以及系统小型化的需求，对多通道高速AD同步采集也提出了更高的要求，迫切需要一种易扩展、易工程实现，适用于多通道高速AD同步采集的方法。经过充分的调研，文献在描述多片AD采集系统的同步技术时多是提到AD器件本身的同步功能和同步管脚，系统仅实现有限通道的板内同步，且可靠同步性能较差。因而有必要提供一种多通道高速AD同步采集装置及方法，解决AD采集的板内板间同步问题，并提高同步采集的可靠性。
发明内容
为了克服现有技术中的不足，本发明人进行了锐意研究，提供了一种多通道高速AD同步采集装置及方法，解决了高速AD多路同步系统在高速采样下的可靠同步问题，提高同步采集的可靠性，可实现板内板间采集的同步性，在工程上易于实现，易于扩展，能够实现更高速的采集。该方法适用范围广、可靠性高、易于工程实现，可广泛应用于微波遥感领域宽带信号高速采集系统中，具有广阔的市场应用前景，从而完成本发明。
本发明提供的技术方案如下：
第一方面，一种多通道高速AD同步采集装置，包括数据处理板和N个数据采集板；所述数据处理板包括本振、锁相环、功分器、时钟芯片I、模拟光模块I、N个数字光模块I(N≥1)和数据处理板FPGA芯片，所述本振、锁相环和功分器依次连接，本振产生基频时钟送至锁相环，锁相环将该基频时钟锁相倍频后送至功分器；功分器分别连接模拟光模块I和时钟芯片I，时钟芯片I连接数字光模块I和数据处理板FPGA芯片，功分器将时钟功分为两路，一路通过模拟光模块I将同步采样时钟CLK送至N个数据采集板，一路通过时钟芯片I分出N+1路时钟，其中N路同步时钟RCLK分别经N路数字光模块I送至N个数据采集板，1路FPGA_CLK时钟进入数据处理板FPGA芯片作为数据处理板FPGA芯片的工作时钟；数据处理板FPGA芯片通过数字光模块I接收N个采集板发送的数据，经过相关处理后发送至地面；
所述数据采集板包括模拟光模块II、SMA、时钟芯片II、数字光模块II、M个AD转换芯片(M≥1)和数据采集板FPGA芯片，所述模拟光模块II将模拟光模块I传输的同步采样时钟CLK经SMA送至时钟芯片II，时钟芯片II将同步采样时钟CLK分为同相的M路采样时钟和1路工作时钟，将每路采样时钟发送至对应的各高速AD转换芯片，作为高速AD转换芯片的采样时钟，以使多片AD转换芯片同步采样，使AD采样板间同步；将1路工作时钟送至数据采集板FPGA芯片作为数据采集板FPGA芯片的工作时钟；
所述M个AD转换芯片分为1个主AD转换芯片和M-1个从AD转换芯片，均为自带自动同步功能的AD转换芯片，以使AD采样板内同步，主AD转换芯片接收数据处理板发送的RCLK信号，控制从AD转换芯片的DCLK时钟，以保证M片AD转换芯片的DCLK时钟的起始相位完全一致；所述数据采集板FPGA芯片接收AD转换芯片传输的数据，1bit量化后通过数字光模块II发送至数据处理板。
第二方面，一种多通道高速AD同步采集方法，包括如下步骤：
(1)数据处理板本振产生基频时钟送至锁相环，锁相环将该基频时钟锁相倍频后送至功分器；功分器将时钟功分为两路，一路通过模拟光模块I送至N个数据采集板，一路通过时钟芯片I分出N+1路时钟，其中N路同步时钟RCLK分别经N路数字光模块I送至N个数据采集板，1路FPGA_CLK时钟进入数据处理板FPGA芯片作为数据处理板FPGA芯片的工作时钟；
(2)每个数据采集板的模拟光模块II将模拟光模块I传输的同步采样时钟CLK经过SMA送至时钟芯片II，时钟芯片II将同步采样时钟分为同相的M路采样时钟和1路工作时钟，将每路采样时钟发送至对应的各高速AD转换芯片，作为高速AD转换芯片的采样时钟，以使多片AD转换芯片同步采样，完成AD采样的板间同步；将1路工作时钟送至数据采集板FPGA芯片作为数据采集板FPGA芯片的工作时钟；
(3)数据采集板的AD转换芯片自带自动同步功能，以使AD采样的板内同步；数据采集板的主AD转换芯片接收数据处理板发送的RCLK信号，控制从AD转换芯片的DCLK时钟，以使M片AD转换芯片的DCLK时钟的起始相位完全一致；
(4)数据采集板FPGA芯片添加AD时钟的延时微调模块，通过改变采样AD转换芯片的参考时钟相位，使多路AD的数据相位一致；
(5)数据采集板的每片AD转换芯片，根据时钟芯片II发送的高速AD采样时钟，对输入的宽带中频模拟信号进行采样、模数转换，然后发送至数据采集板FPGA芯片，在降速、数字滤波及IQ处理后进行1bit量化；
(6)数据采集板FPGA芯片将1bit量化数据通过GTX信号收发器及数字光纤发送给数据处理板；优选地，数据采集板在GTX信号收发器传输每帧数据时增加帧头，数据处理板通过帧头来判断数据的同时性，保证计算的数据是同一时间采集的数据；
(7)数据处理板FPGA芯片还用于通过LVDS接口芯片向N个数字光模块I发送同步工作信号及其伴随时钟，数字光模块I将同步工作信号及其伴随时钟发送至数据采集板，每个数据采集板使用伴随时钟解析同步工作信号，再使用同步工作信号作为数据采集板数据处理的起始，保证N个数据采集板和1块数据处理板实施数据处理的同步性。
根据本发明提供的一种多通道高速AD同步采集装置及方法，具有以下有益效果：
(1)本发明提供的一种多通道高速AD同步采集装置及方法，数据处理板通过本振、锁相环、功分器产生N路同步采样时钟传给模拟光模块I，每个数据采集板通过模拟光模块II、SMA、时钟芯片II产生同相的多路采样时钟送至多片AD转换芯片作为同步采样时钟，数据采集板又使用AD自带的自动同步功能实现板内同步，最终实现采样时钟的板内、板间同步。
(2)本发明提供的一种多通道高速AD同步采集装置及方法，硬件上各数据采集板至数据处理板的GTX信号收发器传输线、数据处理板至各数据采集板的同步工作信号线等长；数据采集板在GTX传输每帧数据时增加帧头，数据处理板通过帧头来判断数据的同时性，保证计算的数据是同一时间采集的数据。
(3)本发明提供的一种多通道高速AD同步采集装置及方法，数据处理板给N个数据采集板同时发送同步工作信号及其伴随时钟，每个数据采集板使用伴随时钟解析同步工作信号，再使用同步信号作为数据处理的起始，保证了N个数据采集板和1个数据处理板进行数据处理的同步性。
(4)数据采集板FPGA软件添加AD时钟的延时微调模块，通过改变采样AD芯片的参考时钟相位，确保多路AD的数据相位一致；数据采集板的主AD转换芯片接收数据处理板发送的RCLK信号，控制从AD转换芯片的DCLK时钟，能够保证M片AD转换芯片的DCLK时钟的起始相位完全一致。
附图说明
图1为本发明单个数据采集板组成框图；
图2为本发明数据处理板组成框图；
图3为本发明时钟树框图；
图4为数据采集板内AD转换芯片级联同步实现框图。
具体实施方式
下面通过对本发明进行详细说明，本发明的特点和优点将随着这些说明而变得更为清楚、明确。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
根据本发明的第一方面，提供了一种多通道高速AD同步采集装置，包括数据处理板和N个数据采集板，如图1所示，所述数据处理板包括本振、锁相环、功分器、时钟芯片I、模拟光模块I、N个数字光模块I(N≥1，图1中N＝4)和数据处理板FPGA芯片，所述本振、锁相环和功分器依次连接，本振产生基频时钟送至锁相环，锁相环将该基频时钟锁相倍频后送至功分器；功分器分别连接模拟光模块I和时钟芯片I，时钟芯片I连接数字光模块I和数据处理板FPGA芯片，功分器将时钟功分为两路，一路通过模拟光模块I将同步采样时钟(CLK)送至N个数据采集板，一路通过时钟芯片I分出N+1路时钟，其中N路同步时钟(RCLK)分别经N路数字光模块I送至N个数据采集板，1路时钟(FPGA_CLK)进入数据处理板FPGA芯片作为数据处理板FPGA芯片的工作时钟；数据处理板FPGA芯片通过数字光模块I接收N个采集板发送的数据，经过相关处理后通过LVDS接口芯片发送至地面；
如图2所示，所述数据采集板包括模拟光模块II、SMA、时钟芯片II、数字光模块II、M个AD转换芯片(M≥1，图2中M＝4)和数据采集板FPGA芯片，所述模拟光模块II将模拟光模块I传输的同步采样时钟(CLK)经过SMA送至时钟芯片II，时钟芯片II将同步采样时钟分为同相的M路采样时钟(如CLK1～CLK4)和1路工作时钟(如CLK5)，将每路采样时钟发送至对应的各高速AD转换芯片，作为高速AD转换芯片的采样时钟，以保证多片AD转换芯片同步采样，实现AD采样的板间同步；同时，将1路工作时钟送至数据采集板FPGA芯片作为数据采集板FPGA芯片的工作时钟(图3)；所述M个AD转换芯片分为1个主AD转换芯片和M-1个从AD转换芯片，均为自带自动同步功能的AD转换芯片，以实现AD采样的板内同步，主AD转换芯片接收数据处理板发送的RCLK信号，控制从AD转换芯片的DCLK时钟，以保证M片AD转换芯片的DCLK时钟的起始相位完全一致(图4)。所述数据采集板FPGA芯片接收AD转换芯片传输的数据，1bit量化后通过数字光模块II发送至数据处理板。
如图1所示，数据处理板本振产生50MHz的基频时钟频率送至锁相环，锁相环将该基频时钟锁相倍频到1.2GHz后送至功分器，功分器将1.2GHz时钟功分为两路，其中一路通过模拟光模块I将N个1.2GHz同步采样时钟(CLK)分别送至N个数据采集板。
本发明中，AD同步采集装置具有数据处理同步功能。如图1所示，数据处理板FPGA芯片还用于通过LVDS接口芯片向N个数字光模块I发送同步工作信号及其伴随时钟，数字光模块I将同步工作信号及其伴随时钟发送至数据采集板，每个数据采集板使用伴随时钟通过FIFO解析同步工作信号，再使用同步工作信号作为数据采集板数据处理的起始，保证N个数据采集板和1块数据处理板实施数据处理的同步性。
本发明中，AD同步采集装置具有数据相位同步功能。如图4所示，数据采集板使用一个主AD转换芯片的RCLK信号控制其余3片从AD转换芯片的DCLK，以保证4片AD的DCLK的起始相位一致。除了采用主AD转换芯片的RCLK信号控制其余从AD转换芯片的DCLK时钟外，还可采用以下方式：数据采集板FPGA芯片具有AD时钟的延时微调模块，通过改变采样AD转换芯片的参考时钟相位，确保多路AD的数据相位一致，最终达到所有AD转换芯片的数据相位同步。
本发明中，数据采集板的每片高速AD转换芯片，根据时钟芯片II发送的高速AD采样时钟(如CLK1～CLK4)，对输入的宽带中频模拟信号进行采样、模数转换，然后发送至数据采集板FPGA芯片，在降速、数字滤波及IQ处理后进行1bit量化，然后将1bit量化数据通过GTX信号收发器及数字光纤发送给数据处理板。
进一步地，数据采集板高速AD转换芯片选用自带自动同步功能的两路差分输入ADC12D1600芯片，ADC12D1600芯片可实现差分的两路1.2GHz的AD采样。采样后的一路AD数据分为并行两路DId、DI，另一路AD数据分为并行两路DQd、DQ。这样DId、DI、DQd、DQ的数据速率可以降低为600MHz，如果用时钟DCLK的双沿触发，还可以把DId、DI、DQd、DQ进一步降低速率至300MHz。AD转换芯片输出的多路串行数据中的每一路串行差分数据的码速率不高于300Mbps。数据采集板数量N＝4，每个数据采集板中AD转换芯片数量M＝4时，数据采集板发送有效数据率为9.6Gbps，处理板接收有效数据率为38.4Gbps。
本发明中，AD同步采集装置具有数据传输同步功能。数据采集板在GTX信号收发器传输每帧数据时增加帧头，数据处理板通过帧头来判断数据的同时性，保证计算的数据是同一时间采集的数据。同时，硬件上保证各数据采集板至数据处理板的GTX信号收发器传输线、数据处理板至各数据采集板的同步工作信号线等长。
本发明中，数字光模块I和数字光模块II选用MCOT-MN-12TR模块，时钟芯片I和时钟芯片II选用AD9516芯片。
根据本发明的第二方面，提供了一种多通道高速AD同步采集方法，如图1和图2所示，包括如下步骤：
(1)数据处理板本振产生基频时钟50MHz送至锁相环，锁相环将该基频时钟锁相倍频到1.2GHz后送至功分器；功分器将1.2GHz时钟功分为两路，一路通过模拟光模块I送至N个数据采集板，一路通过时钟芯片I(时钟芯片AD9516)分出N+1路时钟，其中N路同步时钟(RCLK)分别经N路数字光模块I送至N个数据采集板，1路时钟(FPGA_CLK)进入数据处理板FPGA芯片作为数据处理板FPGA芯片的工作时钟；
(2)每个数据采集板的模拟光模块II将模拟光模块I传输的同步采样时钟(CLK)经过SMA送至时钟芯片II，时钟芯片II将同步采样时钟分为同相的M路采样时钟(如CLK1～CLK4)和1路工作时钟(如150MHz时钟CLK5)，将每路采样时钟发送至对应的各高速AD转换芯片，作为高速AD转换芯片的采样时钟，以保证多片AD转换芯片同步采样，实现AD采样的板间同步；同时，将1路工作时钟送至数据采集板FPGA芯片作为数据采集板FPGA芯片的工作时钟(图3)；
(3)数据采集板高速AD转换芯片选用自带自动同步功能AD转换芯片，如ADC12D1600芯片，以实现AD采样的板内同步，ADC12D1600芯片可实现差分的两路1.2GHz的AD采样；数据采集板的AD转换芯片分为1个主AD转换芯片和M-1个从AD转换芯片，主AD转换芯片接收数据处理板发送的RCLK信号，控制从AD转换芯片的DCLK时钟，以保证M片AD转换芯片的DCLK时钟的起始相位完全一致；
(4)数据采集板FPGA芯片添加AD时钟的延时微调模块，通过改变采样AD转换芯片的参考时钟相位，确保多路AD的数据相位一致；
(5)数据采集板的每片高速AD转换芯片，根据时钟芯片II发送的高速AD采样时钟(如CLK1～CLK4)，对输入的宽带中频模拟信号进行采样、模数转换，然后发送至数据采集板FPGA芯片，在降速、数字滤波及IQ处理后进行1bit量化，然后发送至数据处理板FPGA芯片；
(6)数据采集板FPGA芯片将1bit量化数据通过GTX信号收发器及数字光纤发送给数据处理板；优选地，数据采集板在GTX信号收发器传输每帧数据时增加帧头，数据处理板通过帧头来判断数据的同时性，保证计算的数据是同一时间采集的数据；
(7)数据处理板FPGA芯片还用于通过LVDS接口芯片向N个数字光模块I发送同步工作信号及其伴随时钟，数字光模块I将同步工作信号及其伴随时钟发送至数据采集板，每个数据采集板使用伴随时钟通过FIFO解析同步工作信号，再使用同步工作信号作为数据采集板数据处理的起始，保证N个数据采集板和1块数据处理板实施数据处理的同步性。
这种方法的优点是可以保证整个多通道高速采集装置AD采集时钟同步、AD数据相位一致、数据接收处理同步，整个系统可以达到可靠同步。本发明根据上述系统和方法，解决了高速AD多路同步系统在高速采样下的可靠同步问题且易于扩展。该方法是宽带信号高速采集系统设计的关键技术之一，适用范围广、可靠性高、易于工程实现，可广泛应用于微波遥感领域宽带信号高速采集系统中，具有广阔的市场应用前景。
以上结合具体实施方式和范例性实例对本发明进行了详细说明，不过这些说明并不能理解为对本发明的限制。本领域技术人员理解，在不偏离本发明精神和范围的情况下，可以对本发明技术方案及其实施方式进行多种等价替换、修饰或改进，这些均落入本发明的范围内。本发明的保护范围以所附权利要求为准。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。
Claims (10)
1.一种多通道高速AD同步采集装置，其特征在于，包括数据处理板和N个数据采集板；所述数据处理板包括本振、锁相环、功分器、时钟芯片I、模拟光模块I、N个数字光模块I(N≥1)和数据处理板FPGA芯片，所述本振、锁相环和功分器依次连接，本振产生基频时钟送至锁相环，锁相环将该基频时钟锁相倍频后送至功分器；功分器分别连接模拟光模块I和时钟芯片I，时钟芯片I连接数字光模块I和数据处理板FPGA芯片，功分器将时钟功分为两路，一路通过模拟光模块I将同步采样时钟CLK送至N个数据采集板，一路通过时钟芯片I分出N+1路时钟，其中N路同步时钟RCLK分别经N路数字光模块I送至N个数据采集板，1路FPGA_CLK时钟进入数据处理板FPGA芯片作为数据处理板FPGA芯片的工作时钟；数据处理板FPGA芯片通过数字光模块I接收N个采集板发送的数据，经过处理后发送至地面；
所述数据采集板包括模拟光模块II、SMA、时钟芯片II、数字光模块II、M个AD转换芯片(M≥1)和数据采集板FPGA芯片，所述模拟光模块II将模拟光模块I传输的同步采样时钟CLK经SMA送至时钟芯片II，时钟芯片II将同步采样时钟CLK分为同相的M路采样时钟和1路工作时钟，将每路采样时钟发送至对应的各高速AD转换芯片，作为高速AD转换芯片的采样时钟，以使多片AD转换芯片同步采样，使AD采样板间同步；将1路工作时钟送至数据采集板FPGA芯片作为数据采集板FPGA芯片的工作时钟；
所述M个AD转换芯片分为1个主AD转换芯片和M-1个从AD转换芯片，均为自带自动同步功能的AD转换芯片，以使AD采样板内同步，主AD转换芯片接收数据处理板发送的RCLK信号，控制从AD转换芯片的DCLK时钟，以保证M片AD转换芯片的DCLK时钟的起始相位完全一致；所述数据采集板FPGA芯片接收AD转换芯片传输的数据，1bit量化后通过数字光模块II发送至数据处理板。
2.根据权利要求1所述的多通道高速AD同步采集装置，其特征在于，所述数据处理板FPGA芯片还用于向N个数字光模块I发送同步工作信号及其伴随时钟，数字光模块I将同步工作信号及其伴随时钟发送至数据采集板，每个数据采集板使用伴随时钟解析同步工作信号，再使用同步工作信号作为数据采集板数据处理的起始，使N个数据采集板和1块数据处理板数据处理同步。
3.根据权利要求1所述的多通道高速AD同步采集装置，其特征在于，所述数据采集板FPGA芯片具有AD时钟的延时微调模块，通过改变采样AD转换芯片的参考时钟相位，使多路AD的数据相位一致。
4.根据权利要求1所述的多通道高速AD同步采集装置，其特征在于，所述数据采集板的每片AD转换芯片，根据时钟芯片II发送的高速AD采样时钟，对输入的宽带中频模拟信号进行采样、模数转换，然后发送至数据采集板FPGA芯片，在降速、数字滤波及IQ处理后进行1bit量化，将1bit量化数据通过GTX信号收发器及数字光纤发送给数据处理板。
5.根据权利要求1所述的多通道高速AD同步采集装置，其特征在于，数据采集板高速AD转换芯片选用自带自动同步功能的两路差分输入ADC12D1600芯片。
6.根据权利要求4所述的多通道高速AD同步采集装置，其特征在于，所述数据采集板在GTX信号收发器传输每帧数据时增加帧头。
7.根据权利要求1所述的多通道高速AD同步采集装置，其特征在于，各数据采集板至数据处理板的GTX信号收发器传输线、数据处理板至各数据采集板的同步工作信号线等长。
8.根据权利要求1所述的多通道高速AD同步采集装置，其特征在于，所述数字光模块I和数字光模块II选用MCOT-MN-12TR模块，时钟芯片I和时钟芯片II选用AD9516芯片。
9.一种多通道高速AD同步采集方法，其特征在于，包括如下步骤：
(1)数据处理板本振产生基频时钟送至锁相环，锁相环将该基频时钟锁相倍频后送至功分器；功分器将时钟功分为两路，一路通过模拟光模块I送至N个数据采集板，一路通过时钟芯片I分出N+1路时钟，其中N路同步时钟RCLK分别经N路数字光模块I送至N个数据采集板，1路FPGA_CLK时钟进入数据处理板FPGA芯片作为数据处理板FPGA芯片的工作时钟；
(2)每个数据采集板的模拟光模块II将模拟光模块I传输的同步采样时钟CLK经过SMA送至时钟芯片II，时钟芯片II将同步采样时钟分为同相的M路采样时钟和1路工作时钟，将每路采样时钟发送至对应的各高速AD转换芯片，作为高速AD转换芯片的采样时钟，以使多片AD转换芯片同步采样，完成AD采样的板间同步；将1路工作时钟送至数据采集板FPGA芯片作为数据采集板FPGA芯片的工作时钟；
(3)数据采集板的AD转换芯片自带自动同步功能，以使AD采样的板内同步；数据采集板的主AD转换芯片接收数据处理板发送的RCLK信号，控制从AD转换芯片的DCLK时钟，以使M片AD转换芯片的DCLK时钟的起始相位完全一致；
(4)数据采集板FPGA芯片添加AD时钟的延时微调模块，通过改变采样AD转换芯片的参考时钟相位，使多路AD的数据相位一致；
(5)数据采集板的每片AD转换芯片，根据时钟芯片II发送的高速AD采样时钟，对输入的宽带中频模拟信号进行采样、模数转换，然后发送至数据采集板FPGA芯片，在降速、数字滤波及IQ处理后进行1bit量化；
(6)数据采集板FPGA芯片将1bit量化数据通过GTX信号收发器及数字光纤发送给数据处理板；
(7)数据处理板FPGA芯片还用于通过LVDS接口芯片向N个数字光模块I发送同步工作信号及其伴随时钟，数字光模块I将同步工作信号及其伴随时钟发送至数据采集板，每个数据采集板使用伴随时钟解析同步工作信号，再使用同步工作信号作为数据采集板数据处理的起始，保证N个数据采集板和1块数据处理板实施数据处理的同步性。
10.根据权利要求9所述的多通道高速AD同步采集方法，其特征在于，步骤(6)中，数据采集板在GTX信号收发器传输每帧数据时增加帧头，数据处理板通过帧头来判断数据的同时性，保证计算的数据是同一时间采集的数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111138049.XA CN114039600B (zh) | 2021-09-27 | 2021-09-27 | 一种多通道高速ad同步采集装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111138049.XA CN114039600B (zh) | 2021-09-27 | 2021-09-27 | 一种多通道高速ad同步采集装置及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114039600A true CN114039600A (zh) | 2022-02-11 |
| CN114039600B CN114039600B (zh) | 2024-06-25 |
Family
ID=80140702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111138049.XA Active CN114039600B (zh) | 2021-09-27 | 2021-09-27 | 一种多通道高速ad同步采集装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114039600B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114578743A (zh) * | 2022-05-06 | 2022-06-03 | 四川赛狄信息技术股份公司 | 基于fpga的舰载多路信号采集同步控制系统 |
| CN114812673A (zh) * | 2022-04-02 | 2022-07-29 | 北京卫星环境工程研究所 | 多参数多模块光纤数据同步测试方法 |
| CN116455394A (zh) * | 2023-06-16 | 2023-07-18 | 成都铭科思微电子技术有限责任公司 | 一种多通道adc同步装置及自动同步方法 |
| CN117093130A (zh) * | 2023-10-19 | 2023-11-21 | 国仪量子(合肥)技术有限公司 | 数据采集方法与装置、存储介质、数据采集系统 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006229431A (ja) * | 2005-02-16 | 2006-08-31 | Mitsubishi Electric Corp | 映像信号伝送方法及び映像信号伝送装置 |
| US20100090876A1 (en) * | 2008-10-13 | 2010-04-15 | National Semiconductor Corporation | Continuous synchronization for multiple adcs |
| CN103927401A (zh) * | 2014-04-16 | 2014-07-16 | 公安部第一研究所 | 一种多通道采样的高速信号采集与处理系统 |
| CN109889211A (zh) * | 2018-12-24 | 2019-06-14 | 中国电子科技集团公司第二十研究所 | 一种应用于相控阵雷达的多通道射频直采和产生电路 |
| CN112104366A (zh) * | 2020-08-30 | 2020-12-18 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 四通道高速同步fmc采集装置 |
-
2021
- 2021-09-27 CN CN202111138049.XA patent/CN114039600B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006229431A (ja) * | 2005-02-16 | 2006-08-31 | Mitsubishi Electric Corp | 映像信号伝送方法及び映像信号伝送装置 |
| US20100090876A1 (en) * | 2008-10-13 | 2010-04-15 | National Semiconductor Corporation | Continuous synchronization for multiple adcs |
| CN103927401A (zh) * | 2014-04-16 | 2014-07-16 | 公安部第一研究所 | 一种多通道采样的高速信号采集与处理系统 |
| CN109889211A (zh) * | 2018-12-24 | 2019-06-14 | 中国电子科技集团公司第二十研究所 | 一种应用于相控阵雷达的多通道射频直采和产生电路 |
| CN112104366A (zh) * | 2020-08-30 | 2020-12-18 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 四通道高速同步fmc采集装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114812673A (zh) * | 2022-04-02 | 2022-07-29 | 北京卫星环境工程研究所 | 多参数多模块光纤数据同步测试方法 |
| CN114812673B (zh) * | 2022-04-02 | 2023-11-10 | 北京卫星环境工程研究所 | 多参数多模块光纤数据同步测试方法 |
| CN114578743A (zh) * | 2022-05-06 | 2022-06-03 | 四川赛狄信息技术股份公司 | 基于fpga的舰载多路信号采集同步控制系统 |
| CN116455394A (zh) * | 2023-06-16 | 2023-07-18 | 成都铭科思微电子技术有限责任公司 | 一种多通道adc同步装置及自动同步方法 |
| CN116455394B (zh) * | 2023-06-16 | 2023-09-15 | 成都铭科思微电子技术有限责任公司 | 一种多通道adc同步装置及自动同步方法 |
| CN117093130A (zh) * | 2023-10-19 | 2023-11-21 | 国仪量子(合肥)技术有限公司 | 数据采集方法与装置、存储介质、数据采集系统 |
| CN117093130B (zh) * | 2023-10-19 | 2024-01-16 | 国仪量子(合肥)技术有限公司 | 数据采集方法与装置、存储介质、数据采集系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114039600B (zh) | 2024-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114039600A (zh) | 一种多通道高速ad同步采集装置及方法 | |
| CN113467696B (zh) | 多通道ad数据同步传输系统 | |
| CN111736517A (zh) | 一种基于多通道adc和fpga的同步采集处理卡系统 | |
| CN109889211A (zh) | 一种应用于相控阵雷达的多通道射频直采和产生电路 | |
| CN108631809B (zh) | 一种多通道数字tr组件 | |
| US7426247B2 (en) | Multi-channel serdes receiver for chip-to-chip and backplane interconnects and method of operation thereof | |
| US6188286B1 (en) | Method and system for synchronizing multiple subsystems using one voltage-controlled oscillator | |
| CN108134607A (zh) | 基于jesd204b的板间高速ad同步采集电路及同步方法 | |
| CN109032498B (zh) | 一种多fpga的多通道采集系统的波形量化同步方法 | |
| CN104980156A (zh) | 基于fpga的高速adc同步采集系统 | |
| US5550874A (en) | Clock synchronizing circuit of data transmission system | |
| CN109617552A (zh) | 多通道模数转换系统及其转换方法 | |
| WO2004109524A2 (en) | Synchronous data transfer across clock domains | |
| WO2019009968A1 (en) | PARALLEL-SERIES AND SERIAL-PARALLEL CONVERTER WITH DOUBLE FREQUENCY | |
| CN114090497A (zh) | 一种高速数据采集时钟的同步方案 | |
| CN101321051A (zh) | 射频拉远单元的时钟同步装置及其方法 | |
| US7054356B2 (en) | Method and apparatus for testing serial connections | |
| CN111245472A (zh) | 射频收发芯片、针对射频收发芯片的同步系统及方法 | |
| CN109067397A (zh) | 一种基于垂直交替的宽带信号高精度采集装置 | |
| CN105515610A (zh) | 一种数字接收机模块及其信号处理方法与射频卡布线方法 | |
| CN116208173A (zh) | 高速串行接口无时钟线应用下的并行化解码装置及方法 | |
| CN112118063A (zh) | 一种时钟同步装置、光发射器、光接收器及方法 | |
| CN115097898A (zh) | 基于jesd204b协议的多板同步波形输出装置及通信设备 | |
| EP4060664A1 (en) | Minimum intrinsic timing utilization auto alignment on multi-die system | |
| CN112020133B (zh) | 一种多策略高精度时钟同步的边缘计算服务器设计方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |