CN114124342A - 一种时钟频率保持系统 - Google Patents
一种时钟频率保持系统 Download PDFInfo
- Publication number
- CN114124342A CN114124342A CN202111415563.3A CN202111415563A CN114124342A CN 114124342 A CN114124342 A CN 114124342A CN 202111415563 A CN202111415563 A CN 202111415563A CN 114124342 A CN114124342 A CN 114124342A
- Authority
- CN
- China
- Prior art keywords
- clock
- frequency
- clock frequency
- clock control
- control end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013307 optical fiber Substances 0.000 claims abstract description 28
- 238000006243 chemical reaction Methods 0.000 claims description 91
- 239000013078 crystal Substances 0.000 claims description 49
- 238000012545 processing Methods 0.000 claims description 46
- 230000001360 synchronised effect Effects 0.000 claims description 19
- 238000011084 recovery Methods 0.000 claims description 7
- 229910052701 rubidium Inorganic materials 0.000 claims description 7
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 claims description 7
- 230000010355 oscillation Effects 0.000 claims description 5
- 238000012423 maintenance Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 23
- 238000010586 diagram Methods 0.000 description 14
- 238000012360 testing method Methods 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 7
- 239000000872 buffer Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0075—Arrangements for synchronising receiver with transmitter with photonic or optical means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种时钟频率保持系统。其中，该系统包括：主时钟控制端以及通过光纤连接的从时钟控制端；所述主时钟控制端外接时钟频率参考源，所述从时钟控制端外接应用设备；所述主时钟控制端，用于接收所述时钟频率参考源的原始时钟频率，将所述原始时钟频率转换为网络时钟下的设定时钟频率，并通过所述光纤传输给所述从时钟控制端；所述从时钟控制端，用于基于所接收网络时钟下的设定时钟频率进行时钟频率恢复，输出参考时钟频率并传递给所述应用设备。本发明实施例中的主时钟控制端以及通过光纤连接的从时钟控制端解决了长距离传输而出现频率抖动的问题，提高了输出参考源的短期频率稳定度，从而提高了传输的信号质量。
Description
技术领域
本发明实施例涉及信号处理技术领域，尤其涉及一种时钟频率保持系统。
背景技术
在时钟频率领域中，对时钟频率参考源的精度和稳定度有极高的要求。在实际生产应用中，频率参考源与应用设备距离普遍在几十米，几百米甚至更远，为实现时钟频率参考源到应用设备的传输，往往需要在频率参考源与应用设备之间架设传输线缆。
图1是现有技术中时钟频率参考源应用结构框图。如图1所示，时钟频率参考源01通过同轴线缆03向应用设备所在端04传输，应用设备所在端04中存在了至少一个应用设备，且同轴线缆03上配置有缓冲器02。
然而，基于上述连接形成的架构系统中，随着缓冲器级联数量增多，使得时钟频率参考源与应用设备所在端的总线缆的长度增加，导致时钟频率参考源因为远距离传输而出现频率抖动，短稳特性变差等问题，进而导致传输的信号质量受影响，无法满足实际生产应用需求。
发明内容
本发明提供一种时钟频率保持系统，以实现时钟频率参考源的稳定有效传输，提高传输信号质量。
第一方面，本发明实施例提供了一种时钟频率保持系统，包括：主时钟控制端以及通过光纤连接的从时钟控制端；
所述主时钟控制端外接时钟频率参考源，所述从时钟控制端外接应用设备；
所述主时钟控制端，用于接收所述时钟频率参考源的原始时钟频率，将所述原始时钟频率转换为网络时钟下的设定时钟频率，并通过所述光纤传输给所述从时钟控制端；
所述从时钟控制端，用于基于所接收网络时钟下的设定时钟频率进行时钟频率恢复，输出参考时钟频率并传递给所述应用设备。
进一步的，所述主时钟控制端，包括：
锁相环处理模块，用于对所接收时钟频率参考源的原始时钟频率进行倍增处理；
第一时钟转换模块，用于对倍增处理后的倍增时钟频率进行时钟转换处理，形成网络时钟下的设定时钟频率，并通过预先分配的第一网络IP地址与所述从时钟控制端通信，以将所述设定时钟频率发送给所述从时钟控制端。
进一步的，所述主时钟控制端，还包括：与所述锁相环处理模块及第一时钟转换模块连接的时钟控制模块，
所述时钟控制模块，用于为所述锁相环处理模块提供所配置的倍增处理参数，以及为所述第一时钟转换模块提供所分配的第一网络IP地址。
进一步的，所述从时钟控制端，包括：
第二时钟转换模块，用于通过预先分配的第二网络IP地址，接收所述主时钟控制端所发送网络时钟下的设定时钟频率；
对所述设定时钟频率进行时钟恢复处理，获得工作时钟下的输出时钟频率，以作为所述应用设备输入的参考时钟频率。
进一步的，所述从时钟控制端，还包括：与所述第二时钟转换模块连接的频率同步模块；
所述频率同步模块，用于接收所述第二时钟转换模块反馈的输出时钟频率，并基于给定的本地晶振频率，对所述输出时钟频率进行同步处理，将同步处理后的时钟频率作为新输入所述应用设备的参考时钟频率。
进一步的，所述频率同步模块，包括：
可编码逻辑门阵列FPGA芯片、恒温晶体振荡器OCXO以及时钟控制单元；
所述FPGA芯片，分别与所述第二时钟转换模块以及OCXO连接，所述时钟控制单元与所述FPGA芯片连接；
所述FPGA芯片，用于根据第二时钟转换模块输入的输出时钟频率，以及所述OCXO输入的本地晶振频率，确定两频率的相位差信息并传递给所述时钟控制单元；
所述时钟控制单元，用于通过所述相位差信息，对所述OCXO的本地晶振频率进行同步调整；
所述OCXO，用于获得同步调整后的同步时钟频率，并作为新输入所述应用设备的参考时钟频率。
进一步的，所述FPGA芯片，具体用于：
接收所述第二时钟转换模块输入的输出时钟频率，以及所述OCXO输入的本地晶振频率；
通过集成的锁相环控制所述输出时钟频率以及本地晶振频率，分别产生相应的秒脉冲信号；
确定所产生两秒脉冲信号的相位差信息，并传递给所述时钟控制单元。
进一步的，所述时钟控制单元，具体用于：
基于所接收的相位差信息，对所述OCXO进行数模转换信号值的调整；
通过调整后的数模转换信号值，控制所述OCXO的本地晶振频率进行同步调整。
进一步的，所述时钟控制单元，还用于：
为所述第二时钟转换模块提供所分配的第二网络IP地址。
进一步的，所述时钟频率参考源的原始时钟频率为铷原子钟产生的振荡频率。
本发明实施例在时钟频率保持系统中设置主时钟控制端以及通过光纤连接的从时钟控制端，且主时钟控制端外接时钟频率参考源，从时钟控制端外接应用设备。主时钟控制端，用于接收所述时钟频率参考源的原始时钟频率，将原始时钟频率转换为网络时钟下的设定时钟频率，并通过光纤传输给从时钟控制端；从时钟控制端，用于基于所接收网络时钟下的设定时钟频率进行时钟频率恢复，输出参考时钟频率并传递给所述应用设备。本发明实施例通过主时钟控制端外接时钟频率参考源，将参考源频率转换为稳定的网络时钟频率，之后经由从时钟控制端将网络时钟频率转换为同步的参考源频率传递给外接应用设备，解决了长距离传输而出现频率抖动的问题，提高了输出参考源的短期频率稳定度，从而提高了传输的信号质量。与现有时钟频率参考源到应用设备的传输相比，所采用的主时钟控制端以及通过光纤连接的从时钟控制端的方式有效避免了长距离传输出现频率抖动以及短稳特性差的问题。
附图说明
图1是现有技术中时钟频率参考源应用结构框图；
图2是现有技术中验证时钟频率参考源受线路影响测试的结构框图；
图3是现有技术中时钟频率参考源受线路影响测试结果示意图；
图4是本发明实施例一中的一种时钟频率保持系统的结构框图；
图5是本发明实施例一中的一种时钟频率保持系统中主时钟控制端的结构框图；
图6是本发明实施例一中的一种时钟频率保持系统中从时钟控制端的结构框图；
图7是本发明实施例一中的一种时钟频率保持系统中输出频率稳定度测试结果示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
本发明使用的术语“包括”及其变形是开放性包括，即“包括但不限于”。术语“基于”是“至少部分地基于”。术语“一个实施例”表示“至少一个实施例”。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
实施例一
为了便于验证现有技术中时钟频率的传输方式在实际应用环境的影响，图2是现有技术中验证时钟频率参考源受线路影响测试的结构框图。如图2所示，用高稳时钟频率103作为频率计104的参考输入，以测试时钟频率参考源101频率的稳定性。可以选取测试指标为日平均准确度优于1E-12，短期稳定度优于2E-11的时钟频率参考源101，经过3级缓冲器102，总线长约30m同轴线缆后，可以发现时钟频率参考源101频率的稳定度很差。其中，时钟频率参考源101可以为铷钟。高稳时钟频率103的短稳优于5E-12。其中，1E-12、2E-11以及5E-12均是衡量频率稳定性的一种技术指标。
图3是现有技术中时钟频率参考源受线路影响测试结果示意图，结合图2和图3可以发现最终输出的10MHz短期稳定度在[-1E-10～2.5E-10]范围，远低于时钟频率参考源101本身指标。
为了解决生产活动中，时钟频率参考源因为长距离传输导致参考源不稳定及频率稳定度降低的问题。本发明利用光纤传输损耗低、传输距离远的优势，结合恒温晶体振荡器OCXO短稳特性高的特点，改善时钟频率参考源长距离传输稳定度差的问题，为下一级应用设备提供高稳定度的参考时钟源。
图4是本发明实施例一中的一种时钟频率保持系统的结构框图，本实施例中提供的时钟频率保持系统可适用于时钟频率的输入与输出同步的情况，参照图4，该时钟频率保持系统包括：时钟频率参考源10、主时钟控制端20、从时钟控制端30和应用设备40。
其中，主时钟控制端20以及通过光纤连接的从时钟控制端30；
主时钟控制端20外接时钟频率参考源10，从时钟控制端30外接应用设备40；
主时钟控制端20，用于接收时钟频率参考源10的原始时钟频率，将原始时钟频率转换为网络时钟下的设定时钟频率，并通过光纤传输给从时钟控制端30；
从时钟控制端30，用于基于所接收网络时钟下的设定时钟频率进行时钟频率恢复，输出参考时钟频率并传递给应用设备40。
在本实施例中，主时钟控制端20以及通过光纤连接的从时钟控制端30。其中，光纤是一种由玻璃或塑料制成的纤维，可作为光传导工具。它具有传输带宽宽、通信容量大、传输损耗小，中继距离长的特点，特别适用于长距离传输，且误码率低，传输可靠性高。
需要知道的是，主时钟控制端20为时钟保持系统的主要时钟控制端。从时钟控制端30为时钟保持系统的从属时钟控制端。时钟频率参考源10的原始时钟频率经过主时钟控制端20以及通过光纤连接的从时钟控制端30可以输出参考时钟频率并传递给各个应用设备40。
在本实施例中，主时钟控制端20与从时钟控制端30通过光纤进行连接。
在本实施例中，主时钟控制端20外接时钟频率参考源10，从时钟控制端30外接应用设备40。其中，时钟频率参考源10为时钟输入时的原始频率。应用设备40可以为电信、移动通信基站，也可以小灵通基站，在此本实施例不做限制。应用设备40可以为一个或多个。
可选的，时钟频率参考源10的原始时钟频率为铷原子钟产生的振荡频率。示例性的，铷原子钟产生的振荡频率可以为10MHZ。
在本实施例中，主时钟控制端20，用于接收时钟频率参考源10的原始时钟频率，将原始时钟频率转换为网络时钟下的设定时钟频率，并通过光纤传输给从时钟控制端30。
其中，网络时钟是一种高性能的时间频率参考接收机。原始时钟频率是指时钟频率参考源10输入的频率。设定时钟频率为时钟频率参考源输入10的频率经过主时钟控制端20转化而得到的频率。设定时钟频率可以理解为传输网络时钟以太网频率。示例性的，设定时钟频率可以为光纤输出的以太网信号频率SyncE_25MHZ。
需要说明的是，原始时钟频率转换为网络时钟下的设定时钟频率的方式可以为：将时钟频率参考源10电口输入的频率经过锁相环处理模块201倍频处理，并输出倍频后的频率给第一时钟转换模块203作为工作时钟，且由第一时钟转换模块203进行一定的频率转换输出网络时钟下的设定时钟频率，通过光纤传输到从时钟控制端30，与从时钟控制端30进行通信。示例性的，此时设定的时钟频率是可以为SyncE_25M。
在本实施例中，锁相环处理模块201用于对时钟频率参考源10的原始时钟频率进行倍频处理。示例性的，输入的时钟频率参考源10频率为10MHZ，经过锁相环处理模块201倍频处理之后频率为125MHZ。
在本实施例中，第一时钟转换模块203用于对锁相环处理模块201倍频后的网络时钟频率进行转换为网络时钟下的设定时钟频率，然后通过第一网络IP地址与从时钟控制30进行通信，将转换后的设定时钟频率输入到从时钟控制端30。
在本实施例中，从时钟控制端30，用于基于所接收网络时钟下的设定时钟频率进行时钟频率恢复，输出参考时钟频率并传递给应用设备40
需要说明的是，接收网络时钟下的设定时钟频率进行时钟频率恢复的方式可以为：基于接收到的主时钟控制端20光纤输出的设定时钟频率，经过第二时钟转换模块301转化为电口信号频率，然后经过频率同步模块300将电口信号频率再转化为时钟频率参考源10输入的频率，最后经扩展输出并传递到各个应用设备40。
在本实施例中，频率同步模块300是用于接收来自第二时钟转换模块301输出的时钟频率，然后基于给定的本地晶振频率，与第二时钟转换模块301输出的时钟频率进行频率同步处理，最终将同步处理过即恢复出来的的时钟频率输入到应用设备40。
在本实施例中，第二时钟转换模块301是用于接收主时钟控制端20输出的网络时钟下的设定时钟频率。本地晶振频率是由本地恒温晶体振荡器OCXO304所产生的频率，示例性的，本地晶振频率可以为时钟频率参考源10的输入频率。
需要说明的是，频率同步是指指两个信号的变化频率相同或者保持固定的比例。频率同步中，时钟信号是按周期变化的信号，该信号不包含时间信息。同步指的是两个或多个数据库、文件、模块、线程之间用来保持数据内容一致性的机制。在本实施例中，对输出时钟频率进行同步处理即指输出时钟频率与输入的时钟频率一致。
本发明实施例在时钟频率保持系统中设置主时钟控制端以及通过光纤连接的从时钟控制端，且主时钟控制端外接时钟频率参考源，从时钟控制端外接应用设备。主时钟控制端，用于接收时钟频率参考源的原始时钟频率，将原始时钟频率转换为网络时钟下的设定时钟频率，并通过光纤传输给从时钟控制端；从时钟控制端，用于基于所接收网络时钟下的设定时钟频率进行时钟频率恢复，输出参考时钟频率并传递给应用设备。本发明实施例通过主时钟控制端外接时钟频率参考源，将参考源频率转换为稳定的网络时钟频率，之后经由从时钟控制端将网络时钟频率转换为同步的参考源频率传递给外接应用设备，解决了长距离传输而出现频率抖动的问题，提高了输出参考源的短期频率稳定度，从而提高了传输的信号质量。
进一步的，主时钟控制端10，包括：
锁相环处理模块201，用于对所接收时钟频率参考源10的原始时钟频率进行倍增处理。
第一时钟转换模块203，用于对倍增处理后的倍增时钟频率进行时钟转换处理，形成网络时钟下的设定时钟频率，并通过预先分配的第一网络IP地址与所述从时钟控制端30通信，以将设定时钟频率发送给从时钟控制端30。
其中，锁相环是一种利用相位同步产生的电压，以调节压控振荡器以产生目标频率的负反馈控制系统。锁相环处理模块201可以对输入的频率进行倍频，也可以使外部的输入信号与内部的振荡信号同步。
在本实施例中，锁相环处理模块201锁定时钟频率参考源的原始时钟频率，对其进行倍频处理，然后对倍频之后的频率输入到第一时钟转换模块203，作为第一时钟转换模块203的工作时钟频率。示例性的，倍频之后的频率可以为75MHZ,也可以为125MHZ。
在本实施例中，第一时钟转换模块203可以为物理层转换，它支持光口链接。第一时钟转换模块203为设备之间的数据通信提供传输媒体及互连设备，为数据传输提供可靠的环境。其中，光口链接是指光纤接口，即光口是连接光缆的，有单模、多模、千兆、百兆等规格。
可以知道的是，第一时钟转换模块203接收到倍频之后的频率，然后经过第一时钟转换模块203中的协议、寄存器等转换输出设定的时钟频率，最后通过光口连接到从时钟控制端30，与从时钟控制端30进行通信。其中，第一时钟转换模块203中的协议可以为SFP。其中，SFP是将千兆位电信号转换为光信号的接口器件。第一时钟转换模块203中的寄存器可以为控制寄存器，状态寄存器。其中，此时设定的时钟频率可以是以太网频率，可以为SyncE_25MHZ。
进一步的，在上述实施例的基础上主时钟控制端20，还包括：
与锁相环处理模块201及第一时钟转换模块203连接的时钟控制模块202；
时钟控制模块202，用于为锁相环处理模块201提供所配置的倍增处理参数，以及配置第一时钟转换模块203并为其提供所分配的第一网络IP地址，以传输设定时钟频率。
其中，网络IP地址是指互联网协议地址，是IP协议提供的一种统一的地址格式，它为互联网上的每一个网络和每一台主机分配一个逻辑地址。第一时钟转换模块203所分配的第一网络IP地址可以为A类IP地址，也可以为B类IP地址。其中，第一网络IP地址是由第一时钟转换模块提供的。
需要说明的是，设定时钟频率可以理解为网络时钟以太网频率。时钟控制模块202配置管理主时钟控制端20，时钟控制模块202包括：锁相环处理模块201以及第一时钟转换模块203。时钟控制模块202为锁相环处理模块201配置倍频后的频率，且配置第一时钟转换模块203产生网络时钟以太网频率SyncE_25MHZ并分配第一网络IP地址，用于与从时钟控制端30进行通信。本发明实施例中，主时钟控制端通过将时钟频率参考源输入的10MHz经过锁相环处理模块以及第一时钟转换模块输出转换为以太网下的设定的时钟频率，并由光纤传输，从而解决了长距离传输而出现频率抖动的问题。
图5是本发明实施例一中的一种时钟频率保持系统中主时钟控制端的结构框图。如图5所示，主时钟控制端20包括：锁相环处理模块201、时钟控制模块202、第一时钟转换模块203。
其中，锁相环处理模块201外接时钟频率参考源10，第一时钟转换模块203外接从时钟控制端30，锁相环处理模块201与第一时钟转换模块203连接，时钟控制模块202分别与锁相环处理模块201和时钟控制模块203相连接。
示例性的，把铷钟参考源的10MHz输出转换为网络时钟以太网频率SyncE_25MHZ，主时钟控制端20的时钟控制模块202配置管理锁相环处理模块201和第一时钟转换模块203，锁相环处理模块201锁定铷钟参考源输入的10MHz，经过倍频之后输出125MHz给第一时钟转换模块203作为工作时钟频率，该125MHz经过第一时钟转换模块203产生SyncE_25MHz的时钟频率参考源，通过光口连接到从时钟控制端30，由从时钟控制端30恢复SyncE_25MHz。其中，SyncE_25MHz指以太网中的频率。
进一步的，从时钟控制端30，包括：
第二时钟转换模块301，用于通过预先分配的第二网络IP地址，接收主时钟控制端20所发送网络时钟下的设定时钟频率；
对设定时钟频率进行时钟恢复处理，获得工作时钟下的输出时钟频率，以作为应用设备40输入的参考时钟频率。
其中，第二网络IP地址是由第二时钟转换模块提供的。
在本实施例中，第二时钟转换模块301外接主时钟控制端20，通过预先分配的第二网络IP地址恢复经第一时钟转换模块203传输的光纤信号形式的网络时钟下的设定时钟频率，将恢复的网络时钟下的设定时钟频率转换为电信号的形式输出，然后输入到FPGA芯片。其中，网络时钟下的设定时钟频率为光纤信号，可以为以太网中的频率。
需要说明的是，基于以上所述的主时钟控制端20以及光纤连接的从时钟控制端30中的第二时钟转换模块301，就可以恢复出来时钟频率参考源输入的时钟频率，可以作为输入到应用设备的参考时钟频率。然而在实际应用中发现，如果只是基于从时钟控制端30中的第二时钟转换模块301对光纤传输来的频率进行恢复转换为电信号的形式，会造成其转换的频率短稳特性较差，即若直接给下一级应用设备使用该频率，会影响使用效果。所以本发明实施例在上述各模块的基础上还引入了与第二时钟转换模块301连接的频率同步模块300，利用频率同步模块300中恒温晶体振荡器OCXO短稳特性好的优点，将输出的时钟频率参考源提供给应用设备使用。
进一步的，从时钟控制端30，还包括：
与第二时钟转换模块301连接的频率同步模块300；
频率同步模块300，用于接收第二时钟转换模块301反馈的输出时钟频率，并基于给定的本地晶振频率，对输出时钟频率进行同步处理，将同步处理后的时钟频率作为新输入应用设备40的参考时钟频率。
FPGA芯片303，用于根据第二时钟转换模块301输入的输出时钟频率，以及OCXO304输入的本地晶振频率，确定两频率的相位差信息并传递给时钟控制单元302；
其中，本地晶振频率是由OCXO产生的。本地晶振频率可以时钟频率参考源的输入频率，可以10MHZ。
可以知道的是，可编码逻辑门阵列FPGA芯片303是一种可以重构电路的芯片，是一种硬件可重构的体系结构。它是采用了逻辑单元阵列的概念，内部包括可配置逻辑模块、输入输出模块和内部连线三个部分。它的特点是可无限地重新编程，加载一个新的设计方案只需几百毫秒，利用重配置可以减少硬件的开销。
在本实施例中，频率同步模块300中的FPGA芯片303、时钟控制单元302以及恒温晶体振荡器OCXO304分别执行本身的功能，由FPGA芯片用于确定相位差信息，时钟控制单元302通过FPGA芯片确定的相位差信息对恒温晶体振荡器OCXO304产生的频率进行同步处理，恒温晶体振荡器OCXO304用于产生本地晶振。
在本实施例中，第二时钟转换模块301的输出频率经过倍频处理将其得到的频率输入到FPGA芯片303中，恒温晶体振荡器OCXO304产生的本地晶振频率与输入到FPGA芯片303中，然后通过FPGA芯片303中集成的锁相环控制第二时钟转换模块301与恒温晶体振荡器OCXO304输出的频率，使其产生相应的秒脉冲信号，之后确定两个秒脉冲信号的相位差信息，并将其传递给时钟控制单元302。本发明实施例中，从时钟控制端中的恒温晶体振荡器OCXO同步恢复的网络时钟下的设定时钟频率，提高了输出时钟频率参考源的短期频率稳定度。
进一步的，频率同步模块300，包括：
可编码逻辑门阵列FPGA芯片303、恒温晶体振荡器OCXO304以及时钟控制单元302；
FPGA芯片303，分别与第二时钟转换模块301以及OCXO304连接，时钟控制单元302与FPGA芯片303连接；
FPGA芯片303，用于根据第二时钟转换模块301输入的输出时钟频率，以及OCXO304输入的本地晶振频率，确定两频率的相位差信息并传递给时钟控制单元302；
时钟控制单元302，用于通过相位差信息，对OCXO304的本地晶振频率进行同步调整；
OCXO304，用于获得同步调整后的同步时钟频率，并作为新输入应用设备的参考时钟频率。
可以知道的是，恒温晶体振荡器OCXO304是利用恒温槽使晶体振荡器中石英晶体谐振器的温度保持恒定，将由周围温度变化引起的振荡器输出频率变化量削减到最小的晶体振荡器。OCXO304是由恒温槽控制电路和振荡器电路构成的。
可以知道的是，FPGA芯片303用于测量恢复的第二时钟转换模块301输出时钟频率和本地恒温晶体振荡器OCXO的晶振频率，分别产生秒脉冲信号，并确定两秒脉冲信号的相位差信息，并把相差信息提供给时钟控制单元302，以便时钟控制单元进行调整同步的频率。
需要说明的是，恒温晶体振荡器OCXO304是输出时钟频率参考源10给FPGA芯片303作相差信息，并把相差信息提供给时钟控制单元302，经数模转换调整使FPGA芯片303与恒温晶体振荡器OCXO304的频率实现同步。
在本实施例中，时钟控制单元302配置管理从时钟控制端30，包括：为第二时钟转换模块301分配第二网络IP地址，实现与主时钟控制端20进行通信；读取可编码逻辑门阵列FPGA芯片303测量的第二时钟转换模块301输出时钟频率和本地恒温晶体振荡器OCXO304相差信息；然后根据相差信息进行数模信号值转换调整以及恒温晶体振荡器OCXO304的输出频率，最终实现同步时钟频率参考源的输入频率。
进一步的，FPGA芯片303，具体用于：
接收第二时钟转换模块301输入的输出时钟频率，以及OCXO304输入的本地晶振频率；
通过集成的锁相环控制所述输出时钟频率以及本地晶振频率，分别产生相应的秒脉冲信号；
确定所产生两秒脉冲信号的相位差信息，并传递给所述时钟控制单元302。
其中，秒脉冲信号是一种离散信号，具有一定的周期性。秒脉冲信号可以用来表示信息，也可以用来作为载波，比如脉冲调制中的脉冲编码调制(PCM)，脉冲宽度调制(PWM)等，还可以作为各种数字电路、高性能芯片的时钟信号。示例性的，秒脉冲信号为1PPS，1PPS＝1Hz＝1次/秒。
进一步的，时钟控制单元302，具体用于：
基于所接收的相位差信息，对OCXO304进行数模转换信号值的调整；
通过调整后的数模转换信号值，控制OCXO304的本地晶振频率进行同步调整。
其中，数模转换可以是把二进制码或BCD码表示的数字量转换为与其成正比的模拟量输出。
在本实施例中，经过数模转换信号值，可以实现频率同步。
进一步的，时钟控制单元302，还用于：
为第二时钟转换模块301提供所分配的第二网络IP地址。
示例性的，第二网络IP地址可以为A类IP地址，也可以为B类IP地址。
图6是本发明实施例一中的一种时钟频率保持系统中从时钟控制端的结构框图。如图6所示，从时钟控制端30包括：第二时钟转换模块301、频率同步模块300、扩展输出以及应用设备40。其中，频率同步模块300又包括：时钟控制单元302、FPGA芯片303、恒温晶体振荡器OCXO304。
其中，第二时钟转换模块301外接第一时钟转换模块203，恒温晶体振荡器OCXO304外接扩展输出端，第二时钟转换模块301与FPGA芯片303连接，FPGA芯片303连接与恒温晶体振荡器OCXO304连接，时钟控制单元302分别与第二时钟转换模块301、FPGA芯片303、恒温晶体振荡器OCXO304相连接。
示例性的，第二时钟转换模块301恢复的25MHz和本地OCXO304的输入频率10MHZ输入到FPGA芯片303，由FPGA芯片303内部的锁相环进行处理，将这两个频率分别产生1PPS的秒脉冲信号，并由FPGA芯片303测量两个1PPS秒脉冲信号的相位差信息，时钟控制单元302通过读取相差信息值，然后调整OCXO304的数模转换值，达到控制OCXO304的频率，最终使两个1PPS的秒脉冲信号同步，实现本地OCXO304同步时钟频率参考源10。
示例性的，图7是本发明实施例一中的一种时钟频率保持系统中输出频率稳定度测试结果示意图。如图7所示，用频率计测量从时钟频率参考源10输入到主时钟控制端20的10MHz参考时钟，然后从时钟控制端30输出10MHz参考时钟，经测试可知其测试结果如图7所示，短期稳定度在-2.5E-11～3E-11，相较于图3中现有技术中时钟频率参考源受线路影响测试的测试结果，图7中测试结果有显著改善，对短期稳定度指标为2E-11时钟频率参考源，有较好的恢复，提高了输出参考源的短期频率稳定度，从而提高了传输的信号质量，有利于为实际应用推广高稳定度时钟频率参考源。其中，-2.5E-11～3E-11以及2E-11均是衡量频率稳定性的一种技术指标。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种时钟频率保持系统，其特征在于，包括：主时钟控制端以及通过光纤连接的从时钟控制端；
所述主时钟控制端外接时钟频率参考源，所述从时钟控制端外接应用设备；
所述主时钟控制端，用于接收所述时钟频率参考源的原始时钟频率，将所述原始时钟频率转换为网络时钟下的设定时钟频率，并通过所述光纤传输给所述从时钟控制端；
所述从时钟控制端，用于基于所接收网络时钟下的设定时钟频率进行时钟频率恢复，输出参考时钟频率并传递给所述应用设备。
2.根据权利要求1所述的系统，其特征在于，所述主时钟控制端，包括：
锁相环处理模块，用于对所接收时钟频率参考源的原始时钟频率进行倍增处理；
第一时钟转换模块，用于对倍增处理后的倍增时钟频率进行时钟转换处理，形成网络时钟下的设定时钟频率，并通过预先分配的第一网络IP地址与所述从时钟控制端通信，以将所述设定时钟频率发送给所述从时钟控制端。
3.根据权利要求2所述的系统，其特征在于，所述主时钟控制端，还包括：与所述锁相环处理模块及第一时钟转换模块连接的时钟控制模块；
所述时钟控制模块，用于为所述锁相环处理模块提供所配置的倍增处理参数，以及配置所述第一时钟转换模块并为其提供所分配的第一网络IP地址，以传输所述设定时钟频率。
4.根据权利要求1所述的系统，其特征在于，所述从时钟控制端，包括：
第二时钟转换模块，用于通过预先分配的第二网络IP地址，接收所述主时钟控制端所发送网络时钟下的设定时钟频率；
对所述设定时钟频率进行时钟恢复处理，获得工作时钟下的输出时钟频率，以作为所述应用设备输入的参考时钟频率。
5.根据权利要求4所述的系统，其特征在于，所述从时钟控制端，还包括：与所述第二时钟转换模块连接的频率同步模块；
所述频率同步模块，用于接收所述第二时钟转换模块反馈的输出时钟频率，并基于给定的本地晶振频率，对所述输出时钟频率进行同步处理，将同步处理后的时钟频率作为新输入所述应用设备的参考时钟频率。
6.根据权利要求5所述的系统，其特征在于，所述频率同步模块，包括：
可编码逻辑门阵列FPGA芯片、恒温晶体振荡器OCXO以及时钟控制单元；
所述FPGA芯片，分别与所述第二时钟转换模块以及OCXO连接，所述时钟控制单元与所述FPGA芯片连接；
所述FPGA芯片，用于根据第二时钟转换模块输入的输出时钟频率，以及所述OCXO输入的本地晶振频率，确定两频率的相位差信息并传递给所述时钟控制单元；
所述时钟控制单元，用于通过所述相位差信息，对所述OCXO的本地晶振频率进行同步调整；
所述OCXO，用于获得同步调整后的同步时钟频率，并作为新输入所述应用设备的参考时钟频率。
7.根据权利要求6所述的系统，其特征在于，所述FPGA芯片，具体用于：
接收所述第二时钟转换模块输入的输出时钟频率，以及所述OCXO输入的本地晶振频率；
通过集成的锁相环控制所述输出时钟频率以及本地晶振频率，分别产生相应的秒脉冲信号；
确定所产生两秒脉冲信号的相位差信息，并传递给所述时钟控制单元。
8.根据权利要求6所述的系统，其特征在于，所述时钟控制单元，具体用于：
基于所接收的相位差信息，对所述OCXO进行数模转换信号值的调整；
通过调整后的数模转换信号值，控制所述OCXO的本地晶振频率进行同步调整。
9.根据权利要求6所述的系统，其特征在于，所述时钟控制单元，还用于：
为所述第二时钟转换模块提供所分配的第二网络IP地址。
10.根据权利要求1-9任一项所述的系统，其特征在于，所述时钟频率参考源的原始时钟频率为铷原子钟产生的振荡频率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111415563.3A CN114124342B (zh) | 2021-11-25 | 2021-11-25 | 一种时钟频率保持系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111415563.3A CN114124342B (zh) | 2021-11-25 | 2021-11-25 | 一种时钟频率保持系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114124342A true CN114124342A (zh) | 2022-03-01 |
| CN114124342B CN114124342B (zh) | 2024-07-30 |
Family
ID=80373483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111415563.3A Active CN114124342B (zh) | 2021-11-25 | 2021-11-25 | 一种时钟频率保持系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114124342B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7649910B1 (en) * | 2006-07-13 | 2010-01-19 | Atrica Israel Ltd. | Clock synchronization and distribution over a legacy optical Ethernet network |
| CN105207767A (zh) * | 2015-10-09 | 2015-12-30 | 国网冀北电力有限公司信息通信分公司 | 一种ptp主时钟与从时钟之间频率同步的方法及装置 |
| CN110912637A (zh) * | 2019-12-31 | 2020-03-24 | 广东大普通信技术有限公司 | 一种时钟同步系统及方法 |
| CN111211856A (zh) * | 2020-03-05 | 2020-05-29 | 吉林大学 | 基于wr协议的有线地震仪时间同步系统及方法 |
| US20210111725A1 (en) * | 2018-03-06 | 2021-04-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Phase-locked loop apparatus and method for clock synchronization |
-
2021
- 2021-11-25 CN CN202111415563.3A patent/CN114124342B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7649910B1 (en) * | 2006-07-13 | 2010-01-19 | Atrica Israel Ltd. | Clock synchronization and distribution over a legacy optical Ethernet network |
| CN105207767A (zh) * | 2015-10-09 | 2015-12-30 | 国网冀北电力有限公司信息通信分公司 | 一种ptp主时钟与从时钟之间频率同步的方法及装置 |
| US20210111725A1 (en) * | 2018-03-06 | 2021-04-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Phase-locked loop apparatus and method for clock synchronization |
| CN110912637A (zh) * | 2019-12-31 | 2020-03-24 | 广东大普通信技术有限公司 | 一种时钟同步系统及方法 |
| CN111211856A (zh) * | 2020-03-05 | 2020-05-29 | 吉林大学 | 基于wr协议的有线地震仪时间同步系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114124342B (zh) | 2024-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10727842B2 (en) | Bi-directional interface for device feedback | |
| WO2020135332A1 (zh) | 一种时间同步方法及电子设备 | |
| US9548858B1 (en) | Skew management for PAM communication systems | |
| CN111162842B (zh) | 一种适用于空间光通信的高速率的裸并串信号产生系统 | |
| CN110995388B (zh) | 一种分布式的共享时钟触发调延系统 | |
| EP4012948A1 (en) | Software-controlled clock synchronization of network devices | |
| CN111628753A (zh) | 一种用于高速串行收发器的时钟相位对齐方法及电路 | |
| US7180343B2 (en) | Apparatus for synchronizing clock using source synchronous clock in optical transmission system | |
| JP4155062B2 (ja) | クロック整形器とこれを用いた電子機器 | |
| CN112311492B (zh) | 基于fpga的高精度时钟同步方法 | |
| CN114124342B (zh) | 一种时钟频率保持系统 | |
| JP7240010B2 (ja) | 低周波基準信号に基づくオンチップの同期自己修復システム | |
| CN116318500A (zh) | 一种机载光纤时频传递系统及方法 | |
| CN110730049A (zh) | 一种有源光功分或合路传输方法与装置 | |
| US5974103A (en) | Deterministic exchange of data between synchronised systems separated by a distance | |
| CN110492964A (zh) | 一种基于clock buff时钟源同步装置及方法 | |
| JP2019054568A (ja) | インバータシステムの同期制御方法及びインバータシステム | |
| KR20040104387A (ko) | 하나 이상의 주파수 신호들을 처리할 수 있도록 하나이상의 제어 신호들의 수신시 프로그램가능한 클록 관리구성요소의 재구성 | |
| Deev et al. | Subnanosecond synchronization method based on the synchronous Ethernet network | |
| CN113078978A (zh) | 远距离多ate半导体测试设备同步方法、系统及测试方法 | |
| JP4156529B2 (ja) | 選択可能なクロッキング・アーキテクチャ | |
| CN101150875B (zh) | 一种实现映射方式切换的装置及方法 | |
| CN114465693B (zh) | 一种短距离多节点10MHz信号同步方法 | |
| CN116527192A (zh) | 一种fc网络时钟同步方法及系统 | |
| CN116722946B (zh) | 可扩展同步时钟树系统及相控阵雷达 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 523808 Room 401 and 402, building 5, No.24, Industrial Road East, Songshanhu Park, Dongguan City, Guangdong Province Applicant after: Guangdong daguangxin Technology Co.,Ltd. Address before: 523808 Room 401 and 402, building 5, No.24, Industrial Road East, Songshanhu Park, Dongguan City, Guangdong Province Applicant before: Guangdong Dapu Telecom Technology Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |