CN110492964A - 一种基于clock buff时钟源同步装置及方法 - Google Patents

一种基于clock buff时钟源同步装置及方法 Download PDF

Info

Publication number
CN110492964A
CN110492964A CN201910826491.8A CN201910826491A CN110492964A CN 110492964 A CN110492964 A CN 110492964A CN 201910826491 A CN201910826491 A CN 201910826491A CN 110492964 A CN110492964 A CN 110492964A
Authority
CN
China
Prior art keywords
clock
signal
frequency
output signal
crystal oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910826491.8A
Other languages
English (en)
Other versions
CN110492964B (zh
Inventor
马金宝
陈凌伟
刘玉平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Bozhilin Robot Co Ltd
Original Assignee
Guangdong Bozhilin Robot Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Bozhilin Robot Co Ltd filed Critical Guangdong Bozhilin Robot Co Ltd
Priority to CN201910826491.8A priority Critical patent/CN110492964B/zh
Publication of CN110492964A publication Critical patent/CN110492964A/zh
Application granted granted Critical
Publication of CN110492964B publication Critical patent/CN110492964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0617—Systems characterised by the synchronising information used the synchronising signal being characterised by the frequency or phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请实施例公开了一种基于CLOCK BUFF时钟源同步装置及方法，包括：时钟缓存，压控温度补偿晶振，模数转换单元，主控单元以及数模转换单元；压控温度补偿晶振用于根据输入电压值调整时钟输出信号，模数装换单元用于将时钟频率信号转换成数字信号；主控单元用于解析时钟输出信号的频率值，并将频率值与预设的频率值进行比较，输出控制信号用于控制数模转换模块的输出电压；时钟缓存用于输出多路时钟信号。本申请能够消除时钟源不同步而造成的时钟同步误差，并保证在晶体老化后依旧可以输出稳定的频率信号。

Description

一种基于CLOCK BUFF时钟源同步装置及方法
技术领域
本申请涉及时钟源同步技术领域，尤其涉及一种基于CLOCK BUFF时钟源同步装置及方法。
背景技术
随着现代技术的快速发展，越来越多的应用领域，尤其是高速电路和一些无线通信基站的应用中，对时钟同步的要求越来越高，因此，提高时钟同步的精度成为了必然趋势。其中，时钟源的精度和同步是其中的关键技术之一。
时钟源同步即多个时钟支路在频率、相位、幅度等指标上的保持高度一致性。通常在晶体选型时，多选用稳定性更高的有源晶振。在现有技术中，常用的时钟同步方法可以采用TDOA(时间差定位技术)，在每个基站端分别配备了稳定性较高的TCXO(温度补偿晶振)做为参考时钟，其中基站分为主基站和从基站，主基站按周期定时发送时间校验包，从基站接收到校验包后主动同步到主机站的时钟，实现ns级别的时钟同步精度。也可以多采用输出CMOS/ECL(射极耦合逻辑集成电路)/LVDS(低电压差分信号)等电平的TCXO作为时钟源，晶体起振输出CLKout(时钟输出)到CLOCK BUFF(时钟缓存)，再输出4路(CLK1-CLK4)或多路的低偏斜、低抖动、低误差电平的时钟信号，最后至板级(同设备内部)功能模块。
然而现有技术存在以下缺点，包括没有做时钟源同步，引入了一定的时钟同步误差；TDOA定位精度无法避免因时钟误差造成的距离误差；CMOS/ECL/LVDS电平的TCXO价格相对较高；只能应用于板级时钟源同步，没有开发到远距离同步的应用中。
发明内容
本申请实施例提供了一种基于CLOCK BUFF时钟源同步装置及方法，使得消除时钟源不同步而造成的时钟同步误差，并保证在晶体老化后依旧可以输出稳定的频率信号。
有鉴于此，本申请第一方面提供了一种基于CLOCK BUFF时钟源同步装置，所述装置包括：时钟缓存，压控温度补偿晶振，模数转换单元，主控单元以及数模转换单元；
所述压控温度补偿晶振用于根据输入电压值调整时钟输出信号，并将所述时钟输出信号输入时钟缓存和模数转换单元中，所述时钟输出信号为模拟信号；
所述模数转换单元用于对所述时钟输出信号进行频率采样，并将时钟频率信号转换成数字信号；
所述主控单元用于解析所述数字信号对应的所述时钟输出信号，得到所述时钟输出信号的第一频率值，将所述第一频率值与预设的频率值进行比较，并根据比较结果输出控制信号至数模转换模块，所述控制信号为控制所述数模转换单元输出电压大小的数字信号；
所述数模转换单元用于将所述控制信号转换成模拟信号，并输出到所述压控温度补偿晶振中；
所述时钟缓存用于输出与所述时钟输出信号频率相同的多路时钟信号。
优选地，所述装置还包括功率放大器；所述功率放大器用于对所述多路时钟信号进行放大。
优选地，所述多路时钟信号具体为至少4路时钟信号。
优选地，所述时钟缓存具体为正弦时钟缓存。
优选地，所述压控温度补偿晶振采用的是正弦压控温度补偿晶振。
本申请第二方面提供一种基于CLOCK BUFF时钟源同步方法，所述方法包括：所述压控温度补偿晶振输出时钟输出信号，并将所述时钟输出信号输入时钟缓存和模数转换单元中，所述时钟输出信号为模拟信号；
所述模数转换单元对所述时钟输出信号进行频率采样，并将时钟频率信号转换成数字信号；
所述主控单元解析所述数字信号对应的所述时钟输出信号，得到所述时钟输出信号的第一频率值，将所述第一频率值与预设的频率值进行比较，并根据比较结果输出控制信号至数模转换模块，所述控制信号为控制所述数模转换单元输出电压大小的数字信号；
所述数模转换单元将所述控制信号转换成模拟信号，并输出到所述压控温度补偿晶振中；
所述压控温度补偿晶振根据输入信号的电压大小调整所述时钟输出信号的频率值；
所述时钟缓存接收到所述时钟输出信号并输出与所述时钟输出信号频率相同的多路时钟信号。
优选地，在所述时钟缓存接收到所述时钟输出信号并输出与所述时钟输出信号频率相同的多路时钟信号之后还包括：将多路时钟信号通过功率放大器进行放大。
优选地，所述多路时钟信号具体为至少4路时钟信号。
优选地，所述时钟缓存具体为正弦时钟缓存。
优选地，所述压控温度补偿晶振采用的是正弦压控温度补偿晶振。
从以上技术方案可以看出，本申请实施例具有以下优点：本申请提供了一种基于CLOCK BUFF时钟源同步装置及方法，包括：时钟缓存，压控温度补偿晶振，模数转换单元，主控单元以及数模转换单元；压控温度补偿晶振用于根据输入电压值调整时钟输出信号，模数转换单元用于将时钟频率信号转换成数字信号；主控单元用于解析时钟输出信号的频率值，并将频率值与预设的频率值进行比较，输出控制信号用于控制数模转换模块的输出电压；时钟缓存用于输出多路时钟信号。本申请通过实时采集压控温度补偿晶振输出的时钟输出信号的频率值，并通过主控单元根据频率值对输入到压控温度补偿晶振的信号的电压进行调节，从而控制压控温度补偿晶振输出的时钟输出信号，解决了晶体老化导致的信号频率输出不稳定的问题。另一方面，本申请通过时钟缓存输出与时钟输出信号频率相同的多路时钟信号，消除了时钟源不同步而造成的时钟同步误差的问题。
附图说明
图1为本申请实施例中一种基于CLOCK BUFF时钟源同步装置的电路架构图；
图2为本申请实施例中一种基于CLOCK BUFF时钟源同步装置的另一种电路架构图。
具体实施方式
本申请提供了一种基于CLOCK BUFF时钟源同步装置及方法，通过时钟缓存，压控温度补偿晶振，模数转换单元，主控单元以及数模转换单元构成晶体老化补偿模型；通过主控单元根据频率值对输入到压控温度补偿晶振的信号的电压进行调节，从而控制压控温度补偿晶振输出的时钟输出信号；并且通过时钟缓存输出与时钟输出信号信号频率相同的多路时钟信号。消除了时钟源不同步而造成的时钟同步误差，并保证在晶体老化后依旧可以输出稳定的频率信号。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
为了便于理解，请参阅图1，图1为本申请实施例中一种基于CLOCK BUFF时钟源同步装置的电路架构图，如图1所示，图1中包括：时钟缓存105，压控温度补偿晶振101，模数转换单元102，主控单元103以及数模转换单元104、
压控温度补偿晶振101用于根据输入电压值调整时钟输出信号，并将时钟输出信号输入时钟缓存和模数转换单元中，时钟输出信号为模拟信号。
需要说明的是，在压控温度补偿晶振101中，其输出频率的大小与输入电压的大小成正比关系，当输入电压为标定电压时，输出的时钟输出信号的频率为标定频率；即当输入电压变大时，输出的时钟输出信号的频率也会随之变大；当然由于晶体老化可能会导致输入电压为标定电压时，输出时钟输出信号的频率小于标定频率。
模数装换单元102用于对时钟输出信号进行频率采样，并将时钟频率信号转换成数字信号。
需要说明的是，压控温度补偿晶振101输出的时钟频率信号为模拟信号，而主控单元只能接收数字信号，需要将输入到主控单元的信号转换成数字信号。
主控单元103用于解析数字信号对应的时钟输出信号，得到时钟输出信号的第一频率值，将第一频率值与预设的频率值进行比较，并根据比较结果输出控制信号至数模转换模块，控制信号为控制数模转换单元输出电压大小的数字信号。
需要说明的是，主控单元103是通过解析时钟输出信号的频率来控制压控温度补偿晶振的输入电压值，具体是通过将时钟输出信号的频率与预设的频率作对比，若时钟输出信号的频率小于预设的频率值，则控制减小压控温度补偿晶振的输入电压值，反之则控制增大压控温度补偿晶振的输入电压值，在具体的实施例中，预设的频率值为标定频率。
数模转换单元104用于将控制信号转换成模拟信号，并输出到压控温度补偿晶振中。
需要说明的是，主控单元103输出的信号为数字信号，而压控温度补偿晶振101只能接收到模拟信号，因此，需要将主控单元103输出的数字信号转换成模拟信号。
时钟缓存105用于输出与时钟输出信号频率相同的多路时钟信号。
需要说明的是，为了避免远端单元接收到的时钟信号与时钟源时钟不同步的问题，采用时钟缓存输出多路与压控温度补偿晶振输出的时钟输出信号频率相同的时钟信号。
本申请通过实时采集压控温度补偿晶振输出的时钟输出信号的频率值，并通过主控单元根据频率值对输入到压控温度补偿晶振的信号的电压进行调节，从而控制压控温度补偿晶振输出的时钟输出信号，解决了晶体老化导致的信号频率输出不稳定的问题。另一方面，本申请通过时钟缓存输出与时钟输出信号频率相同的多路时钟信号，消除了时钟源不同步而造成的时钟同步误差的问题。
为了便于理解，请参阅图2，图2为本申请实施例中一种基于CLOCK BUFF时钟源同步装置的另一种电路架构图，如图2所示，图2中的Sine Wave CLOCK BUFF表示正弦时钟缓存，Sine Wave VCTCXO表示正弦压控温度补偿晶振，ADC为模数转换单元，MCU为主控单元，DAC为数模转换单元，PA为功率放大器，CLK为时钟信号，RU为远端单元，其具体包括：时钟缓存，压控温度补偿晶振，模数转换单元，主控单元，数模转换单元以及功率放大器。
压控温度补偿晶振用于根据输入电压值调整时钟输出信号，并将时钟输出信号输入时钟缓存和模数转换单元中，时钟输出信号为模拟信号。
需要说明的是，在压控温度补偿晶振中，其输出频率的大小与输入电压的大小成正比关系，当输入电压为标定电压时，输出的时钟输出信号的频率为标定频率；即当输入电压变大时，输出的时钟输出信号的频率也会随之变大；当然由于晶体老化可能会导致输入电压为标定电压时，输出时钟输出信号的频率小于标定频率。
在一种具体的实施例中，压控温度补偿晶振可以是正弦压控温度补偿晶振。
模数装换单元用于对时钟输出信号进行频率采样，并将时钟频率信号转换成数字信号。
需要说明的是，压控温度补偿晶振输出的时钟频率信号为模拟信号，而主控单元只能接收数字信号，需要将输入到主控单元的信号转换成数字信号。
主控单元用于解析数字信号对应的时钟输出信号，得到时钟输出信号的第一频率值，将第一频率值与预设的频率值进行比较，并根据比较结果输出控制信号至数模转换模块，控制信号为控制数模转换单元输出电压大小的数字信号。
需要说明的是，主控单元是通过解析时钟输出信号的频率来控制压控温度补偿晶振的输入电压值，具体是通过将时钟输出信号的频率与预设的频率作对比，若时钟输出信号的频率小于预设的频率值，则控制减小压控温度补偿晶振的输入电压值，反之则控制增大压控温度补偿晶振的输入电压值，在具体的实施例中，预设的频率值为标定频率。
数模转换单元用于将控制信号转换成模拟信号，并输出到压控温度补偿晶振中。
需要说明的是，主控单元输出的信号为数字信号，而压控温度补偿晶振只能接收到模拟信号，因此，需要将主控单元输出的数字信号转换成模拟信号。
时钟缓存用于输出与时钟输出信号频率相同的多路时钟信号。
需要说明的是，为了避免远端单元接收到的时钟信号与时钟源时钟不同步的问题，采用时钟缓存输出多路与压控温度补偿晶振输出的时钟输出信号频率相同的时钟信号。
在一种优选方案中，时钟缓存可以是正弦时钟缓存。
在一种优选方案中，时钟缓存的输出时钟信号的数目可以为至少4路，在图2中采用的是4路输出，并且在具体的实施例中，输出的时钟信号需要满足：频率精度小于等于1ppm，偏斜小于等于50ps，抖动小于等于1ps，衰减小于等于0.3dB等指标，并且各路时钟信号必须与时钟源保持一致。
功率放大器用于对多路时钟信号进行放大。需要说明的是为了实现远距离传输，需要在时钟缓存的每个输出端输出的时钟信号进行功率放大，用于补偿时钟信号在传输介质上的损耗。
本申请还实施例提供了一种基于CLOCK BUFF时钟源同步方法，其步骤包括：压控温度补偿晶振输出时钟输出信号，并将时钟输出信号输入时钟缓存和模数转换单元中，时钟输出信号为模拟信号。
模数装换单元对时钟输出信号进行频率采样，并将时钟频率信号转换成数字信号。
主控单元解析数字信号对应的时钟输出信号，得到时钟输出信号的第一频率值，将第一频率值与预设的频率值进行比较，并根据比较结果输出控制信号至数模转换模块，控制信号为控制数模转换单元输出电压大小的数字信号。
数模转换单元将控制信号转换成模拟信号，并输出到压控温度补偿晶振中。
压控温度补偿晶振根据输入信号的电压大小调整时钟输出信号的频率值。
时钟缓存接收到时钟输出信号并输出与时钟输出信号频率相同的多路时钟信号。
在一种具体的实施方式中，一种基于CLOCK BUFF时钟源同步方法还包括：将多路时钟信号通过功率放大器进行放大。
需要说明的是，在一种优选的方案中多路时钟信号具体为至少4路时钟信号；时钟缓存具体为正弦时钟缓存；压控温度补偿晶振采用的是正弦压控温度补偿晶振。
为了满足长距离的传输，在传输过程中还可以采用以下技术，包括：
远距离时钟传输介质设计：可以采用抗扰能力强、较低损耗、高带宽(频率应用范围广)、高一致性的射频同轴线缆作为传输介质，如图2中的CLK_L1～CLK_L4对应的虚线信号线。
信号等长线处理：CLK1～CLK4对应的虚线信号线在PCB layout时做等长线处理，同时CLK_L1～CLK_L4的射频同轴线缆加工符合等长规则，以保证RU(远端单元)的参考时钟的输入功率、相位等指标符合设计需求。
时钟源同步利用单向广播同步分路实现，避免了一些随机误差的环节，减小通信开销。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
本申请的说明书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应当理解，在本申请中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，其中a，b，c可以是单个，也可以是多个。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (10)

1.一种基于CLOCK BUFF时钟源同步装置，其特征在于，包括：时钟缓存，压控温度补偿晶振，模数转换单元，主控单元以及数模转换单元；
所述压控温度补偿晶振用于根据输入电压值调整时钟输出信号，并将所述时钟输出信号输入时钟缓存和模数转换单元中，所述时钟输出信号为模拟信号；
所述模数转换单元用于对所述时钟输出信号进行频率采样，并将时钟频率信号转换成数字信号；
所述主控单元用于解析所述数字信号对应的所述时钟输出信号，得到所述时钟输出信号的第一频率值，将所述第一频率值与预设的频率值进行比较，并根据比较结果输出控制信号至数模转换模块，所述控制信号为控制所述数模转换单元输出电压大小的数字信号；
所述数模转换单元用于将所述控制信号转换成模拟信号，并输出到所述压控温度补偿晶振中；
所述时钟缓存用于输出与所述时钟输出信号频率相同的多路时钟信号。
2.根据权利要求1所述的基于CLOCK BUFF时钟源同步装置，其特征在于，所述装置还包括功率放大器；
所述功率放大器用于对所述多路时钟信号进行放大。
3.根据权利要求1所述的基于CLOCK BUFF时钟源同步装置，其特征在于，所述多路时钟信号具体为至少4路时钟信号。
4.根据权利要求1所述的基于CLOCK BUFF时钟源同步装置，其特征在于，所述时钟缓存具体为正弦时钟缓存。
5.根据权利要求1所述的基于CLOCK BUFF时钟源同步装置，其特征在于，所述压控温度补偿晶振采用的是正弦压控温度补偿晶振。
6.一种基于CLOCK BUFF时钟源同步方法，所述方法应用于权利要求1-5任一项所述的装置，其特征在于，包括：
所述压控温度补偿晶振输出时钟输出信号，并将所述时钟输出信号输入时钟缓存和模数转换单元中，所述时钟输出信号为模拟信号；
所述模数转换单元对所述时钟输出信号进行频率采样，并将时钟频率信号转换成数字信号；
所述主控单元解析所述数字信号对应的所述时钟输出信号，得到所述时钟输出信号的第一频率值，将所述第一频率值与预设的频率值进行比较，并根据比较结果输出控制信号至数模转换模块，所述控制信号为控制所述数模转换单元输出电压大小的数字信号；
所述数模转换单元将所述控制信号转换成模拟信号，并输出到所述压控温度补偿晶振中；
所述压控温度补偿晶振根据输入信号的电压大小调整所述时钟输出信号的频率值；
所述时钟缓存接收到所述时钟输出信号并输出与所述时钟输出信号频率相同的多路时钟信号。
7.根据权利要求6所述的一种基于CLOCK BUFF时钟源同步方法，其特征在于，在所述时钟缓存接收到所述时钟输出信号并输出与所述时钟输出信号频率相同的多路时钟信号之后还包括：将多路时钟信号通过功率放大器进行放大。
8.根据权利要求6所述的一种基于CLOCK BUFF时钟源同步方法，其特征在于，所述多路时钟信号具体为至少4路时钟信号。
9.根据权利要求6所述的一种基于CLOCK BUFF时钟源同步方法，其特征在于，所述时钟缓存具体为正弦时钟缓存。
10.根据权利要求6所述的一种基于CLOCK BUFF时钟源同步方法，其特征在于，所述压控温度补偿晶振采用的是正弦压控温度补偿晶振。
CN201910826491.8A 2019-08-29 2019-08-29 一种基于clock buff时钟源同步装置及方法 Active CN110492964B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910826491.8A CN110492964B (zh) 2019-08-29 2019-08-29 一种基于clock buff时钟源同步装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910826491.8A CN110492964B (zh) 2019-08-29 2019-08-29 一种基于clock buff时钟源同步装置及方法

Publications (2)

Publication Number Publication Date
CN110492964A true CN110492964A (zh) 2019-11-22
CN110492964B CN110492964B (zh) 2020-10-02

Family

ID=68556287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910826491.8A Active CN110492964B (zh) 2019-08-29 2019-08-29 一种基于clock buff时钟源同步装置及方法

Country Status (1)

Country Link
CN (1) CN110492964B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111934843A (zh) * 2020-07-31 2020-11-13 深圳市智绘科技有限公司 一种面向智能无人系统的多传感器数据同步采集方法
CN112994823A (zh) * 2021-03-02 2021-06-18 江苏和正特种装备有限公司 基于vpx的高精度时钟源系统及时钟纠偏方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100238213A1 (en) * 2002-12-02 2010-09-23 Silverbrook Research Pty Ltd Method for dead nozzle remapping
CN103309397A (zh) * 2013-06-17 2013-09-18 杭州锐达数字技术有限公司 基于usb的数据采集设备的同步采样方法
CN104407511A (zh) * 2014-12-11 2015-03-11 哈尔滨工程大学 用于导航系统的高精度多路授时模块及获得无积累误差的授时系统信号的方法
CN106370933A (zh) * 2016-08-29 2017-02-01 中国地质大学（北京） 一种高精度极间电阻智能测试仪及使用方法
CN106844864A (zh) * 2016-12-23 2017-06-13 西安空间无线电技术研究所 一种基于相位自同步技术的多路时钟调节方法
CN107991553A (zh) * 2017-11-21 2018-05-04 中国电子科技集团公司第四十研究所 一种矢量网络分析仪时钟系统及其优化方法
CN109039513A (zh) * 2018-07-18 2018-12-18 百度在线网络技术（北京）有限公司 时钟同步方法、装置、设备及存储介质

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100238213A1 (en) * 2002-12-02 2010-09-23 Silverbrook Research Pty Ltd Method for dead nozzle remapping
CN103309397A (zh) * 2013-06-17 2013-09-18 杭州锐达数字技术有限公司 基于usb的数据采集设备的同步采样方法
CN104407511A (zh) * 2014-12-11 2015-03-11 哈尔滨工程大学 用于导航系统的高精度多路授时模块及获得无积累误差的授时系统信号的方法
CN106370933A (zh) * 2016-08-29 2017-02-01 中国地质大学（北京） 一种高精度极间电阻智能测试仪及使用方法
CN106844864A (zh) * 2016-12-23 2017-06-13 西安空间无线电技术研究所 一种基于相位自同步技术的多路时钟调节方法
CN107991553A (zh) * 2017-11-21 2018-05-04 中国电子科技集团公司第四十研究所 一种矢量网络分析仪时钟系统及其优化方法
CN109039513A (zh) * 2018-07-18 2018-12-18 百度在线网络技术（北京）有限公司 时钟同步方法、装置、设备及存储介质

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111934843A (zh) * 2020-07-31 2020-11-13 深圳市智绘科技有限公司 一种面向智能无人系统的多传感器数据同步采集方法
CN112994823A (zh) * 2021-03-02 2021-06-18 江苏和正特种装备有限公司 基于vpx的高精度时钟源系统及时钟纠偏方法
CN112994823B (zh) * 2021-03-02 2023-03-14 江苏和正特种装备有限公司 基于vpx的高精度时钟源系统及时钟纠偏方法

Also Published As

Publication number Publication date
CN110492964B (zh) 2020-10-02

Similar Documents

Publication Publication Date Title
US7319706B2 (en) Symmetrical clock distribution in multi-stage high speed data conversion circuits
CN104244397B (zh) 一种用于td-lte光纤拉远设备时延补偿的方法
US7210057B2 (en) Low-speed DLL employing a digital phase interpolator based upon a high-speed clock
CN1957556B (zh) 用于确定不同时钟域之间的时间差的设备和方法
US9960937B2 (en) High-speed serial data signal receiver circuitry
CN110492964A (zh) 一种基于clock buff时钟源同步装置及方法
CN108738127B (zh) 射频拉远单元、基带处理单元、分布式基站及其同步方法
US7864909B2 (en) Signal delay structure in high speed bit stream demultiplexer
US10593361B2 (en) Method for transmitting and/or receiving audio signals
US20070071039A1 (en) Time-division multiplexing/demultiplexing system and method
CN114124278B (zh) 一种用于数字同时多波束发射的数字同步电路及方法
CN209517099U (zh) 多通道模数转换系统
US7764614B2 (en) Multi-mode management of a serial communication link
CN215768986U (zh) 数字雷达中频信号处理单元及数字相控阵雷达
US20080267225A1 (en) Hybrid High-Speed/Low-Speed Output Latch in 10 GBPS Interface with Half Rate Clock
CN101447850A (zh) 利用光监控通道进行时钟收发的装置和时钟传送方法
US20040071171A1 (en) Natural data ordering of a multiplexed high speed bit stream
CN112946583A (zh) 中频信号处理单元及具有其的数字相控阵雷达
CN104639171B (zh) 一种提高数模转换器中数字数据传输速率的电路
CN101194448A (zh) 用于在以太网链路上发送时钟速率的方法和系统及其应用
CN109495090A (zh) 数字式精确时延匹配电路
FI59516C (fi) Foerfarande foer aostadkommande av fassynkronisering
CN220043390U (zh) 一种低抖动自适应双通道秒脉冲分发装置
CN116112011A (zh) 一种用于软件可定义soc芯片的无sysref分布式时钟架构
CN101764663B (zh) 集中式语音的同步处理方法、系统及语音通信处理设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant