CN115484121A - 数据传输方法、装置、系统、电子设备及可读介质 - Google Patents

数据传输方法、装置、系统、电子设备及可读介质 Download PDF

Info

Publication number
CN115484121A
CN115484121A CN202110666038.2A CN202110666038A CN115484121A CN 115484121 A CN115484121 A CN 115484121A CN 202110666038 A CN202110666038 A CN 202110666038A CN 115484121 A CN115484121 A CN 115484121A
Authority
CN
China
Prior art keywords
data
clock frequency
data packet
receiving
sending
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110666038.2A
Other languages
English (en)
Inventor
朱少斐
韦兆碧
王珊
李健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN202110666038.2A priority Critical patent/CN115484121A/zh
Priority to PCT/CN2022/096770 priority patent/WO2022262587A1/zh
Publication of CN115484121A publication Critical patent/CN115484121A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/1095—Replication or mirroring of data, e.g. scheduling or transport for data synchronisation between network nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/50—Network services
    • H04L67/60—Scheduling or organising the servicing of application requests, e.g. requests for application data transmissions using the analysis and optimisation of the required network resources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种数据传输方法、装置、系统、电子设备及可读介质，该方法包括：生成与原始数据信息相对应的第一数据包；按照第一时钟频率，将所述第一数据包发送至数据接收装置，以供所述数据接收装置按照第二时钟频率进行接收，并针对接收数据集合进行鉴相处理后得到与所述第一数据包相匹配的第二数据包；其中，所述第二时钟频率大于所述第一时钟频率。该方式通过过采样和鉴相处理相结合的方式，无需在总线中包含随路时钟信号，因而减少了数据线的比特位数，简化了芯片之间的布线方式，降低了传输成本。

Description

数据传输方法、装置、系统、电子设备及可读介质
技术领域
本发明涉及通信技术，尤其涉及一种数据传输方法、装置、系统、电子设备及可读介质。
背景技术
目前，芯片等数据传输装置之间通常通过总线方式相连。相应的，当两个数据传输装置之间需要传输数据时，将待传输的数据内容组装为数据包，通过总线完成数据包的传输过程。
在相关技术中，为了避免因数据接收端与数据发送端的时钟不一致导致的接收数据延时问题，需要在总线中包含随路时钟信号，该随路时钟信号需要占用至少一个比特位的数据线进行传输。
由此可见，在传统的数据传输方式中，由于总线中包含随路时钟信号所对应的数据线，因而导致总线的比特位数较多，进而导致芯片之间的布线方式复杂，成本较高。
发明内容
鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的一种数据传输方法、装置、系统、电子设备及可读介质。
根据本发明实施例的一个方面，提供了一种数据传输方法，用于数据发送装置，包括：
生成与原始数据信息相对应的第一数据包；
按照第一时钟频率，将所述第一数据包发送至数据接收装置，以供所述数据接收装置按照第二时钟频率进行接收，并针对接收数据集合进行鉴相处理后得到与所述第一数据包相匹配的第二数据包；
其中，所述第二时钟频率大于所述第一时钟频率。
根据本发明实施例的另一个方面，提供了一种数据传输方法，用于数据接收装置，包括：
按照第二时钟频率，接收数据发送装置按照第一时钟频率发送的第一数据包，得到接收数据集合；
针对所述接收数据集合进行鉴相处理，得到与所述第一数据包相匹配的第二数据包；其中，所述第二时钟频率大于所述第一时钟频率。
根据本发明实施例的另一个方面，提供了一种数据发送装置，包括：
数据包生成模块，适于生成与原始数据信息相对应的第一数据包；
发送模块，适于按照第一时钟频率，将所述第一数据包发送至数据接收装置，以供所述数据接收装置按照第二时钟频率进行接收，并针对接收数据集合进行鉴相处理后得到与所述第一数据包相匹配的第二数据包；
其中，所述第二时钟频率大于所述第一时钟频率。
根据本发明实施例的另一个方面，提供了一种数据接收装置，包括：
接收模块，适于按照第二时钟频率，接收数据发送装置按照第一时钟频率发送的第一数据包，得到接收数据集合；
鉴相处理模块，适于针对所述接收数据集合进行鉴相处理，得到与所述第一数据包相匹配的第二数据包；其中，所述第二时钟频率大于所述第一时钟频率。
根据本发明实施例的另一个方面，提供了一种数据传输系统，包括：上述的数据发送装置以及上述的数据接收装置。
根据本发明实施例的又一个方面，提供了一种电子设备，包括：
一个或多个处理器；
存储装置，其上存储有一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现上述数据传输方法；
一个或多个I/O接口，连接在所述处理器与存储器之间，配置为实现所述处理器与存储器的信息交互。
根据本发明实施例的再一个方面，提供了一种计算机可读介质，其上存储有计算机程序，所述程序被处理器执行时实现上述数据传输方法。
在本发明实施例提供的数据传输方法、装置、系统、电子设备及可读介质中，数据发送装置按照第一时钟频率发送第一数据包，数据接收装置按照大于第一时钟频率的第二时钟频率进行接收，并针对得到的接收数据集合进行鉴相处理后得到第二数据包。由于第二时钟频率大于第一时钟频率，因此，第一数据包中包含的每个数据被采样多次，通过过采样和鉴相处理相结合的方式，能够在接收端得到准确的数据包，避免接收数据延时问题。该方式通过过采样和鉴相处理相结合的方式，无需在总线中包含随路时钟信号，因而减少了数据线的比特位数，简化了芯片之间的布线方式，降低了传输成本。
附图说明
图1示出了本发明实施例一提供的数据传输方法的流程图；
图2示出了本发明实施例二提供的数据传输方法的流程图；
图3示出了本发明实施例三提供的数据传输方法的流程图；
图4示出了包含主装置与从装置的传输系统的结构示意图；
图5示出了主装置的内部结构示意图；
图6示出了自协商机制的流程示意图；
图7示出了一个具体传输示例的示意图；
图8示出了本发明又一实施例提供的一种数据发送装置的结构示意图；
图9示出了本发明又一实施例提供的一种数据接收装置的结构示意图；
图10为本发明又一实施例提供的一种电子设备的结构示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的服务器进行详细描述。
在下文中将参考附图更充分地描述示例实施例，但是所述示例实施例可以以不同形式来体现且不应当被解释为限于本文阐述的实施例。反之，提供这些实施例的目的在于使本发明透彻和完整，并将使本领域技术人员充分理解本发明的范围。
如本文所使用的，术语“和/或”包括一个或多个相关列举条目的任何和所有组合。
本文所使用的术语仅用于描述特定实施例，且不意欲限制本发明。如本文所使用的，单数形式“一个”和“该”也意欲包括复数形式，除非上下文另外清楚指出。还将理解的是，当本说明书中使用术语“包括”和/或“由……制成”时，指定存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其群组。
本文所述实施例可借助本发明的理想示意图而参考平面图和/或截面图进行描述。因此，可根据制造技术和/或容限来修改示例图示。因此，实施例不限于附图中所示的实施例，而是包括基于制造工艺而形成的配置的修改。因此，附图中例示的区具有示意性属性，并且图中所示区的形状例示了元件的区的具体形状，但并不旨在是限制性的。
除非另外限定，否则本文所用的所有术语(包括技术和科学术语)的含义与本领域普通技术人员通常理解的含义相同。还将理解，诸如那些在常用字典中限定的那些术语应当被解释为具有与其在相关技术以及本发明的背景下的含义一致的含义，且将不解释为具有理想化或过度形式上的含义，除非本文明确如此限定。
实施例一、
图1示出了本发明实施例一提供的数据传输方法的流程图。本实施例旨在从数据发送装置的角度进行描述。如图1所示，该方法包括以下步骤：
步骤S110：生成与原始数据信息相对应的第一数据包。
具体的，数据发送装置生成与原始数据信息相对应的第一数据包。具体实施时，可以根据传输数据线的比特位数，对原始数据信息进行串行化处理，得到多个与传输数据线的比特位数相匹配的第一数据包。
步骤S120：按照第一时钟频率，将第一数据包发送至数据接收装置，以供数据接收装置按照第二时钟频率进行接收，并针对接收数据集合进行鉴相处理后得到与第一数据包相匹配的第二数据包；其中，第二时钟频率大于第一时钟频率。
在本发明实施例提供的数据传输方法中，数据发送装置按照第一时钟频率发送第一数据包，数据接收装置按照大于第一时钟频率的第二时钟频率进行接收，并针对得到的接收数据集合进行鉴相处理后得到第二数据包。由于第二时钟频率大于第一时钟频率，因此，第一数据包中包含的每个数据被采样多次，通过过采样和鉴相处理相结合的方式，能够在接收端得到准确的数据包，避免接收数据延时问题。该方式通过过采样和鉴相处理相结合的方式，无需在总线中包含随路时钟信号，因而减少了数据线的比特位数，简化了芯片之间的布线方式，降低了传输成本。
实施例二、
图2示出了本发明实施例二提供的数据传输方法的流程图。本实施例旨在从数据接收装置的角度进行描述。如图2所示，该方法包括以下步骤：
步骤S210：按照第二时钟频率，接收数据发送装置按照第一时钟频率发送的第一数据包，得到接收数据集合。
步骤S220：针对接收数据集合进行鉴相处理，得到与第一数据包相匹配的第二数据包；其中，第二时钟频率大于第一时钟频率。
在本发明实施例提供的数据传输方法中，数据发送装置按照第一时钟频率发送第一数据包，数据接收装置按照大于第一时钟频率的第二时钟频率进行接收，并针对得到的接收数据集合进行鉴相处理后得到第二数据包。由于第二时钟频率大于第一时钟频率，因此，第一数据包中包含的每个数据被采样多次，通过过采样和鉴相处理相结合的方式，能够在接收端得到准确的数据包，避免接收数据延时问题。该方式通过过采样和鉴相处理相结合的方式，无需在总线中包含随路时钟信号，因而减少了数据线的比特位数，简化了芯片之间的布线方式，降低了传输成本。
实施例三
图3示出了本发明实施例三提供的数据传输方法的流程图。本实施例旨在描述数据发送装置与数据接收装置之间的交互流程。
为了便于理解，在介绍本实施例中的具体实现方式之前，先介绍两种相关技术中的传输方式：
方式一、
方式一为单端线方式，具体的，使用单端线将装置之间需要传输的信息进行互联，相应的，在装置之间需要部署大量的走线。由此可见，单端线方式在传输多个数据包时，需要部署大量的数据线，从而显著增加了布线方式的复杂度，提升了硬件成本。例如，当第一装置与第二装置之间的发送数据包括M路时，则需要M路发送数据线，其中，每路发送数据线对应于一路从第一装置发送至第二装置的数据信号；同理，当第一装置与第二装置之间的接收数据包括M路时，则需要M路接收数据线，其中，每路接收数据线对应于一路从第二装置传输至第一装置的数据信号。
方式二、
方式二为传统的总线方式，具体的，装置间采用总线的方式，将待传信息串行化组成数据包后进行传输，对于一组总线，通常需要多个比特(bit)来实现。具体的，一组总线内包括：随路时钟(clk)数据线、数据包起始标志(flag)数据线，以及内容数据线(data)。其中，一组总线用于实现数据的发送过程或接收过程，相应的，为了兼顾收发功能，至少需要设置两组总线，分别对应于接收功能和发送功能，且每组总线内包含上述的随路时钟(clk)数据线、数据包起始标志(flag)数据线，以及内容数据线(data)。另外，为了保持传输延迟恒定，总线中通常还需要包含至少1根同步线(sync)用于确定传输延迟。具体实施时，为了兼顾收发功能，通常需要设置一根发送同步线用于实现发送数据时的同步过程，以及一根接收同步线用于实现接收数据时的同步过程。
由此可见，无论是方式一还是方式二，都存在以下问题：模块间需要很多比特互联线用来传输信息，增加了布局布线压力，还会带来成本的提升。为了解决上述问题，提出了本实施例中的数据传输方法。在本实施例中，数据发送装置以及数据接收装置可以是两个在物理上相互独立的芯片，或者，数据发送装置以及数据接收装置可以是位于同一芯片内的两个不同的独立工作单元，本发明不限定数据发送装置以及数据接收装置的具体内涵。并且，能够理解的是，本实施例中的芯片或工作单元内部可以同时包含数据接收装置以及数据发送装置，相应的，芯片或工作单元同时具备数据发送以及数据接收功能。图3示出了本发明实施例三提供的数据传输方法的流程图。如图3所示，该方法包括以下步骤：
步骤S300：向数据接收装置发送同步校准请求，以供数据接收装置基于同步校准请求校准系统时钟，以使数据发送装置的系统时钟与数据接收装置的系统时钟同步。
具体的，本实施例能够预先通过自协商方式实现同步过程，该同步校准请求既可以在芯片上电后发送，也可以在每次传输数据包之前发送，还可以在每隔预设时长后发送，或者在数据传输间歇期内发送，本发明对此不做限定。其中，同步校准请求具体可以包括多个请求，以便于通过多次交互过程实现精准的时钟校准操作。
在一种可选的实现方式中，同步校准操作通过以下方式实现：数据发送装置向数据接收装置发送包含第一发送时间的第一同步请求；接收数据接收装置发送的第二同步请求；向数据接收装置发送包含第二同步请求的接收时间的响应消息。相应的，数据接收装置接收数据发送装置发送的同步校准请求，基于同步校准请求校准系统时钟时，具体执行以下操作：接收数据发送装置发送的包含第一发送时间的第一同步请求；锁存对应于第一同步请求的第一接收时间，并向数据发送装置发送第二同步请求；接收并获取数据发送装置返回的响应消息中包含的第二同步请求的接收时间；根据第一发送时间、第一接收时间、第二同步请求的发送时间以及第二同步请求的接收时间校准系统时钟。由此可见，通过记录同步请求以及响应消息中包含的时间信息，能够确定数据发送装置与数据接收装置之间的时钟差异性，从而实现时钟校准操作。
步骤S310：生成与原始数据信息相对应的第一数据包。
其中，原始数据信息是指：待传输的数据内容，具体可以为各种形式。在本实施例中，数据发送装置具有第一发送接口以及第一接收接口，相应的，数据接收装置具有第二发送接口以及第二接收接口。其中，数据发送装置的第一发送接口与数据接收装置的第二接收接口之间通过第一传输数据线连接，数据发送装置的第一接收接口与数据接收装置的第二发送接口之间通过第二传输数据线连接。由此可见，本实施例中的收发装置之间通过一对收、发数据线实现数据传输。其中，第一传输数据线与第二传输数据线的比特位数可根据业务需要灵活设置，例如，为了降低布线复杂度，第一传输数据线与第二传输数据线可以为单比特数据线；又如，为了提升同时传输的数据量，第一传输数据线与第二传输数据线也可以为多比特数据线。
相应的，在本步骤中，数据发送装置在生成与原始数据信息相对应的第一数据包时，根据数据发送装置的第一发送接口与数据接收装置的第二接收接口之间连接的第一传输数据线的比特位数生成数据包。具体的，根据传输数据线的比特位数，对原始数据信息进行串行化处理，得到多个与传输数据线的比特位数相匹配的第一数据包。
具体的，为了提高生成效率，在数据发送装置内部可以包含多个发送功能模块，相应的，在本步骤中，通过多个发送功能模块生成多个第一数据包，针对各个第一数据包设置类型标识，按照类型标识设置各个第一数据包的传输优先级。相应的，各个发送功能模块针对生成的第一数据包执行如下两方面的处理：一方面，针对生成的第一数据包设置编号标识，以便基于编号标识唯一区分各个第一数据包；另一方面，根据生成的第一数据包的内容种类、重要性等因素，为第一数据包设置类型标识，以便基于类型标识区分数据包的类型。其中，该类型标识主要用于设置各个第一数据包的传输优先级。具体的，不同类型的数据包的传输优先级各不相同。
步骤S320：按照第一时钟频率，将第一数据包发送至数据接收装置。
具体的，数据发送装置按照第一时钟频率发送第一数据包，该第一时钟频率也叫发送时钟频率。另外，在第一数据包设置有传输优先级的情况下，按照各个第一数据包的传输优先级，依次将各个第一数据包发送至数据接收装置。具体实施时，可以在数据发送装置内部进一步设置发送控制模块以及发送处理模块，以便完成数据包的传输次序的控制，当然，发送控制模块以及发送处理模块也可以集成为一个模块，本发明对此不做限定。其中，各个发送功能模块用于实现数据包的组包和缓存过程，并向发送控制模块发送传输指令，以供发送控制模块根据传输指令设置各个数据包的传输优先级。发送控制模块用于在接收到传输指令后，根据各个第一数据包的类型标识，为各个第一数据包设置传输优先级，以便控制数据包的传输次序。发送处理模块用于根据各个第一数据包的传输优先级，从各个发送功能模块中读取对应的数据包信息，完成串行化传输。
步骤S330：按照第二时钟频率，接收数据发送装置按照第一时钟频率发送的第一数据包，得到接收数据集合。
其中，第二时钟频率大于第一时钟频率。相应的，在本步骤中，按照第二时钟频率，对接收到的第一数据包进行过采样处理，得到接收数据集合。其中，第二时钟频率为第一时钟频率的N倍，其中，N为大于1的自然数。由此可见，在本步骤中，针对第一数据包中的每个数据，通过过采样方式执行了多次采样。相应的，接收数据集合中包含多个重复的数据内容。
步骤S340：针对接收数据集合进行鉴相处理，得到与第一数据包相匹配的第二数据包。
由于接收数据集合中包含多个重复的数据内容，且各个数据内容的相位信息不同。相应的，在本步骤中，通过鉴相处理，能够针对接收数据集合中包含的每两个相邻的数据进行差异性判断，具体的，可以针对每相邻的两个数据执行异或运算，并根据运算结果确定与第一数据包相匹配的第二数据包。由此可见，通过鉴相处理，能够将因过采样操作而重复采样的数据内容进行还原，得到还原后的第二数据包。其中，第二数据包与第一数据包的内容相同，从而实现数据内容的可靠接收。
步骤S350：针对接收到的各个第二数据包进行串并转换处理，得到多个接收数据包。
具体的，由于第一数据包包括对原始数据信息进行串行化处理后得到的多个与传输数据线的比特位数相匹配的第一数据包，相应的，需要针对各个第二数据包进行串并转换处理，以还原出原始的数据信息。
另外，在针对接收到的各个第二数据包进行串并转换处理，得到多个接收数据包之后，进一步将多个接收数据包广播给多个接收功能模块，以供各个接收功能模块根据各个接收数据包中包含的类型标识接收并处理数据包。具体的，在数据接收装置中，设置有多个接收功能模块，多个接收功能模块之间相互并行处理。其中，不同的接收功能模块对应于不同的类型标识，相应的，各个接收功能模块能够按照类型标识选择性接收相匹配的数据包。
综上可知，通过本实施例中的数据传输方式，数据发送装置按照第一时钟频率发送第一数据包，数据接收装置按照大于第一时钟频率的第二时钟频率进行接收，并针对得到的接收数据集合进行鉴相处理后得到第二数据包。由于第二时钟频率大于第一时钟频率，因此，第一数据包中包含的每个数据被采样多次，通过过采样和鉴相处理相结合的方式，能够在接收端得到准确的数据包，避免接收数据延时问题。该方式通过过采样和鉴相处理相结合的方式，无需在总线中包含随路时钟信号，因而减少了数据线的比特位数，简化了芯片之间的布线方式，降低了传输成本。并且，该方式通过同步自协商方式实现了收发双方的时钟校准操作，从而无需在传输数据线中设置用于传输同步信号的数据线，从而进一步减少了数据线的比特位数。另外，该方式还能够针对各个数据包设置传输优先级，从而便于根据数据包的类型灵活调整传输次序。
最后，为了便于理解，以一个具体示例为例详细介绍实施例三中的数据传输方式的具体实现细节。本示例用于实现第一装置与第二装置之间的数据传输。其中，第一装置与第二装置可以是独立的器件，也可以是同一器件中的两个内部物理单元。第一装置与第二装置可以同时具备数据发送和数据接收功能。相应的，第一装置与第二装置中的一个为主装置，另一个为从装置，主装置和从装置中分别具有发送接口以及接收接口。图4示出了包含主装置41与从装置42的传输系统的结构示意图。如图4所示，主装置41具有第一发送接口411以及第一接收接口412，从装置42具有第二发送接口421以及第二接收接口422。其中，第一发送接口411与第二接收接口422之间通过第一传输数据线401连接，第一接收接口412与第二发送接口421之间通过第二传输数据线402连接。
图5示出了主装置的内部结构示意图，从装置的内部结构示意图与主装置相同。如图5所示，主装置内部包含以下模块：多个发送功能模块51、与发送功能模块51相连的发送控制模块52、与发送功能模块和发送控制模块分别相连的发送处理模块53、与发送处理模块相连的编码模块54、解码模块55、与解码模块和发送处理模块分别相连的同步系统56、与同步系统相连的接收处理模块57、与接收处理模块相连的多个接收功能模块58、以及与各个接收功能模块58分别相连的接收缓存模块59。其中，发送功能模块向发送控制模块传输待发送的数据包的标识信息(即图中的tx_id)，并向发送处理模块提供待发送的数据包的数据内容(即图中的tx_data)，编码模块向接收装置输出发送数据(即图中的TX_DATA)；解码模块获取来自发送装置的输入数据(即图中的RX_DATA)，同步系统向接收缓存模块传送同步参考信号(即图中的sync_fr)，接收处理模块向各个接收功能模块广播发送接收到的数据包的标识信息(即图中的rx_id)以及数据包的数据内容(即图中的rx_data)。
下面结合图5详细描述本示例中的数据传输过程：
首先，由主装置和从装置中的同步系统56实现同步自协商机制，使主装置和从装置在不使用外部参考的情况下，将两者内部时间标志同步在相同基准上。具体的，自协商机制通过图6所示的流程图实现。如图6所示，自协商机制包括以下步骤：
步骤S601:主装置向从装置发送第一同步请求，通过第一同步请求传送当前时刻信息T1。其中，图6中的T1是指：主装置发送第一同步请求的时刻。相应的，从装置接收来自主装置的第一同步请求，锁存当前时刻信息T2，并获取第一同步请求中包含的时刻信息T1。其中，图6中的T2是指：从装置接收到第一同步请求的时刻。
步骤S602：从装置生成第二同步请求。
步骤S603：从装置发送第二同步请求，并锁存当前时刻信息T3。其中，图6中的T3是指：从装置发送第二同步请求的时刻。相应的，主装置接收到来自从装置的第二同步请求，并锁存当前时刻信息T4。其中，图6中的T4是指：主装置接收到第二同步请求的时刻。
步骤S604：主装置发送响应消息，通过响应消息将时刻信息T4传给从装置。相应的，从装置通过运算，将内部时间基准与主装置进行同步。
其中，图6所示的同步自协商过程可以在装置上电之后完成，也可以在相互传输数据之前完成。
然后，通过发送功能模块对待发送的原始数据信息进行组包和缓存，同时为生成的各个第一数据包分配唯一标识，并将传输指令送给发送控制模块。其中，数据包的标识不仅包括编号标识，还包括类型标识。相应的，发送控制模块根据发送功能模块传入的传输指令和类型标识，为各个第一数据包分配传输优先级，以便控制信息的传输过程。发送处理模块根据优先级控制策略，从各个发送功能模块中依次读取各个数据包的信息，完成串行化输出。
最后，接收处理模块对接收信息进行串并转换，并以特定数据包结构将信息广播给各个接收功能模块。各个接收功能模块从广播信息中根据数据包的类型标识选择性接收属于本模块的数据信息，并完成后处理。接收缓存模块缓存各接收通道的信息，并在系统指定时刻完成多路信息的对齐处理。在图5中，将与接收功能相关的模块(包括接收处理模块、接收功能模块、以及接收缓存模块)与发送功能相关的模块(包括发送功能模块、发送控制模块以及发送处理模块)绘制在同一个装置内部，以说明本实施例中的装置同时具备收发功能。当然，在上述过程中，应由从装置中包含的各个与接收功能相关的模块负责实现接收过程。
另外，本实施例中的主装置和从装置进一步包括编码模块以及解码模块(也可以统称为编解码模块)，适于采用双相(Bi-phase)编码方式，保证串行传输线上的0、1跳变性。
需要说明的是，在本实施例中，主装置与从装置内部进一步设置有时钟系统。具体的，各个装置使用片外硬件提供的参考时钟，产生装置内接收链路和发送链路的工作时钟，并且定义发送链路的工作时钟和接收链路的工作时钟为倍数关系，即：接收链路的接收时钟频率为发送链路的发送时钟频率的预设倍数。相应的，运用过采样和鉴相的方式，在接收端得到稳定的数据采样结果。由此可见，通过过采样和鉴相相结合的方式，能够在省略传输数据线内部的随路时钟信号线的前提下，保证稳定可靠的接收质量。
图7示出了一个具体传输示例的示意图。如图7所示，主装置需要通过串行化传输方式向从装置传输两路数据，分别为待传数据0和待传数据1，其中，待传数据0进一步包括FUNC0_DAT1和FUNC0_DAT2两个数据包，待传数据1进一步包括FUNC1_DAT1和FUNC1_DAT2两个数据包。其中，两路数据随机出现，其数据传输过程如图7所示。具体实施描述如下：系统初始，串行信号处于空闲状态；A时刻，待传数据0有效，此时总线空闲，完成待传数据0中的FUNC0_DAT1数据包的串行传输后，总线释放；B时刻，待传数据1有效，此时总线空闲，完成待传数据1中的FUNC1_DAT1数据包的串行传输后，总线释放；C时刻，待传数据0有效，此时总线空闲，进行待传数据0中的FUNC0_DAT2数据包的数据传输；D时刻，待传数据1有效，此时总线处于忙状态，待传数据1中的FUNC1_DAT2数据包被锁存，待总线释放后，再进行传输。
另外，从图7中可以看到，每个数据包进一步包括：起始标志位(如图7中的STAR)、标识信息(即图7中的ID)、数据有效载荷(即图7中的Payload)、校验位(即图7中的Parify)。其中，通过针对每个数据包分别设置起始标志位，能够便于实现数据包的对齐操作。
综上可知，本发明实施例提供了一种全双工单线聚合策略，能够将多比特的待传信息合并到较少比特(如单比特)信号线上，同时完成数据包判别、时钟采样、收发装置间同步等功能，以减少对传输线的比特位数的需求。本实施例至少具有如下特点：使用1对收、发互联线实现模块间交互，互联线的个数可根据需求扩展；主装置和从装置使用独立的时钟系统，不进行时钟交互；主装置和从装置通过自协商方式支持自同步，由系统自动完成装置间的时间基准对齐；待传信息可以根据类型独立传输，支持不同类型间的优先级判断；通过添加数据包的起始标志位，使接收侧能够对数据进行自解析，无需发送端提供数据包位置指示。
在传统的串行化传输过程中，要么使用serdes高速串行线进行片间传输，要么使用单端、差分线进行模块间传输。但是，使用serdes高速串行线进行片间传输时，一般都会在上面承载某种通用传输协议，如CPRI(Common Public Radio Interface，通用公共无线接口)、ECPRI、JESD204等，这种方案必须以serdes作为载体，设计复杂度、成本都比较高；使用单端、差分线进行模块间传输时，有通用协议如I2C、SPI等，也有自定义的，传输的格式和内容可根据用户需求自己设计，但这种方案只能用于模块间传输数据，不能进行同步。本实施例无需使用特定的传输线作为载体，能够通用于各类传输数据线，并且，能够在减少模块间互联引脚、降低布线压力和成本的前提下实现传输数据的可靠同步，相较于传统方案，本实施例至少具备如下优点：通过单端线传输完成模块间的同步自协商，减少模块间同步信号线的需求，能够通过常规数据线实现serdes等复杂传输协议方可达到的传输功能；通过将数据信息串行化，减少模块间数据线的需求；通过时钟过采样方案，减少模块间随路时钟线的需求。由此可见，通过过采样与鉴相相结合的方式，省略了随路时钟信号线；通过同步自协商方式，省略了同步信号线；通过设置数据包的起始标志位，省略了用于传输数据包位置指示的数据线。因此，大幅降低了传输数据线的比特位数，简化了布线复杂度。
本实施例中的方案能够广泛应用于各类具有收发功能的芯片、模块或设备。例如，可应用于无线RRU(射频拉远单元，Radio Remote Unit)设备的FPGA(现场可编程门阵列，Field-Programmable Gate Array)间互联、IC(集成电路，Integrated CircuitChip)芯片之间的互联、IC芯片内部的DIE间互联等。
图8示出了本发明又一实施例提供的一种数据发送装置的结构示意图，如图8所示，该装置包括：
数据包生成模块81，适于生成与原始数据信息相对应的第一数据包；
发送模块82，适于按照第一时钟频率，将所述第一数据包发送至数据接收装置，以供所述数据接收装置按照第二时钟频率进行接收，并针对接收数据集合进行鉴相处理后得到与所述第一数据包相匹配的第二数据包；
其中，所述第二时钟频率大于所述第一时钟频率。
可选地，所述第二时钟频率为所述第一时钟频率的N倍，其中，N为大于1的自然数。
可选地，所述数据包生成模块具体用于:根据传输数据线的比特位数，对所述原始数据信息进行串行化处理，得到多个与所述传输数据线的比特位数相匹配的第一数据包；
以便所述数据接收装置得到多个第二数据包之后，针对接收到的各个第二数据包进行串并转换处理，得到多个接收数据包。
可选地，所述装置进一步包括：
同步模块，用于向所述数据接收装置发送同步校准请求，以供所述数据接收装置基于所述同步校准请求校准系统时钟，以使所述数据发送装置的系统时钟与所述数据接收装置的系统时钟同步。
可选地，所述同步模块具体用于：向所述数据接收装置发送包含第一发送时间的第一同步请求；接收所述数据接收装置发送的第二同步请求；向所述数据接收装置发送包含所述第二同步请求的接收时间的响应消息，以供所述数据接收装置根据所述第一发送时间、第一同步请求的第一接收时间、第二同步请求的发送时间以及第二同步请求的接收时间校准系统时钟。
可选地，所述数据包生成模块具体适于：通过多个发送功能模块生成多个第一数据包，针对各个第一数据包设置类型标识，按照所述类型标识设置各个第一数据包的传输优先级；则发送模块具体用于：按照各个第一数据包的传输优先级，依次将各个第一数据包发送至数据接收装置。
图9示出了本发明又一实施例提供的一种数据接收装置的结构示意图，如图9所示，该装置包括：
接收模块91，适于按照第二时钟频率，接收数据发送装置按照第一时钟频率发送的第一数据包，得到接收数据集合；
鉴相处理模块92，适于针对所述接收数据集合进行鉴相处理，得到与所述第一数据包相匹配的第二数据包；其中，所述第二时钟频率大于所述第一时钟频率。
可选地，所述接收模块具体用于：按照第二时钟频率，对接收到的第一数据包进行过采样处理，得到接收数据集合；其中，第二时钟频率为第一时钟频率的N倍，其中，N为大于1的自然数。
可选地，第一数据包包括：对原始数据信息进行串行化处理后得到的多个与传输数据线的比特位数相匹配的第一数据包；则鉴相处理模块进一步用于：针对接收到的各个第二数据包进行串并转换处理，得到多个接收数据包。
可选地，所述鉴相处理模块进一步用于：将所述多个接收数据包广播给多个接收功能模块，以供各个接收功能模块根据各个接收数据包中包含的类型标识接收并处理数据包。
可选地，所述装置进一步包括：
同步模块，适于接收所述数据发送装置发送的同步校准请求，基于所述同步校准请求校准系统时钟，以使所述数据发送装置的系统时钟与所述数据接收装置的系统时钟同步。
可选地，所述同步模块具体适于：接收所述数据发送装置发送的包含第一发送时间的第一同步请求；锁存对应于所述第一同步请求的第一接收时间，并向所述数据发送装置发送第二同步请求；接收并获取所述数据发送装置返回的响应消息中包含的第二同步请求的接收时间；根据所述第一发送时间、所述第一接收时间、第二同步请求的发送时间以及第二同步请求的接收时间校准系统时钟。
上述各个模块的具体结构和工作原理可参照方法实施例中的相应描述，此处不再赘述。
其中，数据发送装置与数据接收装置可以为芯片、处理单元等各种类型。并且，数据发送装置与数据接收装置也可以集成在同一个数据传输装置中。
本发明又一实施例还提供了一种数据传输系统，包括：上述数据发送装置以及上述的数据接收装置。
另外，参照图10，本发明又一实施例提供了一种电子设备，其包括：
一个或多个处理器1001；
存储器1002，其上存储有一个或多个程序，当一个或多个程序被一个或多个处理器执行，使得一个或多个处理器实现上述任意一项的数据传输方法；
一个或多个I/O接口1003，连接在处理器与存储器之间，配置为实现处理器与存储器的信息交互。
其中，处理器1001为具有数据处理能力的器件，其包括但不限于中央处理器(CPU)等；存储器1002为具有数据存储能力的器件，其包括但不限于随机存取存储器(RAM，更具体如SDRAM、DDR等)、只读存储器(ROM)、带电可擦可编程只读存储器(EEPROM)、闪存(FLASH)；I/O接口(读写接口)1003连接在处理器1001与存储器1002间，能实现处理器1001与存储器1002的信息交互，其包括但不限于数据总线(Bus)等。
在一些实施例中，处理器1001、存储器1002和I/O接口1003通过总线相互连接，进而与计算设备的其它组件连接。
最后，本发明又一实施例提供了一种计算机可读介质，其上存储有计算机程序，程序被处理器执行时实现上述任意一种数据传输方法。
本领域普通技术人员可以理解，上文中所发明方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其它数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其它存储器技术、CD-ROM、数字多功能盘(DVD)或其它光盘存储、磁盒、磁带、磁盘存储或其它磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其它的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其它传输机制之类的调制数据信号中的其它数据，并且可包括任何信息递送介质。
本文已经发明了示例实施例，并且虽然采用了具体术语，但它们仅用于并仅应当被解释为一般说明性含义，并且不用于限制的目的。在一些实例中，对本领域技术人员显而易见的是，除非另外明确指出，否则可单独使用与特定实施例相结合描述的特征、特性和/或元素，或可与其它实施例相结合描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离由所附的权利要求阐明的本发明的范围的情况下，可进行各种形式和细节上的改变。

Claims (17)

1.一种数据传输方法，用于数据发送装置，其特征在于，包括：
生成与原始数据信息相对应的第一数据包；
按照第一时钟频率，将所述第一数据包发送至数据接收装置，以供所述数据接收装置按照第二时钟频率进行接收，并针对接收数据集合进行鉴相处理后得到与所述第一数据包相匹配的第二数据包；
其中，所述第二时钟频率大于所述第一时钟频率。
2.根据权利要求1所述的方法，其特征在于，所述第二时钟频率为所述第一时钟频率的N倍，其中，N为大于1的自然数。
3.根据权利要求1所述的方法，其特征在于，所述生成与原始数据信息相对应的第一数据包包括:根据传输数据线的比特位数，对所述原始数据信息进行串行化处理，得到多个与所述传输数据线的比特位数相匹配的第一数据包；以便所述数据接收装置得到多个第二数据包之后，针对接收到的各个第二数据包进行串并转换处理，得到多个接收数据包。
4.根据权利要求1所述的方法，其特征在于，所述生成与原始数据信息相对应的第一数据包之前，所述方法进一步包括：
向所述数据接收装置发送同步校准请求，以供所述数据接收装置基于所述同步校准请求校准系统时钟，以使所述数据发送装置的系统时钟与所述数据接收装置的系统时钟同步。
5.根据权利要求4所述的方法，其特征在于，所述向所述数据接收装置发送同步校准请求，以供所述数据接收装置基于所述同步校准请求校准系统时钟包括：
向所述数据接收装置发送包含第一发送时间的第一同步请求；
接收所述数据接收装置发送的第二同步请求；
向所述数据接收装置发送包含所述第二同步请求的接收时间的响应消息，以供所述数据接收装置根据所述第一发送时间、第一同步请求的第一接收时间、第二同步请求的发送时间以及第二同步请求的接收时间校准系统时钟。
6.根据权利要求1-5任一所述的方法，其特征在于，所述生成与原始数据信息相对应的第一数据包包括：
通过多个发送功能模块生成多个与原始数据信息相对应的第一数据包，针对各个第一数据包设置类型标识，按照所述类型标识设置各个第一数据包的传输优先级；
则所述按照第一时钟频率，将所述第一数据包发送至数据接收装置包括：按照各个第一数据包的传输优先级，依次将各个第一数据包发送至数据接收装置。
7.一种数据传输方法，用于数据接收装置，其特征在于，包括：
按照第二时钟频率，接收数据发送装置按照第一时钟频率发送的第一数据包，得到接收数据集合；
针对所述接收数据集合进行鉴相处理，得到与所述第一数据包相匹配的第二数据包；其中，所述第二时钟频率大于所述第一时钟频率。
8.根据权利要求7所述的方法，其特征在于，所述按照第二时钟频率，接收数据发送装置按照第一时钟频率发送的第一数据包，得到接收数据集合包括：按照第二时钟频率，对接收到的第一数据包进行过采样处理，得到接收数据集合；
其中，所述第二时钟频率为所述第一时钟频率的N倍，其中，N为大于1的自然数。
9.根据权利要求7所述的方法，其特征在于，所述第一数据包包括：对原始数据信息进行串行化处理后得到的多个与传输数据线的比特位数相匹配的第一数据包；
则所述得到与所述第一数据包相匹配的第二数据包之后，进一步包括：针对接收到的各个第二数据包进行串并转换处理，得到多个接收数据包。
10.根据权利要求9所述的方法，其特征在于，所述针对接收到的各个第二数据包进行串并转换处理，得到多个接收数据包之后，进一步包括：
将所述多个接收数据包广播给多个接收功能模块，以供各个接收功能模块根据各个接收数据包中包含的类型标识接收并处理数据包。
11.根据权利要求7所述的方法，其特征在于，所述按照第二时钟频率，接收数据发送装置按照第一时钟频率发送的第一数据包之前，进一步包括：
接收所述数据发送装置发送的同步校准请求，基于所述同步校准请求校准系统时钟，以使所述数据发送装置的系统时钟与所述数据接收装置的系统时钟同步。
12.根据权利要求11所述的方法，其特征在于，所述接收所述数据发送装置发送的同步校准请求，基于所述同步校准请求校准系统时钟包括：
接收所述数据发送装置发送的包含第一发送时间的第一同步请求；
锁存对应于所述第一同步请求的第一接收时间，并向所述数据发送装置发送第二同步请求；
接收并获取所述数据发送装置返回的响应消息中包含的第二同步请求的接收时间；
根据所述第一发送时间、所述第一接收时间、第二同步请求的发送时间以及第二同步请求的接收时间校准系统时钟。
13.一种数据发送装置，其特征在于，包括：
数据包生成模块，适于生成与原始数据信息相对应的第一数据包；
发送模块，适于按照第一时钟频率，将所述第一数据包发送至数据接收装置，以供所述数据接收装置按照第二时钟频率进行接收，并针对接收数据集合进行鉴相处理后得到与所述第一数据包相匹配的第二数据包；
其中，所述第二时钟频率大于所述第一时钟频率。
14.一种数据接收装置，其特征在于，包括：
接收模块，适于按照第二时钟频率，接收数据发送装置按照第一时钟频率发送的第一数据包，得到接收数据集合；
鉴相处理模块，适于针对所述接收数据集合进行鉴相处理，得到与所述第一数据包相匹配的第二数据包；其中，所述第二时钟频率大于所述第一时钟频率。
15.一种数据传输系统，其特征在于，包括：权利要求13所述的数据发送装置以及权利要求14所述的数据接收装置。
16.一种电子设备，其特征在于，包括：
一个或多个处理器；
存储装置，其上存储有一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现根据权利要求1-6任意一项所述的方法和/或权利要求7-12任意一项所述的方法；
一个或多个I/O接口，连接在所述处理器与存储器之间，配置为实现所述处理器与存储器的信息交互。
17.一种计算机可读介质，其上存储有计算机程序，所述程序被处理器执行时实现根据权利要求1-6任意一项所述的方法和/或权利要求7-12任意一项所述的方法。
CN202110666038.2A 2021-06-16 2021-06-16 数据传输方法、装置、系统、电子设备及可读介质 Pending CN115484121A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110666038.2A CN115484121A (zh) 2021-06-16 2021-06-16 数据传输方法、装置、系统、电子设备及可读介质
PCT/CN2022/096770 WO2022262587A1 (zh) 2021-06-16 2022-06-02 数据传输方法、装置、系统、电子设备及可读介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110666038.2A CN115484121A (zh) 2021-06-16 2021-06-16 数据传输方法、装置、系统、电子设备及可读介质

Publications (1)

Publication Number Publication Date
CN115484121A true CN115484121A (zh) 2022-12-16

Family

ID=84420303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110666038.2A Pending CN115484121A (zh) 2021-06-16 2021-06-16 数据传输方法、装置、系统、电子设备及可读介质

Country Status (2)

Country Link
CN (1) CN115484121A (zh)
WO (1) WO2022262587A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116825170B (zh) * 2023-08-31 2023-11-07 芯砺智能科技(上海)有限公司 晶粒到晶粒互连的自动校准架构和芯片

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100346837B1 (ko) * 2000-09-02 2002-08-03 삼성전자 주식회사 클럭 스큐에 의한 에러를 최소화하는 데이타 복원 장치 및그 방법
CN1852087B (zh) * 2005-12-21 2011-01-12 华为技术有限公司 包交换网络中的时钟同步方法及实现装置
CN101686120B (zh) * 2008-09-26 2012-07-25 电信科学技术研究院 一种实现时钟同步的装置及方法
CN101610083B (zh) * 2009-06-19 2012-10-10 中兴通讯股份有限公司 一种高速多路时钟数据恢复电路
CN103763090B (zh) * 2013-12-27 2017-01-04 北京格林伟迪科技股份有限公司 一种数据传输装置及方法
CN104363016B (zh) * 2014-10-17 2018-03-13 青岛歌尔声学科技有限公司 一种时钟数据恢复电路和时钟数据恢复方法

Also Published As

Publication number Publication date
WO2022262587A1 (zh) 2022-12-22

Similar Documents

Publication Publication Date Title
JP5300732B2 (ja) 高速シリアルバッファを有するメモリシステム
US10649945B1 (en) Non-native digital interface support over a two-wire communication bus
US20100272102A1 (en) System and method for packet messaging and synchronization
US7243173B2 (en) Low protocol, high speed serial transfer for intra-board or inter-board data communication
JP2010508600A (ja) デュアルモードメモリ相互接続を備えたメモリコントローラ
US20230092000A1 (en) Serial interface for semiconductor package
US20210400389A1 (en) Tws earphone interaction method and system using residual slots
US9001954B2 (en) Reception circuit, information processing device, and buffer control method
KR102656961B1 (ko) 동적 히스테리시스 회로
JP3448241B2 (ja) 通信デバイスのインタフェース装置
US11409690B2 (en) Communication systems with serial peripheral interface functionality
US20090262667A1 (en) System and method for enabling topology mapping and communication between devices in a network
CN111193891A (zh) 一种基于FPGA的Camera Link数据接收系统及传输方法
WO2022262587A1 (zh) 数据传输方法、装置、系统、电子设备及可读介质
US11169952B2 (en) Data transmission code and interface
CN111858415A (zh) 一种用于数据接收与存储的多通道、多协议硬件加速方法
CN112543158A (zh) 64B/66B转换的serdes架构
US8576704B2 (en) Communication system, communication device, integrated circuit, and communication method
CN112835834A (zh) 数据传输系统
CN110912611A (zh) 一种基于分布式同步授时技术的sfp传输系统
CN117294751B (zh) 兼容sip架构的jesd204c接口的传输系统、传输方法、通信设备及介质
TWI819762B (zh) 毫米波無線連接器晶片、無線連接器及信號傳輸系統
US11822501B2 (en) Bus protocol for multiple chipsets
US8761324B1 (en) Method and apparatus for phase signaling
US20230269118A1 (en) Single wire serial communication using pulse width modulation in a daisy chain architecture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination