CN110504953A - 一种低功耗选择器 - Google Patents

一种低功耗选择器 Download PDF

Info

Publication number
CN110504953A
CN110504953A CN201910762859.9A CN201910762859A CN110504953A CN 110504953 A CN110504953 A CN 110504953A CN 201910762859 A CN201910762859 A CN 201910762859A CN 110504953 A CN110504953 A CN 110504953A
Authority
CN
China
Prior art keywords
signal
power consumption
buffer
low
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910762859.9A
Other languages
English (en)
Inventor
高唯欢
胡晓明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201910762859.9A priority Critical patent/CN110504953A/zh
Priority to US16/686,526 priority patent/US20210058082A1/en
Publication of CN110504953A publication Critical patent/CN110504953A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种低功耗选择器，包括第一PMOS、第一至第三NMOS、第一至第三PMOS以及缓冲器；其中第一PMOS源极连接第一数据信号，栅极连接数据选择信号，第一NMOS源极连接第二数据信号，栅极连接数据选择信号，第一NMOS和第一PMOS的漏极相连作为输出端接入缓冲器的输入端，缓冲器输出端作为选择器的输出端。当选择信号逻辑值为1时，缓冲器的输入信号为第二数据信号；选择信号逻辑值为0时，缓冲器的输入信号为第一数据信号。最后通过缓冲器将其输入端信号传输到输出端输出。本发明的低功耗选择器仅需三个PMOS和三个NMOS即可完成，较大程度的降低了功耗损失。

Description

一种低功耗选择器
技术领域
本发明涉及电路设计领域，特别是涉及一种低功耗选择器。
背景技术
传统的选择器，如图1所示，包括第一反相器，第一数据传输电路，第二数据传输电路，第二反相器，第一反相器将选择信号S取反后成为S非信号接入第一数据传输电路的PMOS晶体管和第二数据传输电路的NMOS晶体管，选择信号S接入第一数据传输电路的NMOS晶体管和第二数据传输电路的PMOS晶体管。当选择信号S逻辑值为1时打开第一数据传输电路输出D1非信号通过第二反相器取反后输出D1信号。当选择信号S逻辑值为0时打开第二数据传输电路输出D0非信号通过第二反相器取反后输出D0信号。此类选择器需要6个PMOS晶体管和6个NMOS晶体管组成，所以漏电较大，功耗损失较多。
因此，需要提出一种新的选择器来降低功耗损失。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种低功耗选择器，用于解决现有技术中传统选择器漏电较大以及功耗损失较多的问题。
为实现上述目的及其他相关目的，本发明提供一种低功耗选择器，至少包括：第一PMOS管、第一NMOS管以及缓冲器；所述第一PMOS管和第一NMOS管的栅极共同接一选择信号；所述第一PMOS管和第一NMOS管的漏极相连接，节点作为所述缓冲器的输入端；所述缓冲器的输出端作为该低功耗选择器的输出端。
优选地，所述缓冲器由第二、第三PMOS管和第二、第三NMOS管组成，其中所述第二PMOS管和第二NMOS管的栅极相连接作为所述缓冲器的输入端；所述第二PMOS管和第二NMOS管的漏极与所述第三PMOS管、第三NMOS管的栅极相连接。所述第三PMOS管、第三NMOS管的漏极相连接作为该低功耗选择器的所述输出端。
优选地，所述第二、第三PMOS管的源极相互连接且接入电源电压；所述第二、第三NMOS管的源极相互连接且接地。
优选地，所述第一、第二、第三PMOS管的基极连接电源电压；所述第一、第二、第三NMOS管的基极接地。
优选地，所述第一PMOS管源极连接第一数据信号，所述选择信号逻辑值为0时，所述节点作为输出端输出的信号为所述第一数据信号；所述选择信号逻辑值为1时，所述第一PMOS管关闭。
优选地，所述第一NMOS管的源极连接第二数据信号，所述选择信号逻辑值为1时，所述节点作为输出端输出的信号为所述第二数据信号；所述选择信号逻辑值为0时，所述第一NMOS管关闭。
优选地，所述缓冲器的输入端输入逻辑信号为1时，所述缓冲器的输出端输出的逻辑信号也为1。
优选地，所述缓冲器的输入端输入逻辑信号为0时，所述缓冲器的输出端输出的逻辑信号也为0。
如上所述，本发明的低功耗选择器，具有以下有益效果：本发明的低功耗选择器仅需三个PMOS晶体管和三个NMOS晶体管即可完成，较大程度的降低了电路的功耗损失。
附图说明
图1显示为传统的选择器的电路图；
图2显示为本发明的低功耗选择器的电路图；
图3显示为本发明的低功耗选择器各信号的电压、电流时间关系图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
第一实施例
本发明提供一种低功耗选择器，参考图2，图2显示为本发明的低功耗选择器的电路图。所述低功耗选择器包括第一PMOS管M1、第一NMOS管M0以及缓冲器。其中所述第一PMOS管M1和第一NMOS管M0的栅极共同接一选择信号S；所述第一PMOS管M1和第一NMOS管M0的漏极相连接，节点O作为所述缓冲器的输入端；所述缓冲器的输出端X作为该低功耗选择器的输出端。
也就是说，所述选择信号S共同连接在所述第一PMOS管M1的栅极和所述第一NMOS管的栅极，而该第一PMOS管的漏极和第一NMOS管的漏极相互连接，其连接的节点O作为所述缓冲器的输入端。在该电路的最右端为所述缓冲器的输出端X，该输出端X作为该低功耗选择器的输出端。
当本发明的所述低功耗选择器正常工作时，若所述第一PMOS管M1的源极连接第一数据信号D0，并且所述选择信号S的逻辑值为0时，所述节点O作为输出端输出的信号为所述第一数据信号D0；也就是说，当所述第一PMOS管M1的源极连接第一数据信号D0，所述第一PMOS管M1和第一NMOS管M0的栅极共同接所述选择信号S时，并且所述选择信号S的逻辑值取低电平0时，所述第一PMOS管M1和第一NMOS管M0的漏极相连接的节点O输出第一数据信号D0。
若所述第一PMOS管M1的源极连接第一数据信号D0，并且所述选择信号逻辑值为1时，所述第一PMOS管M1关闭。也就是该阶段所述第一PMOS管M1关闭不做输出。
另一种情况是，当本发明的所述低功耗选择器正常工作时，所述第一NMOS管M0的源极连接第二数据信号D1，所述选择信号S的逻辑值为1时，所述节点O作为输出端，输出的信号为所述第二数据信号D1；也就是说，当所述第一NMOS管M0的源极连接第二数据信号D1，并且所述第一PMOS管M1和第一NMOS管M0的栅极共同接所述选择信号S时，并且所述选择信号S的逻辑值取高电平1时，所述第一PMOS管M1和第一NMOS管M0的漏极相连接的节点O输出第二数据信号D1。
若所述第一NMOS管M0的源极连接第二数据信号D1，并且所述选择信号逻辑值为低电平0时，所述第一NMOS管关闭，即该阶段所述第一NMOS管M0关闭不做输出。
如图2所示，该电路中所述缓冲器的输入端输入逻辑信号为1时，所述缓冲器的输出端输出的逻辑信号也为1。当所述缓冲器的输入端输入逻辑信号为0时，所述缓冲器的输出端输出的逻辑信号也为0。
第二实施例
本发明还提供另一实施例，该实施例与上述实施例的区别在于：所述缓冲器由第二、第三PMOS管和第二、第三NMOS管组成，其中所述第二PMOS管和第二NMOS管的栅极相连接作为所述缓冲器的输入端；所述第二PMOS管和第二NMOS管的漏极与所述第三PMOS管、第三NMOS管的栅极相连接。所述第三PMOS管、第三NMOS管的漏极相连接作为该低功耗选择器的所述输出端。也就是说，所述缓冲器由图2中的第二PMOS管M2、第二NMOS管M3、第三PMOS管M5以及第三NMOS管M4组成。其中，第二PMOS管M2的栅极和所述第二NMOS管M3的栅极相互连接，且连接的节点与所述节点O连接，亦即所述第二PMOS管M2的栅极和所述第二NMOS管M3的栅极连接端作为所述缓冲器的输入端。如图2所示，所述第二PMOS管M2的漏极、所述第二NMOS管M3的漏极、所述第三PMOS管M5的栅极以及所述第三NMOS管M4的栅极彼此相互连接；而所述缓冲器的输出端X为所述第三PMOS管M5的漏极与所述第三NMOS管M4的漏极相互连接的节点。该节点亦为所述低功耗选择器的输出端。
本实施例中进一步地，所述第二、第三PMOS管的源极相互连接且接入电源电压；所述第二、第三NMOS管的源极相互连接且接地。亦即所述第二PMOS管M2的源极和所述第三PMOS管M5的源极相互连接，并且共同连接于电源电压VDD；所述第二NMOS管M3的源极和所述第三NMOS管的源极也相互连接，并且共同接地VSS。
本实施例更进一步地，如图2所示，所述第一、第二、第三PMOS管的基极连接电源电压；所述第一、第二、第三NMOS管的基极接地。亦即所述第一PMOS管M1、第二PMMOS管M2和所述第三PMOS管M5的基极都分别连接电源电压VDD；同时，所述第一NMOS管M0的基极、所述第二NMOS管M3的基极以及所述第三NMOS管M4的基极也分别接地VSS。
本实施例进一步地，当所述低功耗选择器正常工作时，当所述第一PMOS管M1的源极连接第一数据信号D0，所述第一PMOS管M1和第一NMOS管M0的栅极共同接所述选择信号S时，并且所述选择信号S的逻辑值取低电平0时，所述第一PMOS管M1和第一NMOS管M0的漏极相连接的节点O输出第一数据信号D0。
若所述第一PMOS管M1的源极连接第一数据信号D0，并且所述选择信号逻辑值为1时，所述第一PMOS管M1关闭。也就是该阶段所述第一PMOS管M1关闭不做输出。
而当所述第一NMOS管M0的源极连接第二数据信号D1，并且所述第一PMOS管M1和第一NMOS管M0的栅极共同接所述选择信号S时，并且所述选择信号S的逻辑值取高电平1时，所述第一PMOS管M1和第一NMOS管M0的漏极相连接的节点O输出第二数据信号D1。
若所述第一NMOS管M0的源极连接第二数据信号D1，并且所述选择信号逻辑值为低电平0时，所述第一NMOS管关闭，即该阶段所述第一NMOS管M0关闭不做输出。
如图2所示，该电路中所述缓冲器的输入端输入逻辑信号为1时，所述缓冲器的输出端输出的逻辑信号也为1。当所述缓冲器的输入端输入逻辑信号为0时，所述缓冲器的输出端输出的逻辑信号也为0。
传统的选择器在5个工作周期内对电流进行积分为378.5nA，如图3所示，本发明的低功耗选择器在5个工作周期内对电流进行积分为84.9nA。本发明的低功耗选择器使用的晶体管数量可降低50％，另外本发明可降低2输入选择器77％的功耗。
综上所述，本发明的低功耗选择器仅需三个PMOS晶体管和三个NMOS晶体管即可完成，较大程度的降低了电路的功耗损失。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种低功耗选择器，其特征在于，至少包括：
第一PMOS管、第一NMOS管以及缓冲器；
所述第一PMOS管和第一NMOS管的栅极共同接一选择信号；所述第一PMOS管和第一NMOS管的漏极相连接，节点作为所述缓冲器的输入端；所述缓冲器的输出端作为该低功耗选择器的输出端。
2.根据权利要求1所述的低功耗选择器，其特征在于：所述缓冲器由第二、第三PMOS管和第二、第三NMOS管组成，其中所述第二PMOS管和第二NMOS管的栅极相连接作为所述缓冲器的输入端；所述第二PMOS管和第二NMOS管的漏极与所述第三PMOS管、第三NMOS管的栅极相连接。所述第三PMOS管、第三NMOS管的漏极相连接作为该低功耗选择器的所述输出端。
3.根据权利要求2所述的低功耗选择器，其特征在于：所述第二、第三PMOS管的源极相互连接且接入电源电压；所述第二、第三NMOS管的源极相互连接且接地。
4.根据权利要求3所述的低功耗选择器，其特征在于：所述第一、第二、第三PMOS管的基极连接电源电压；所述第一、第二、第三NMOS管的基极接地。
5.根据权利要求1或4所述的低功耗选择器，其特征在于：所述第一PMOS管源极连接第一数据信号，所述选择信号逻辑值为0时，所述节点作为输出端输出的信号为所述第一数据信号；所述选择信号逻辑值为1时，所述第一PMOS管关闭。
6.根据权利要求1或4所述的低功耗选择器，其特征在于：所述第一NMOS管的源极连接第二数据信号，所述选择信号逻辑值为1时，所述节点作为输出端输出的信号为所述第二数据信号；所述选择信号逻辑值为0时，所述第一NMOS管关闭。
7.根据权利要求1所述的低功耗选择器，其特征在于：所述缓冲器的输入端输入逻辑信号为1时，所述缓冲器的输出端输出的逻辑信号也为1。
8.根据权利要求1所述的低功耗选择器，其特征在于：所述缓冲器的输入端输入逻辑信号为0时，所述缓冲器的输出端输出的逻辑信号也为0。
CN201910762859.9A 2019-08-19 2019-08-19 一种低功耗选择器 Pending CN110504953A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910762859.9A CN110504953A (zh) 2019-08-19 2019-08-19 一种低功耗选择器
US16/686,526 US20210058082A1 (en) 2019-08-19 2019-11-18 Low Power Consumption Selector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910762859.9A CN110504953A (zh) 2019-08-19 2019-08-19 一种低功耗选择器

Publications (1)

Publication Number Publication Date
CN110504953A true CN110504953A (zh) 2019-11-26

Family

ID=68588244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910762859.9A Pending CN110504953A (zh) 2019-08-19 2019-08-19 一种低功耗选择器

Country Status (2)

Country Link
US (1) US20210058082A1 (zh)
CN (1) CN110504953A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112671400A (zh) * 2020-12-11 2021-04-16 苏州裕太微电子有限公司 一种压控/数控振荡器的使能控制电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09214316A (ja) * 1996-01-30 1997-08-15 Hitachi Ltd 出力回路、リーク電流を減少させるための回路、トランジスタを選択的にスイッチするための方法および半導体メモリ
CN1949394A (zh) * 2006-10-25 2007-04-18 华中科技大学 一种用于电可擦除可编程只读存储器的灵敏放大器
CN104575580A (zh) * 2011-07-06 2015-04-29 联发科技股份有限公司 字线控制电路
CN104681088A (zh) * 2015-02-28 2015-06-03 上海华虹宏力半导体制造有限公司 一种行地址译码电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09214316A (ja) * 1996-01-30 1997-08-15 Hitachi Ltd 出力回路、リーク電流を減少させるための回路、トランジスタを選択的にスイッチするための方法および半導体メモリ
CN1949394A (zh) * 2006-10-25 2007-04-18 华中科技大学 一种用于电可擦除可编程只读存储器的灵敏放大器
CN104575580A (zh) * 2011-07-06 2015-04-29 联发科技股份有限公司 字线控制电路
CN104681088A (zh) * 2015-02-28 2015-06-03 上海华虹宏力半导体制造有限公司 一种行地址译码电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112671400A (zh) * 2020-12-11 2021-04-16 苏州裕太微电子有限公司 一种压控/数控振荡器的使能控制电路

Also Published As

Publication number Publication date
US20210058082A1 (en) 2021-02-25

Similar Documents

Publication Publication Date Title
CN102208909B (zh) 电平转换电路
CN103166616B (zh) 模拟开关电路结构
CN106486156B (zh) 一种基于FinFET器件的存储单元
CN110011521A (zh) 驱动电路、驱动芯片及其驱动方法
CN107181482A (zh) 输入输出接收电路
CN106656148A (zh) 一种防止电流倒灌的双向io电路
CN106817122A (zh) 一种用于宽i/o电源电压范围的输入输出接口电路
CN110289848A (zh) 电压电平转换电路
CN110504953A (zh) 一种低功耗选择器
CN102064818A (zh) Cmos输入输出接口电路
CN209072341U (zh) 基于dmos管的跨电压域的电平转移电路及芯片
CN106953627A (zh) 功率器件的栅极驱动电路
CN107835011A (zh) 一种高可靠性三态输出电路
CN105375916A (zh) 一种改进的异或门逻辑单元电路
CN105720948B (zh) 一种基于FinFET器件的时钟控制触发器
CN102624378B (zh) 一种低功耗多米诺三值文字运算电路
CN109818492A (zh) 一种可降低干扰的二级电源产生电路
CN108933592A (zh) 高速电平转换电路、电平转换方法和数据传输装置
CN107888181A (zh) 可编程电压偏置发生器及包含其的集成电路芯片
CN105321553B (zh) 一种抗单粒子效应的静态随机存储器单元
CN103199833A (zh) Pdp输出驱动电路中igbt开关速度的控制电路及方法
CN207782402U (zh) 低压静电保护电路及芯片电路
CN105227166B (zh) 一种mos管背栅电压控制电路
CN208353321U (zh) 高速电平转换电路和数据传输装置
CN106059565A (zh) 一种新型的抗单粒子翻转的sr锁存器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191126