CN110504949A - 用于时钟缓存器芯片的emi防护电路 - Google Patents

用于时钟缓存器芯片的emi防护电路 Download PDF

Info

Publication number
CN110504949A
CN110504949A CN201910665840.2A CN201910665840A CN110504949A CN 110504949 A CN110504949 A CN 110504949A CN 201910665840 A CN201910665840 A CN 201910665840A CN 110504949 A CN110504949 A CN 110504949A
Authority
CN
China
Prior art keywords
capacitor
clock
chip
regtster
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910665840.2A
Other languages
English (en)
Inventor
任振兴
胡超
彭泽清
孙文静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Aeronautical Radio Electronics Research Institute
Original Assignee
China Aeronautical Radio Electronics Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Aeronautical Radio Electronics Research Institute filed Critical China Aeronautical Radio Electronics Research Institute
Priority to CN201910665840.2A priority Critical patent/CN110504949A/zh
Publication of CN110504949A publication Critical patent/CN110504949A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0202—Two or more dimensional filters; Filters for complex signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0219—Compensation of undesirable effects, e.g. quantisation noise, overflow

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种用于时钟缓存器芯片的EMI防护电路，包含通过T型滤波电路、RC电路和π型滤波器，一个T型滤波电路接时钟缓存芯片的一个时钟输出端口，一个RC电路接时钟缓存芯片的一个悬空端口，π型滤波器对输入电源进行滤波后输入时钟缓存器芯片的电源输入端口。本发明可以达到有效抑制EMI的效果。

Description

用于时钟缓存器芯片的EMI防护电路
技术领域
本发明涉及航空电子设备的电路设计，具体涉及一种用于时钟缓存器芯片的EMI防护电路。
背景技术
电磁干扰的防护是困扰硬件设计师的一大难题，随着航空电子设备的性能要求日益提高，时钟的频率也随之提高，那么随之而来的便是高速的时钟带来的电磁干扰。
在航空电子设备中，会使用大量的时钟进行信号的同步，经常会用到时钟缓存器芯片，对晶振输入的时钟进行增强处理，并分成多路时钟，如常见的CY2305时钟缓存器。在硬件电路设计中，会存在部分时钟输出引脚空置，空置引脚在设备正常工作时，该空置引脚一直处于开路状态，形成天线效应，部分时钟通过空间辐射造成电磁干扰，部分时钟通过与数字地之间的分布电容进入数字地，导致数字地上存在时钟分量干扰其他电路。
经过时钟缓存器分发的时钟信号，通常会存在距离较远的传输，传输过程中会出现阻抗不匹配，对其他敏感信号干扰较大，导致设备的辐射发射试验不能满足GJB151系列电磁兼容性要求，更严重的影响飞机通信电台的正常工作。
时钟缓存器的供电电源在没有采取合理的滤波条件下，供电电源上会出现的时钟的频谱分量，造成其他芯片的电源噪声过高，产生电磁辐射。
发明内容
本发明的发明目的在于提供一种用于时钟缓存器芯片的EMI防护电路，通过对时钟缓存器的电源输入进行π型滤波处理，时钟输出信号进行T型滤波处理，以及悬空的时钟引脚进行合理端接处理达到有效抑制EMI的效果。
本发明的发明目的通过以下技术方案实现：
一种用于时钟缓存器芯片的EMI防护电路，包含通过T型滤波电路、RC电路和π型滤波器，一个T型滤波电路接时钟缓存芯片的一个时钟输出端口，一个RC电路接时钟缓存芯片的一个悬空端口，π型滤波器对输入电源进行滤波后输入时钟缓存器芯片的电源输入端口。
T型滤波电路包含第一电阻、第二电阻和第一电容，第一电阻的一端接时钟缓存芯片的一个时钟输出端口，第一电阻的另一端接第一电容和第二电阻的一端，第二电阻的另一端接负载，第一电容的另一端接地。
第一电阻、第二电阻选择15Ω电阻，第一电容选用10pf电容。
RC电路包含第三电阻R2和第二电容C2，悬空引脚输出的时钟经过第三电阻R2和第二电容C2接到数字地上。
第三电阻R2选10kΩ电阻，第二电容C2选取10pf电容。
π型滤波器包含第三电容、第四电容、第五电容和磁珠L，第三电容和磁珠L的一端接电源输入，第三电容的另一端接地，磁珠L的另一端接第四电容、第五电容的一端和VDD引脚，第四电容C4、第五电容C5的另一端接地。
第三电容取值为10μf，第四电容位置靠近时钟缓存器放置，第四电容取容值为0.1μf，第五电容选取容值为1000pf，L选取在100MHz测试条件下特性阻抗为600Ω电流型磁珠。
本发明通过对时钟缓存器芯片进行EMI防护，能有效的降低设备工程研制阶段前期的电磁兼容性试验及整改成本，有效降低航空电子设备电磁兼容性鉴定试验风险。
附图说明
图1为用于时钟缓存器芯片的EMI防护电路的结构示意图。
具体实施方式
下面以CY2305型号的时钟缓存器芯片为例，对用于时钟缓存器芯片的EMI防护电路作进一步的详细说明。
参见图1所示，时钟缓存芯片的引脚主要有REF引脚，CLK1引脚、CLK2引脚、CLK3引脚、CLK4引脚、VDD引脚、GND引脚和CLKOUT引脚。假设REF引脚连接时钟输入，VDD引脚连接电源输入，CLK1引脚～CLK3引脚依次为时钟缓存器的输出端，CLK4引脚和CLKOUT引脚处于悬空状态。
通过T型滤波电路对时钟缓存芯片CLK1引脚～CLK3引脚输出时钟进行滤波后输出给负载，有效减缓时钟上升沿速率，解决时钟在长距离传输过程中引起的阻抗不匹配问题，导致电磁辐射。以CLK1引脚为例，T型滤波电路包含第一电阻R5、第二电阻R6和第一电容C7，第一电阻R5的一端接CLK1引脚，第一电阻R5的另一端接第一电容C7和第二电阻R6的一端，第二电阻R6的另一端接负载，第一电容C7的另一端接地。CLK2引脚、CLK3引脚的T型滤波电路与CLK1引脚相同，CLK2引脚的T型滤波电路由第一电阻R7、第二电阻R8和第一电容C8组成，CLK3引脚的T型滤波电路由第一电阻R4、第二电阻R3和第一电容C6组成。R3、R4、R5、R6、R7和R8均选择15Ω电阻，C6、C7和C8均选用10pf电容。
时钟缓存芯片CLK4引脚和CLKOUT引脚在悬空状态下，一直处于时钟输出状态，通过RC电路接到数字地上，可提供时钟信号RC高阻回路。CLK4引脚输出的时钟经过第三电阻R2和第二电容C2接到数字地上，CLKOUT引脚输出的时钟经过第三电阻R1和第二电容C1接到数字地上，其中R1和R2选10kΩ电阻，C1和C2选取10pf电容。
时钟缓存芯片的VDD引脚为时钟缓存器的电源输入，通过π型滤波器对输入电源进行滤波。π型滤波器包含第三电容C3、第四电容C4、第五电容C5和磁珠L，第三电容C3和磁珠L的一端接电源输入，第三电容C3的另一端接地，磁珠L的另一端接第四电容C4、第五电容C5的一端和VDD引脚，第四电容C4、第五电容C5的另一端接地。C3取值为10μf，可有效降低供电电源平面对时钟缓存器的电源纹波。同时C4、C5可有效滤除时钟缓存器内部耦合到电源的时钟频率及其谐波，C4位置靠近时钟缓存器放置，C4取容值为0.1μf，C5选取容值为1000pf。L选取DC直流阻抗小，电流型磁珠，推荐值为在100MHz测试条件下特性阻抗为600Ω，可将电源线上传导干扰信号转换成热量消耗。

Claims (7)

1.一种用于时钟缓存器芯片的EMI防护电路，包含通过T型滤波电路、RC电路和π型滤波器，其特征在于一个T型滤波电路接时钟缓存芯片的一个时钟输出端口，一个RC电路接时钟缓存芯片的一个悬空端口，π型滤波器对输入电源进行滤波后输入时钟缓存器芯片的电源输入端口。
2.根据权利要求1所述的一种用于时钟缓存器芯片的EMI防护电路，其特征在于T型滤波电路包含第一电阻、第二电阻和第一电容，第一电阻的一端接时钟缓存芯片的一个时钟输出端口，第一电阻的另一端接第一电容和第二电阻的一端，第二电阻的另一端接负载，第一电容的另一端接地。
3.根据权利要求2所述的一种用于时钟缓存器芯片的EMI防护电路，其特征在于第一电阻、第二电阻选择15Ω电阻，第一电容选用10pf电容。
4.根据权利要求1所述的一种用于时钟缓存器芯片的EMI防护电路，其特征在于RC电路包含第三电阻R2和第二电容C2，悬空引脚输出的时钟经过第三电阻R2和第二电容C2接到数字地上。
5.根据权利要求4所述的一种用于时钟缓存器芯片的EMI防护电路，其特征在于第三电阻R2选10kΩ电阻，第二电容C2选取10pf电容。
6.根据权利要求1所述的一种用于时钟缓存器芯片的EMI防护电路，其特征在于π型滤波器包含第三电容、第四电容、第五电容和磁珠L，第三电容和磁珠L的一端接电源输入，第三电容的另一端接地，磁珠L的另一端接第四电容、第五电容的一端和VDD引脚，第四电容C4、第五电容C5的另一端接地。
7.根据权利要求1所述的一种用于时钟缓存器芯片的EMI防护电路，其特征在于第三电容取值为10μf，第四电容位置靠近时钟缓存器放置，第四电容取容值为0.1μf，第五电容选取容值为1000pf，L选取在100MHz测试条件下特性阻抗为600Ω电流型磁珠。
CN201910665840.2A 2019-07-23 2019-07-23 用于时钟缓存器芯片的emi防护电路 Pending CN110504949A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910665840.2A CN110504949A (zh) 2019-07-23 2019-07-23 用于时钟缓存器芯片的emi防护电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910665840.2A CN110504949A (zh) 2019-07-23 2019-07-23 用于时钟缓存器芯片的emi防护电路

Publications (1)

Publication Number Publication Date
CN110504949A true CN110504949A (zh) 2019-11-26

Family

ID=68586750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910665840.2A Pending CN110504949A (zh) 2019-07-23 2019-07-23 用于时钟缓存器芯片的emi防护电路

Country Status (1)

Country Link
CN (1) CN110504949A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177368A (ja) * 1997-12-09 1999-07-02 Matsushita Electric Ind Co Ltd Ｅｍｉフィルタ及びそれを用いたデータ送受信装置及びｌａｎシステム
JP2001345423A (ja) * 2000-06-01 2001-12-14 Seiko Epson Corp 半導体集積回路装置及びその製造方法
CN1649480A (zh) * 2004-01-28 2005-08-03 三星电子株式会社 具有电磁干扰辐射抑制功能的印刷电路板
CN101815427A (zh) * 2009-02-23 2010-08-25 深圳易拓科技有限公司 一种降低emi的方法
CN103428129A (zh) * 2012-05-18 2013-12-04 合肥宝龙达信息技术有限公司 通信终端及emi防护和浪涌保护装置
CN107959485A (zh) * 2017-11-30 2018-04-24 郑州云海信息技术有限公司 一种改善电磁兼容性能的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177368A (ja) * 1997-12-09 1999-07-02 Matsushita Electric Ind Co Ltd Ｅｍｉフィルタ及びそれを用いたデータ送受信装置及びｌａｎシステム
JP2001345423A (ja) * 2000-06-01 2001-12-14 Seiko Epson Corp 半導体集積回路装置及びその製造方法
CN1649480A (zh) * 2004-01-28 2005-08-03 三星电子株式会社 具有电磁干扰辐射抑制功能的印刷电路板
CN101815427A (zh) * 2009-02-23 2010-08-25 深圳易拓科技有限公司 一种降低emi的方法
CN103428129A (zh) * 2012-05-18 2013-12-04 合肥宝龙达信息技术有限公司 通信终端及emi防护和浪涌保护装置
CN107959485A (zh) * 2017-11-30 2018-04-24 郑州云海信息技术有限公司 一种改善电磁兼容性能的方法

Similar Documents

Publication Publication Date Title
CN104079165B (zh) 一种具有抑制电磁干扰的显示屏
WO2021008363A1 (zh) 一种无源晶振共用电路
CN103326794B (zh) 一种家庭网关类通信终端未能通过辐射发射骚扰试验的调整方法
WO2013159719A1 (zh) 通用串行总线usb头及具有该usb头的usb设备
CN110504949A (zh) 用于时钟缓存器芯片的emi防护电路
CN103841754B (zh) 一种改善电磁干扰的电子装置
CN100367711C (zh) 具有滤波装置的网口
CN107959485A (zh) 一种改善电磁兼容性能的方法
CN110018408A (zh) 一种家庭网关类通信终端未能通过传导骚扰试验的调整方法
CN205722748U (zh) 一种低压差分信号的防电磁干扰电路及显示屏接口电路
CN211319030U (zh) 一种基于pcb板高速数据采集系统装置
CN209593381U (zh) 网络信号处理电路
CN212572383U (zh) 用于抑制传导辐射的开关电源电路
CN210202037U (zh) 一种电源保护电路及一种蓝牙耳机
CN209170327U (zh) 时钟信号处理电路及电子设备
CN215221171U (zh) Usim卡接口电路及使用该电路的驱动电路板
CN207319794U (zh) 一种增强抗干扰能力的i2c 总线
CN207853862U (zh) 方波时钟信号高次谐波的emi抑制电路
Motorola System design and layout techniques for noise reduction in MCU-based systems
CN201260173Y (zh) 一种通信设备密集e1接口电磁干扰抑制装置
CN215344370U (zh) 一种有效抑制emc干扰的hdmi滤波防护电路
CN203589372U (zh) 一种信号传输装置
CN211791455U (zh) 一种降低时钟emi的滤波电路
CN211670777U (zh) 一种通讯隔离电路及ir46电能表工况仿真装置
CN101483418B (zh) 滤波器布线及其设计方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination