CN211319030U

CN211319030U - 一种基于pcb板高速数据采集系统装置

Info

Publication number: CN211319030U
Application number: CN201922420266.2U
Authority: CN
Inventors: 邓福强; 袁江涛
Original assignee: Huizhou Juzhen Circuit Board Co ltd
Current assignee: Huizhou Juzhen Circuit Board Co ltd
Priority date: 2019-12-26
Filing date: 2019-12-26
Publication date: 2020-08-21
Anticipated expiration: 2029-12-26

Abstract

本实用新型所涉及一种基于PCB板高速数据采集系统装置，其包括模数转换模块，时钟模块以及电源模块。因电源模块包括线性稳压器，电源去耦器；时钟模块包括多个变换器；模数转换模块包括FPGA模块，ADS模块，AD转换器，ADC模拟前端电路；变换器分别与ADS模块、FPGA模块相互连接，线性稳压器与ADS模块相互连接，电源去耦器连接在ADS模块与FPGA模块之间，构成所述高速数据采集系统，该系统采用由ADS5463芯片构成ADS模块，结合FPGA模块为系统主要器件，组装连接在一起，对通过对系统的电路及电路板的合理化设计。本实用新型所述的高速数据采集系统不仅能够满足高速模数转换器的高精度，高速度的性能，而且还具有降低噪声，提高系统的抗干扰性能。

Description

一种基于PCB板高速数据采集系统装置

技术领域

本实用新型涉及一种PCB板技术领域的基于PCB板高速数据采集系统装置。

背景技术

随着信息技术的快速发展，PCB板高速数据采集作为通信系统、雷达系统、导弹系统、电子对抗、图像处理等重要组成部分，已经广泛应用于各个领域。而随着系统数据处理能力的不断提高，高速模数转换器（ADC）作为PCB板高速数据采集系统的核心器件，也逐步向着更高分辨率、更高速率的方向发展。然而，在技术中PCB板中的高速模数转换能够满足高精度，高速度的要求，与此同时，所述高速模数转换器在运行过程中在模拟输入端对噪声干扰更加敏感问题。

发明内容

有鉴于此，本实用新型所要解决的技术问题是提供一种不仅能够满足高速模数转换器的高精度，高速度的性能，而且还具有降低噪声，提高系统的抗干扰性能的基于PCB板高速数据采集系统装置。

为此解决上述技术问题，本实用新型中的技术方案所提供一种基于PCB板高速数据采集系统装置，其包括模数转换模块，时钟模块以及电源模块；所述电源模块包括线性稳压器，电源去耦器；所述时钟模块包括多个变换器；所述的模数转换模块包括FPGA模块，连接在FPGA模块输入端上的ADS模块，连接在ADS模块输入端上的AD转换器，连接在AD转换器上的降压转换器，连接降压转换器输入端的ADC模拟前端电路；所述变换器分别与ADS模块、FPGA模块相互连接，所述的线性稳压器与ADS模块相互连接，所述电源去耦器连接在ADS模块与FPGA模块之间。

进一步限定，所述的ADS模块是由TI公司的型号为ADS5463的ADS芯片构成，ADS芯片是一款采样频率高达 500MSPS、12bit的单通道模数转换器，该ADS芯片采用模拟5V，模拟3.3V 和数字3.3V 三种供电电压，总功耗为2.2W；该ADS芯片具有2.2Vpp差动输入电压，提供LVDS数字信号输出，具有较好的宽带特性，支持2.3GHz 差分输入带宽；此外，ADS芯片内置的逻辑校准模块。

进一步限定，所述ADC模拟前端电路包括ADS前端芯片接口，由变压器T1和变压器T2串联连接而构成变压器组，连接在变压器组上的电容C2，连接在变压器组输入端上的电阻R1、电阻R2；串联连接在电阻R1与电阻R2之间的电容C1，连接在电阻R1与电容C1公有端上的电感L1; 连接在ADS前端芯片接口两端的电阻R7，分别连接在电阻R7两端的电阻R5，电阻R6；连接在电阻R5另一端与电阻R6另一端之间的电阻R3，电阻R4；连接在电阻R3，电阻R4以及电阻R7之间的电容C3。

进一步限定，所述时钟模块还包括分别连接在ADS芯片的正极端和负极端上的电容C5、电容C6，连接在电容C5和电容C6两端的电阻R11、电阻R12，电阻R11与电阻R12串联连接；连接在电阻R11和电阻R12两端之间的二极管V1、二极管V2，二极管V1与二极管V2并联连接；连接在二极管V1和二极管V2另一端的变压器T3，连接在变压器T3一端的电阻R8、电阻R9、电阻R10，电阻R8、电阻R9、电阻R10串联连接在一起；连接在电阻R9和电阻R8公有端上的电容C4，连接在电容C4另一端上的时钟端CLKIN。

本实用新型的有益技术效果：因所述电源模块包括线性稳压器，电源去耦器；所述时钟模块包括多个变换器；所述的模数转换模块包括FPGA模块，连接在FPGA模块输入端上的ADS模块，连接在ADS模块输入端上的AD转换器，连接在AD转换器上的降压转换器，连接降压转换器输入端的ADC模拟前端电路；所述变换器分别与ADS模块、FPGA模块相互连接，所述的线性稳压器与ADS模块相互连接，所述电源去耦器连接在ADS模块与FPGA模块之间，构成所述高速数据采集系统。该系统采用由ADS5463芯片构成ADS模块，结合FPGA模块为系统主要器件，组装连接在一起，对通过对系统的电路及电路板的合理化设计，实现了 320MHz时钟对 350MHz至 450MHz模拟中频输入信号的高速采样。与现有技术中同类数据采集系统相互比较，本实用新型所述的高速数据采集系统不仅能够满足高速模数转换器的高精度，高速度的性能，而且还具有降低噪声，提高系统的抗干扰性能。

下面结合附图和实施例，对本实用新型的技术方案做进一步的详细描述。

【附图说明】

图1为本实用新型中基于PCB板高速数据采集系统装置的方块原理图；

图2为本实用新型中ADC模拟前端电路的电路原理图；

图3为本实用新型中时钟模块的电路原理图。

【具体实施方式】

为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。

请参考图1至图3所示，下面结合实施例说明一种基于PCB板高速数据采集系统装置，其包括模数转换模块，时钟模块以及电源模块。

所述的ADS模块是由TI公司的型号为ADS5463的ADS芯片构成，ADS芯片是一款采样频率高达 500MSPS、12bit的单通道模数转换器，该ADS芯片采用模拟5V，模拟3.3V 和数字3.3V 三种供电电压，总功耗为2.2W；该ADS芯片具有2.2Vpp差动输入电压，提供LVDS数字信号输出，具有较好的宽带特性，支持2.3GHz 差分输入带宽；此外，ADS芯片内置的逻辑校准模块。

所述ADC模拟前端电路包括ADS前端芯片接口，由变压器T1和变压器T2串联连接而构成变压器组，连接在变压器组上的电容C2，连接在变压器组输入端上的电阻R1、电阻R2；串联连接在电阻R1与电阻R2之间的电容C1，连接在电阻R1与电容C1公有端上的电感L1; 连接在ADS前端芯片接口两端的电阻R7，分别连接在电阻R7两端的电阻R5，电阻R6；连接在电阻R5另一端与电阻R6另一端之间的电阻R3，电阻R4；连接在电阻R3，电阻R4以及电阻R7之间的电容C3。

所述时钟模块还包括分别连接在ADS芯片的正极端和负极端上的电容C5、电容C6，连接在电容C5和电容C6两端的电阻R11、电阻R12，电阻R11与电阻R12串联连接；连接在电阻R11和电阻R12两端之间的二极管V1、二极管V2，二极管V1与二极管V2并联连接；连接在二极管V1和二极管V2另一端的变压器T3，连接在变压器T3一端的电阻R8、电阻R9、电阻R10，电阻R8、电阻R9、电阻R10串联连接在一起；连接在电阻R9和电阻R8公有端上的电容C4，连接在电容C4另一端上的时钟端CLKIN。

所述电源模块包括线性稳压器，电源去耦器；所述时钟模块包括多个变换器；所述的模数转换模块包括FPGA模块，连接在FPGA模块输入端上的ADS模块，连接在ADS模块输入端上的AD转换器，连接在AD转换器上的降压转换器，连接降压转换器输入端的ADC模拟前端电路；所述变换器分别与ADS模块、FPGA模块相互连接，所述的线性稳压器与ADS模块相互连接，所述电源去耦器连接在ADS模块与FPGA模块之间。

模数转换模块是高速数据采集系统中最重要的组成部分，主要功能是实现对模拟中频输入信号的数字化转换，并完成对数字信号的 FFT、数字下变频、滤波以及抗干扰处理。时钟模块是将输入单端时钟信号转换为差分时钟信号，提供给高速模数转换器与FPGA模块作为工作时钟。电源模块为系统提供所需模拟电与数字电的所需要电源。

系统工作原理：系统正常上电后，通过电源模块转换，提供系统所需的模拟电和数字电。外部频率提供单端系统时钟信号，通过变压器组以及二极管箝位保护电路完成信号单端转差分的变换，分别提供给高速模数转换器以及 FPGA模块作为工作时钟。模拟输入中频信号通过两级变压器，避免了相位的不平衡性，从而实现信号单端转差分的变换。经阻抗匹配后，信号输入高速模数转换器进行模数信号转换。转换后的数据传输至FPGA模块进行数字下变频、滤波以及抗干扰处理。最后，将处理完成的数据通过低频连接器输出。

ADC模拟前端电路主要完成对模拟输入信号的转换和匹配，它决定了高速的ADC芯片的使用效果，直接影响了系统性能。一般情况下，高速的ADC芯片的前端驱动电路有运算放大器驱动和变压器驱动。运算放大器驱动具有较好的增益平坦度以及直流耦合特性。

变压器驱动在于能够驱动较高中频而功率无显著损耗，具有更宽的带宽，更低的功耗，谐波、噪声性能良好，并能提供固有的交流耦合。为了应对偶次谐波失真，可考虑采用两级变压器，由第二个变压器重新平衡第一个变压器从单端信号转换为差分信号的相位不平衡性，以便更好地保持系统性能。因此，基于变压器在高中频系统中的相对优势。

首先，经端口匹配电阻，降低信号反射，其次，通过两级变压器驱动，将输入单端信号转换为差分信号。最后，针对目标频段的中心频率以及带宽，经终端匹配电路后输入ADS5463。使用两级变压器时，电路板布局起着重要的作用。为实现在高中频系统中的最佳性能，模拟前端布局尽可能对称，模拟走线路径尽可能短以及对称，且传输路径中尽量少打过孔，以确保两级变压器前端设计的优势。

高速模数转换器使用变压器将外部频率提供的单端信号转化为差分信号，结合二极管箝位保护电路以及终端匹配电路后，将信号输入 ADC 芯片作为工作时钟。由于变压器属于无源器件，不会因引入额外的噪声而增大时钟抖动。二极管箝位保护电路可以提高信号幅度以及更好地保护终端接收器件。差分信号具有共模抑制的优点，抗干扰性较强，可以较好地降低时钟信号在传输路径上受到的干扰。同时，优化电路板设计，一方面可保证布局上的物理隔离，将时钟网络远离电源芯片，减少干扰; 另一方面可保证单端布线尽量短，尽早地将单端信号转变为差分信号，以提高时钟信号的抗干扰性，并在时钟信号附近和和下层铺设地平面，以减小串扰，确保良好的电磁环境。

线性稳压器( LDO)具有较好的电源抑制比( PSＲＲ) ，它带来的最大优点是能够衰减开关模式电源产生的电压纹波，使得输出电压具有噪声极低、稳压性能良好、纹波较低的优势，且其电路结构相对简单。为使高速模数转换器发挥最佳性能，必须为其提供干净的直流电源。高噪声电源会导致高速模数转换器输出中出现不良的杂散成分，从而影响系统的SNＲ和SFDＲ性能。因此，本系统采用噪声极低、稳压性能良好的线性稳压器作为高速模数转换器的模拟供电芯片; 同时，在电路板布局中，将电源器件远离时钟电路和模拟前端电路，避免电源所含磁性元件与关键敏感电路产生磁场或电场的耦合。

电源去耦器在高速模数转换器供电系统中，应同时采用大的电源去耦器电容和小的局部去耦电容，有效的去耦能将高频电源瞬变限制在距产生瞬变IC非常近的区域，从而降低电路板上产生的电磁辐射。在高速模数转换器供电电源芯片以及高速模数转换器芯片自身的每个供电引脚提供了局部去耦电容，局部去耦电容是0．01uF至0．1uF范围内的低ESＲ陶瓷电容，且充分靠近器件引脚放置，以滤除高频噪声。系统将模拟地与数字地的分割从系统供电的源头开始，以提供干净的地平面。将模拟和数字元器件、布线以及电平面保持在各自的参考地平面区域内，确保数字瞬变不会返回到电路板的模拟部分，以增强对噪声和耦合交互作用的隔离。

综上所述，因所述电源模块包括线性稳压器，电源去耦器；所述时钟模块包括多个变换器；所述的模数转换模块包括FPGA模块，连接在FPGA模块输入端上的ADS模块，连接在ADS模块输入端上的AD转换器，连接在AD转换器上的线性稳压器，连接线性稳压器输入端的ADC模拟前端电路；所述变换器分别与ADS模块、FPGA模块相互连接，所述的线性稳压器与ADS模块相互连接，所述电源去耦器连接在ADS模块与FPGA模块之间，构成所述高速数据采集系统，该系统采用由ADS5463芯片构成ADS模块，结合FPGA模块为系统主要器件，组装连接在一起，对通过对系统的电路及电路板的合理化设计，实现了 320MHz时钟对 350MHz至450MHz模拟中频输入信号的高速采样。与现有技术中同类数据采集系统相互比较，本实用新型所述的高速数据采集系统不仅能够满足高速模数转换器的高精度，高速度的性能，而且还具有降低噪声，提高系统的抗干扰性能。

以上参照附图说明了本实用新型的优选实施例，并非因此局限本实用新型的权利范围。本领域技术人员不脱离本实用新型的范围和实质内所作的任何修改、等同替换和改进，均应在本实用新型的权利范围之内。

Claims

1.一种基于PCB板高速数据采集系统装置，其包括模数转换模块，时钟模块以及电源模块；其特征在于：所述电源模块包括线性稳压器，电源去耦器；所述时钟模块包括多个变换器；所述的模数转换模块包括FPGA模块，连接在FPGA模块输入端上的ADS模块，连接在ADS模块输入端上的AD转换器，连接在AD转换器上的降压转换器，连接降压转换器输入端的ADC模拟前端电路；所述变换器分别与ADS模块、FPGA模块相互连接，所述的线性稳压器与ADS模块相互连接，所述电源去耦器连接在ADS模块与FPGA模块之间。

2.根据权利要求1所述一种基于PCB板高速数据采集系统装置，其特征在于：所述的ADS模块是由TI公司的型号为ADS5463的ADS芯片构成，ADS芯片是一款采样频率高达 500MSPS、12bit的单通道模数转换器，该ADS芯片采用模拟5V，模拟3.3V 和数字3.3V 三种供电电压，总功耗为2.2W；该ADS芯片具有2.2Vpp差动输入电压，提供LVDS数字信号输出，具有较好的宽带特性，支持2.3GHz 差分输入带宽；此外，ADS芯片内置的逻辑校准模块。

3.根据权利要求1所述一种基于PCB板高速数据采集系统装置，其特征在于：所述ADC模拟前端电路包括ADS前端芯片接口，由变压器T1和变压器T2串联连接而构成变压器组，连接在变压器组上的电容C2，连接在变压器组输入端上的电阻R1、电阻R2；串联连接在电阻R1与电阻R2之间的电容C1，连接在电阻R1与电容C1公有端上的电感L1; 连接在ADS前端芯片接口两端的电阻R7，分别连接在电阻R7两端的电阻R5，电阻R6；连接在电阻R5另一端与电阻R6另一端之间的电阻R3，电阻R4；连接在电阻R3，电阻R4以及电阻R7之间的电容C3。

4.根据权利要求1所述一种基于PCB板高速数据采集系统装置，其特征在于：所述时钟模块还包括分别连接在ADS芯片的正极端和负极端上的电容C5、电容C6，连接在电容C5和电容C6两端的电阻R11、电阻R12，电阻R11与电阻R12串联连接；连接在电阻R11和电阻R12两端之间的二极管V1、二极管V2，二极管V1与二极管V2并联连接；连接在二极管V1和二极管V2另一端的变压器T3，连接在变压器T3一端的电阻R8、电阻R9、电阻R10，电阻R8、电阻R9、电阻R10串联连接在一起；连接在电阻R9和电阻R8公有端上的电容C4，连接在电容C4另一端上的时钟端CLKIN。