CN215221171U - Usim卡接口电路及使用该电路的驱动电路板 - Google Patents

Abstract

本实用新型提供一种USIM卡接口电路及使用该电路的驱动电路板，其包括USIM卡接入模块、数据接收模块、连接模块、供电模块。连接模块包括复位管脚连接线、数据管脚连接线、时钟管脚连接线。复位管脚连接线上串联连接有第一电阻，时钟管脚连接线串联上连接有第二电阻，数据管脚连接线上串联连接有第三电阻，用于抑制杂散电磁干扰和静电干扰。其中，第一电阻与数据接收模块的距离小于第一电阻与USIM卡接入模块的距离；第二电阻与数据接收模块的距离小于第二电阻与USIM卡接入模块的距离；第三电阻与数据接收模块的距离小于第三电阻与USIM卡接入模块的距离。有效解决了信号线上的杂散电磁和静电干扰数据传输的技术问题。

Description

USIM卡接口电路及使用该电路的驱动电路板

技术领域

本实用新型涉及集成电路领域，特别涉及一种接口电路及使用该电路的驱动电路板。

背景技术

在现代社会中，用户的数据可储存于USIM卡，数据接收模块可接收和处理USIM卡的数据。USIM接口电路连接USIM卡与数据接收模块连接，USIM接口电路内部设置有信号线，USIM卡与数据接收模块可通过信号线进行数据传输。在数据传输过程中，信号线上存在杂散电磁和静电干扰数据传输的技术问题，导致数据接收模块接收的数据与USIM卡输出的数据存在较大的误差。

故需要提供一种USIM卡接口电路及使用该电路的驱动电路板来解决上述技术问题。

实用新型内容

本实用新型提供一种USIM卡接口电路及使用该电路的驱动电路板，有效解决了信号线上的杂散电磁和静电干扰数据传输的技术问题。

本实用新型提供一种USIM卡接口电路，其包括：

USIM卡接入模块，其连接USIM卡，输出USIM卡数据，其包括USIM卡接口，所述USIM卡接口包括USIM卡接口复位管脚、USIM卡接口时钟管脚、USIM卡接口数据管脚；

数据接收模块，其接收所述USIM卡数据，用于处理USIM卡的数据，其包括USIM卡数据处理芯片，所述USIM卡数据处理芯片包括复位管脚、时钟管脚、数据管脚；

连接模块，其一端连接所述USIM卡接入模块，其另一端连接所述数据接收模块，其包括复位管脚连接线、时钟管脚连接线、数据管脚连接线；所述复位管脚连接线连接所述复位管脚与所述USIM卡接口复位管脚连接；所述时钟管脚连接线连接所述USIM卡接口时钟管脚与所述时钟管脚；所述数据管脚连接线连接所述USIM卡接口数据管脚与所述数据管脚；

供电模块，其连接所述数据接收模块，用于提供所述数据接收模块的工作电压；

其中，所述复位管脚连接线上串联连接有第一电阻；所述时钟管脚连接线串联上连接有第二电阻；所述数据管脚连接线上串联连接有第三电阻，所述第一电阻与所述数据接收模块的距离小于所述第一电阻与所述USIM卡接入模块的距离；所述第二电阻与所述数据接收模块的距离小于所述第二电阻与所述USIM卡接入模块的距离；所述第三电阻与所述数据接收模块的距离小于所述第三电阻与所述USIM卡接入模块的距离，用于抑制杂散电磁干扰和静电干扰。

进一步的，所述USIM卡接口还包括USIM卡接口电源管脚、接地管脚和编程电压管脚，所述接地管脚接地，所述编程电压管脚悬空；

所述USIM卡数据处理芯片还包括电源管脚；所述连接模块还包括电源管脚连接线；

所述USIM卡接口电源管脚通过所述电源管脚连接线与所述电源管脚连接。

进一步的，所述电源管脚连接线、所述复位管脚连接线、所述时钟管脚连接线、所述数据管脚连接线的长度均为100mm-200mm，用于USIM卡接口电路便于集成于智能模块。

进一步的，所述时钟管脚连接线与所述数据管脚连接线的外周均设置有屏蔽层，用于防止串扰。

进一步的，所述USIM卡接口电源管脚与接地端的连接线的宽度0.5mm-1.5mm，用于所述USIM卡接口电路更好地接地保护。

进一步的，所述复位管脚连接线上并联连接有第一滤波电容，所述时钟管脚连接线上并联连接有第二滤波电容，所述数据管脚连接线上并联连接有第三滤波电容，用于滤除射频干扰信号。

进一步的，所述USIM卡接口电路包括静电阻抗器，所述静电阻抗器与所述电源管脚连接线、所述复位管脚连接线、所述时钟管脚连接线、所述数据管脚连接线均并联连接，用于防止静电干扰和保护所述USIM卡接口电路。

进一步的，所述USIM卡接口电路包括限流电阻，所述限流电阻设置于所述供电模块与所述数据接收模块之间，用于限制所述限流电阻所在支路的电流。

进一步的，所述USIM卡接口电路包括旁路电容，所述旁路电容设置于所述USIM卡接口的电源管脚与接地端之间，用于滤除电路中的高频干扰信号。

进一步的，一种驱动电路板，其包括USIM卡接口电路。

本实用新型相较于现有技术，其有益效果为：本实用新型USIM卡接口电路及使用该电路的驱动电路板，其设置有复位管脚连接线、时钟管脚连接线、数据管脚连接线。复位管脚连接线上串联连接有第一电阻，第一电阻与数据接收模块的距离小于第一电阻与USIM卡接入模块的距离。第一电阻的设置可抑制复位管脚连接线上的杂散电磁干扰和静电干扰。

时钟管脚连接线串联上连接有第二电阻，第二电阻与数据接收模块的距离小于第二电阻与USIM卡接入模块的距离。第二电阻的设置抑制时钟管脚连接线杂散电磁干扰和静电干扰。

数据管脚连接线上串联连接有第三电阻，第三电阻与数据接收模块的距离小于第三电阻与USIM卡接入模块的距离。第三电阻的设置抑制数据管脚连接线杂散电磁干扰和静电干扰。有效解决了信号线上的杂散电磁和静电干扰数据传输的技术问题。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面对实施例中所需要使用的附图作简单的介绍，下面描述中的附图仅为本实用新型的部分实施例相应的附图。

图1为本实用新型的USIM卡接口电路及使用该电路的驱动电路板的一实施例的方框图；

图2为本实用新型的USIM卡接口电路及使用该电路的驱动电路板的一实施例的电路图；

图中，10、USIM卡接口电路；11、USIM卡接入模块；111、USIM卡接口；12、数据接收模块；121、USIM卡数据处理芯片；13、连接模块；131、电源管脚连接线；132、复位管脚连接线；133、时钟管脚连接线；134、数据管脚连接线；14、供电模块。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型中所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」、「顶部」以及「底部」等词，仅是参考附图的方位，使用的方向用语是用以说明及理解本实用新型，而非用以限制本实用新型。

本实用新型术语中的“第一”“第二”等词仅作为描述目的，而不能理解为指示或暗示相对的重要性，以及不作为对先后顺序的限制。

请参照图1至图2，图1为本实用新型的USIM卡接口电路的一实施例的方框图，图2为本实用新型的USIM卡接口电路的一实施例的电路图。

在图中，结构相似的单元是以相同标号表示。

请参照图1，本实用新型提供一种USIM卡接口电路10，其包括供电模块14、USIM卡接入模块11、数据接收模块12、连接模块13，该USIM卡接口电路10设置于一种驱动电路板的内部。

请参照图2，以下是对USIM卡接口电路10各个模块的展开。供电模块14连接数据接收模块12，供电模块14包括电源VDD,供电模块14通过数据处理芯片121的数据管脚USIM_DATA提供数据接收模块12的工作电压。由于供电模块14中的电源VDD可输出的较大的电流，因此供电模块14与数据接收模块12之间连接有限流电阻R1，该限流电阻R1的阻值为9.5kΩ-10.5kΩ。限流电阻R1可用于限制其所在支路的电流，限流电阻R1可防止过大的电流烧坏USIM卡接口电路10的电子元器件。

请参照图2，USIM卡接入模块11连接USIM卡，USIM卡接入模块11输出USIM卡数据。USIM卡接入模块11包括USIM卡接口111，USIM卡接口111包括USIM卡接口电源管脚VCC、USIM卡接口复位管脚RST、USIM卡接口时钟管脚CLK、USIM卡接口数据管脚IO、接地管脚GND和编程电压管脚VPP。USIM卡接口的接地管脚GND接地，USIM卡接口的编程电压管脚VDD悬空。

请参照图2，USIM卡接口电源管脚VCC与接地端的连接线的宽度0.5mm-1.5mm。该连接线可用于将较大的电流引向接地端，用户选用宽度为0.5mm-1.5mm的连接线，使得USIM卡接口电路10能更好地接地保护。USIM卡接口电源管脚VCC与接地端之间设置有旁路电容C1，该旁路电容C1的容抗为1μF-2μF。由于USIM卡接口电源管脚VCC输出的信号中存在高频干扰信号，该旁路电容C1可用于滤除高频干扰信号。

请参照图2，数据接收模块12接收USIM卡数据。数据接收模块12可用于处理USIM卡的数据，数据接收模块12还可提供USIM卡接入模块11的工作电压。数据接收模块12包括USIM卡数据处理芯片121，USIM卡数据处理芯片121包括电源管脚USIM_VDD、复位管脚USIM_RST、时钟管脚USIM_CLK、数据管脚USIM_DATA。

请参照图2，连接模块13的一端连接USIM卡接入模块11，其另一端连接数据接收模块12。连接模块13包括电源管脚连接线131、复位管脚连接线132、时钟管脚连接线133、数据管脚连接线134。电源管脚连接线131连接USIM卡接口电源管脚USIM_VDD与电源管脚VCC，复位管脚连接线132连接USIM卡接口复位管脚USIM_RST与复位管脚RST。时钟管脚连接线133连接USIM卡接口时钟管脚USIM_CLK与时钟管脚CLK。数据管脚连接线134连接USIM卡接口数据管脚USIM_DATA与数据管脚IO。

请参照图2，USIM卡接口电路10为集成电路，USIM卡接口电路10需要集成于智能模块。因此电源管脚连接线131、复位管脚连接线132、时钟管脚连接线133、数据管脚连接线134的长度均为100mm-200mm。由于电源管脚连接线131、复位管脚连接线132、时钟管脚连接线133、数据管脚连接线134的长度均为100mm-200mm，USIM卡接口电路10可便于集成于智能模块。因此智能模块的体积较小，用户携带智能模块也较为方便。

请参照图2，USIM卡接口电路10包括静电阻抗器D1，静电阻抗器D1与电源管脚连接线131、复位管脚连接线132、时钟管脚连接线133、数据管脚连接线134均并联连接。电源管脚连接线131、复位管脚连接线132、时钟管脚连接线133、数据管脚连接线134上存在静电干扰，静电阻抗器D1可用于防止静电干扰。静电保护器D1还可用于保护USIM卡接口电路10。

请参照图2，时钟管脚连接线133的外周设置有屏蔽层，数据管脚连接线134的外周设置有屏蔽层。时钟管脚连接线133与数据管脚连接线134之间的互感和互容容易引起线上噪声，噪声容易使时钟管脚连接线133与数据管脚连接线134上传输的信号失真。因此时钟管脚连接线133设置屏蔽层，数据管脚连接线134的外周设置屏蔽层，屏蔽层可用于防止时钟管脚连接线133与数据管脚连接线134之间的串扰。

请参考图2，复位管脚连接线上串联连接有第一电阻R2。第一电阻R2的阻值为21.5-22.5Ω，第一电阻R2与数据接收模块12的距离小于第一电阻R2与USIM卡接入模块11的距离。由于复位管脚连接线132存在电磁干扰和静电干扰，复位管脚连接线132传输的信号容易失真。第一电阻R2的设置可用于抑制杂散电磁干扰和静电干扰，防止信号失真。时钟管脚连接线133上串联连接有第二电阻R3，第二电阻的阻值R3为21.5-22.5Ω，第二电阻R3与数据接收模块12的距离小于第二电阻R3与USIM卡接入模块11的距离。由于时钟管脚连接线133存在电磁干扰和静电干扰，时钟管脚连接线133传输的信号容易失真。第二电阻R3的设置可用于抑制杂散电磁干扰和静电干扰，防止信号失真。数据管脚连接线134上串联连接有第三电阻R4，第三电阻R4的阻值为21.5-22.5Ω，第三电阻R4与数据接收模块12的距离小于第三电阻R4与USIM卡接入模块11的距离。由于数据管脚连接线134存在电磁干扰和静电干扰，数据管脚连接线134传输的信号容易失真。第三电阻R4的设置可用于抑制杂散电磁干扰和静电干扰，防止信号失真。

请参照图2，复位管脚连接线132上并联连接有第一滤波电容C2，第一滤波电容C2的容抗为32.5-33.5pF。由于复位管脚连接线132上传输的信号存在射频干扰信号，第一滤波电容C2可用于滤除射频干扰信号。时钟管脚连接线133上并联连接有第二滤波电容C3，第二滤波电容C3的容抗为32.5-33.5pF。由于时钟管脚连接线133上传输的信号存在射频干扰信号，第二滤波电容C3可用于滤除射频干扰信号。数据管脚连接线134上并联连接有第三滤波电容C4，第三滤波电容C4的容抗为32.5-33.5pF。由于数据管脚连接线134上传输的信号存在射频干扰信号，第三滤波电容C4可用于滤除射频干扰信号。

本实用新型的工作原理为:USIM卡接入本USIM卡接口电路10时，USIM卡接口电路10设置于驱动电路板的内部。供电模块14的电源VDD对数据接收模块12提供工作电压。因为供电模块14中的电源VDD可输出的较大的电流，所以供电模块14与数据接收模块12之间连接有限流电阻R1。数据接收模块12通过连接模块13的电源管脚连接线131对USIM卡接入模块11提供工作电压。

USIM卡接口111的USIM卡接口复位管脚RST输出USIM卡的复位信号，复位信号通过复位管脚连接线132流向数据处理芯片121的复位管脚USIM_RST。为了抑制复位管脚连接线132上的杂散电磁干扰和静电干扰，复位管脚连接线132上串联连接有第一电阻R2。为了滤除复位管脚连接线132上的射频干扰信号，复位管脚连接线132上并联连接有第一滤波电容C2。

同时，USIM卡接口111的USIM接口时钟管脚CLK输出USIM卡的时钟信号，时钟信号通过的时钟管脚连接线133流向数据处理芯片121的时钟管脚USIM_CLK。为了抑制时钟管脚连接线133上的杂散电磁干扰和静电干扰，时钟管脚连接线133上串联连接有第二电阻R3。为了滤除时钟管脚连接线133上的射频干扰信号，时钟管脚连接线133上并联连接有第二滤波电容C3。

同时，USIM卡接口111的USIM卡接口数据管脚IO输出USIM卡的数据信号，数据信号通过数据管脚连接线134流向数据处理芯片121的数据管脚USIM_DATA。为了抑制数据管脚连接线134上的杂散电磁干扰和静电干扰，数据管脚连接线134上串联连接有第三电阻R4。为了滤除数据管脚连接线134上的射频干扰信号，数据管脚连接线134上并联连接有第三滤波电容C4。由于时钟管脚连接线133与数据管脚连接线134之间存在串扰，所以时钟管脚连接线133与数据管脚连接线134的外周均设置有屏蔽层。

然后，为了抑制电源管脚连接线131、复位管脚连接线132、时钟管脚连接线133、数据管脚连接线134上的静电干扰。电源管脚连接线131、复位管脚连接线132、时钟管脚连接线133、数据管脚连接线134上并联连接有静电阻抗器D1。随后，数据处理芯片121接收复位信号、时钟信号与数据信号。数据处理芯片121接收到数据信号后，数据处理芯片121可获取USIM卡的信息。

本实用新型还提供一种驱动电路板，该驱动电路板包括上述的USIM卡接口电路10，该驱动电路板中的USIM卡接口电路10的具体工作原理如上述USIM卡接口电路10的具体实施例所述，具体请参见上述USIM卡接口电路10的具体实施例中的描述。

本实用新型相较于现有技术，其有益效果为：本实用新型USIM卡接口电路10，该电路设置于一种驱动电路板的内部，其设置有复位管脚连接线132、时钟管脚连接线133、数据管脚连接线134。复位管脚132连接线上串联连接有第一电阻R2，第一电阻R2与数据接收模块12的距离小于第一电阻R2与USIM卡接入模块11的距离。第一电阻R2的设置可抑制复位管脚连接线132上的杂散电磁干扰和静电干扰。

时钟管脚连接线133串联上连接有第二电阻R3，第二电阻R3与数据接收模块12的距离小于第二电阻R3与USIM卡接入模块11的距离。第二电阻R3的设置抑制时钟管脚连接线133杂散电磁干扰和静电干扰。

数据管脚连接线134上串联连接有第三电阻R4，第三电阻R4与数据接收模块134的距离小于第三电阻R4与USIM卡接入模块11的距离。第三电阻R4的设置抑制数据管脚连接线134杂散电磁干扰和静电干扰。有效解决了信号线上的杂散电磁和静电干扰数据传输的技术问题。

综上所述，虽然本实用新型已以优选实施例揭露如上，但上述优选实施例并非用以限制本实用新型，本领域的普通技术人员，在不脱离本实用新型的精神和范围内，均可作各种更动与润饰，因此本实用新型的保护范围以权利要求界定的范围为准。

Claims (10)

1.USIM卡接口电路，其特征在于，其包括，

USIM卡接入模块，其连接USIM卡，输出USIM卡数据，其包括USIM卡接口，所述USIM卡接口包括USIM卡接口复位管脚、USIM卡接口时钟管脚、USIM卡接口数据管脚；

数据接收模块，其接收所述USIM卡数据，用于处理USIM卡的数据，其包括USIM卡数据处理芯片，所述USIM卡数据处理芯片包括复位管脚、时钟管脚、数据管脚；

连接模块，其一端连接所述USIM卡接入模块，其另一端连接所述数据接收模块，其包括复位管脚连接线、时钟管脚连接线、数据管脚连接线；所述复位管脚连接线连接所述复位管脚与所述USIM卡接口复位管脚连接；所述时钟管脚连接线连接所述USIM卡接口时钟管脚与所述时钟管脚；所述数据管脚连接线连接所述USIM卡接口数据管脚与所述数据管脚；

供电模块，其连接所述数据接收模块，用于提供所述数据接收模块的工作电压；

其中，所述复位管脚连接线上串联连接有第一电阻；所述时钟管脚连接线串联上连接有第二电阻；所述数据管脚连接线上串联连接有第三电阻，所述第一电阻与所述数据接收模块的距离小于所述第一电阻与所述USIM卡接入模块的距离；所述第二电阻与所述数据接收模块的距离小于所述第二电阻与所述USIM卡接入模块的距离；所述第三电阻与所述数据接收模块的距离小于所述第三电阻与所述USIM卡接入模块的距离。

2.根据权利要求1所述的USIM卡接口电路，其特征在于，所述USIM卡接口还包括USIM卡接口电源管脚、接地管脚和编程电压管脚，所述接地管脚接地，所述编程电压管脚悬空；

所述USIM卡数据处理芯片还包括电源管脚；所述连接模块还包括电源管脚连接线；

所述USIM卡接口电源管脚通过所述电源管脚连接线与所述电源管脚连接。

3.根据权利要求2所述的USIM卡接口电路，其特征在于，所述电源管脚连接线、所述复位管脚连接线、所述时钟管脚连接线、所述数据管脚连接线的长度均为100mm-200mm。

4.根据权利要求1所述的USIM卡接口电路，其特征在于，所述时钟管脚连接线与所述数据管脚连接线的外周均设置有屏蔽层。

5.根据权利要求1所述的USIM卡接口电路，其特征在于，所述USIM卡接口电源管脚与接地端的连接线的宽度为0.5mm-1.5mm。

6.根据权利要求1所述的USIM卡接口电路，其特征在于，所述复位管脚连接线上并联连接有第一滤波电容，所述时钟管脚连接线上并联连接有第二滤波电容，所述数据管脚连接线上并联连接有第三滤波电容，用于滤除射频干扰信号。

7.根据权利要求2所述的USIM卡接口电路，其特征在于，所述USIM卡接口电路包括静电阻抗器，所述静电阻抗器与所述电源管脚连接线、所述复位管脚连接线、所述时钟管脚连接线、所述数据管脚连接线均并联连接，用于防止静电干扰和保护所述USIM卡接口电路。

8.根据权利要求1所述的USIM卡接口电路，其特征在于，所述USIM卡接口电路包括限流电阻，所述限流电阻设置于所述供电模块与所述数据接收模块之间。

9.根据权利要求2所述的USIM卡接口电路，其特征在于，所述USIM卡接口电路包括旁路电容，所述旁路电容设置于所述USIM卡接口的电源管脚与接地端之间，用于滤除电路中的高频干扰信号。

10.一种驱动电路板，其特征在于，包括权利要求1-9中任一的USIM卡接口电路。

Images