CN214544480U - 摄像头接口电路及使用该电路的驱动电路板 - Google Patents

Abstract

本实用新型提供一种摄像头接口电路及使用该电路的驱动电路板，其包括数据输入模块、数据处理模块、连接模块、供电模块。连接模块包括时钟管脚连接线和数据管脚连接线。时钟管脚连接线、数据管脚连接线均为具有特性阻抗的高速信号线且为差分信号线，差分信号线可用于降低噪声干扰信号的影响，时钟管脚连接线、数据管脚连接线的线长为第一设定值，至少两条数据管脚连接线构成同一视频组件的数据管脚连接线，同一视频组件的数据管脚连接线的长度差为第二设定值，不同视频组件之间的数据管脚连接线的长度差为第三设定值。有效解决了现有的摄像头接口电路传输的数据信号容易失真的技术问题。

Description

摄像头接口电路及使用该电路的驱动电路板

技术领域

本实用新型涉及集成电路领域，特别涉及一种接口电路及使用该电路的驱动电路板。

背景技术

在现代社会中，摄像头是一种视频输入设备。摄像头记录视频数据，该视频数据可通过信号线传输于芯片。在数据传输过程中，信号线上具有噪声干扰信号，存在数据信号在传输时容易失真的技术问题。

故需要提供一种摄像头接口电路来解决上述技术问题。

实用新型内容

本实用新型提供一种摄像头接口电路，有效解决了摄像头接口电路传输的数据信号容易失真的技术问题。

本实用新型提供一种摄像头接口电路，其包括：

数据输入模块，输入摄像头记录的数据；其包括摄像头接口，所述摄像头接口包括摄像头接口时钟管脚、摄像头接口数据管脚；

数据处理模块，接收所述摄像头记录的数据，用于摄像头记录数据的模拟信号转化为数字信号输出于驱动电路板，其包括数据处理芯片，所述数据处理芯片包括时钟管脚、数据管脚；

连接模块，其一端连接所述数据输入模块，另一端连接数据处理模块，其包括时钟管脚连接线、数据管脚连接线，所述摄像头接口时钟管脚通过所述时钟管脚连接线与所述时钟管脚连接；所述摄像头接口数据管脚通过所述数据管脚连接线与所述数据管脚连接；

供电模块，其连接所述数据处理模块，用于提供所述数据处理模块的工作电压；

其中，所述时钟管脚连接线、所述数据管脚连接线均为具有特性阻抗的高速信号线且为差分信号线，用于降低噪声干扰信号的影响，所述时钟管脚连接线、所述数据管脚连接线的线长为第一设定值，至少两条所述数据管脚连接线构成同一视频组件的数据管脚连接线，同一视频组件的所述数据管脚连接线的长度差为第二设定值，不同视频组件之间的所述数据管脚连接线的长度差为第三设定值，用于降低时钟管脚连接线和数据管脚连接线上噪声干扰信号的影响。

进一步的，所述数据处理芯片包括接地管脚、电源管脚、复位管脚、关机管脚；所述接地管脚接地，所述电源管脚连接供电模块；

所述摄像头接口还包括摄像头接口复位管脚、摄像头关机管脚；

所述连接模块包括复位管脚连接线、关机管脚连接线；

所述摄像头接口复位管脚通过所述复位管脚连接线与所述复位管脚连接；所述摄像头关机管脚通过所述关机管脚连接线与所述关机管脚连接。

进一步的，所述时钟管脚连接线、所述数据管脚连接线的特性阻抗均为 95omh-105ohm，用于控制高速信号线的特性阻抗。

进一步的，所述时钟管脚连接线、所述数据管脚连接线的线长的第一设定值为100mm-305mm，用于时钟管脚连接线和数据管脚连接线的传输速度一致。

进一步的，同一视频组件的所述数据管脚连接线长度差的第二设定值为 0-1.5mm，用于同一视频组件的数据管脚连接线的传输速度一致，不同视频组件之间的所述数据管脚连接线长度差的第三设定值为0-3.3mm，用于不同视频组件的数据管脚连接线的传输速度一致。

进一步的，所述供电模块与接地端之间连接有第一旁路电容和第二旁路电容，所述第一旁路电容与所述第二旁路电容并联连接，用于滤除杂波。

进一步的，不同的所述数据管脚连接线之间的间距为1.45-1.55倍的所述数据管脚连接线的线宽，用于防止不同数据管脚连接线之间的串扰。

进一步的，所述第一旁路电容的容抗为4.65μF-4.75μF，所述第二旁路电容的容抗为99.5NF-100.5NF，用于第一旁路电容和第二旁路电容更好地滤除杂波。

进一步的，不同的所述时钟管脚连接线之间的间距为1.45-1.55倍的所述时钟管脚连接线的线宽，用于防止不同时钟管脚连接线之间的串扰。

进一步的，一种驱动电路板，其包括摄像头接口电路。

本实用新型相较于现有技术，其有益效果为：本实用新型摄像头接口电路设置有时钟管脚连接线和数据管脚连接线。时钟管脚连接线、数据管脚连接线均为具有特性阻抗的高速信号线且为差分信号线，时钟管脚连接线、数据管脚连接线的线长为第一设定值，至少两条数据管脚连接线构成同一视频组件的数据管脚连接线，同一视频组件的数据管脚连接线的长度差为第二设定值，不同视频组件之间的数据管脚连接线的长度差为第三设定值。噪声干扰信号会等值、同时地被加载到差分信号线上，因此噪声干扰信号差值为零，噪声干扰信号对数据信号的逻辑意义不产生影响。差分信号线可用于降低噪声干扰信号的影响。

而且，差分信号线靠得比较近且信号幅值相等，差分信号线与地线之间耦合电磁场的幅值也相等。因为差分信号线上的信号极性相反，其电磁场将相互抵消，所以差分信号线还能有效抑制电磁干扰。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面对实施例中所需要使用的附图作简单的介绍，下面描述中的附图仅为本实用新型的部分实施例相应的附图。

图1为本实用新型的摄像头接口电路的一实施例的方框图。

图2为本实用新型的摄像头接口电路的一实施例的电路图。

图中，10、摄像头接口电路；11、数据输入模块；111、摄像头接口；12、数据处理模块；121、数据处理芯片；1211、时钟管脚；12111、第一时钟管脚； 12112、第二时钟管脚；1212、数据管脚；12121、第一数据管脚；12122、第二数据管脚；12123、第三数据管脚；12124、第四数据管脚；12125、第五数据管脚；12126、第六数据管脚；12127、第七数据管脚；12128、第八数据管脚；1214、复位管脚；1215、关机管脚；13、连接模块；131、时钟管脚连接线；1311、第一时钟管脚连接线；1312、第二时钟管脚连接线；132、数据管脚连接线；1311、第一数据管脚连接线；1312、第二数据管脚连接线；1313、第三数据管脚连接线；1314、第四数据管脚连接线；1315、第五数据管脚连接线；1316、第六数据管脚连接线；1317、第七数据管脚连接线；1318、第八数据管脚连接线；133、复位管脚连接线；134、关机管脚连接线；14、供电模块。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型中所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」、「顶部」以及「底部」等词，仅是参考附图的方位，使用的方向用语是用以说明及理解本实用新型，而非用以限制本实用新型。

本实用新型术语中的“第一”“第二”等词仅作为描述目的，而不能理解为指示或暗示相对的重要性，以及不作为对先后顺序的限制。

请参照图1至图2，图1为本实用新型的摄像头接口电路的一实施例的方框图，图2为本实用新型的摄像头接口电路的一实施例的电路图。

在图中，结构相似的单元是以相同标号表示。

请参照图1，本实用新型提供一种摄像头接口电路10，其包括数据输入模块11、数据处理模块12、连接模块13和供电模块14。驱动电路板15包括该摄像头接口电路10。

请参照图2，以下是对摄像头接口电路10各个模块的展开。数据输入模块 11输入摄像头记录的数据，数据输入模块11包括摄像头接口111，摄像头接口 111包括摄像头接口时钟管脚、摄像头接口数据管脚、摄像头接口复位管脚 CAM_RST、摄像头关机管脚CAM_PDN、摄像头接口主时钟管脚CMMCLK、摄像头接口管脚SDA和摄像头接口管脚SCL。摄像头接口管脚SDA连接数据处理芯片121，因此外部传感器的数据信号可通过摄像头接口管脚SDA传输于数据处理芯片 121。摄像头接口管脚SCL连接数据处理芯片121，因此外部传感器的时钟信号可通过摄像头接口管脚SDA传输于数据处理芯片121。该摄像头接口管脚SDA 需要上拉1.8V的电源VDD，摄像头接口管脚SCL也需要上拉1.8V的电源VDD。摄像头接口主时钟管脚CMMCLK连接数据处理芯片121。

请参照图2，摄像头接口时钟管脚包括摄像头接口时钟管脚RCN_A和摄像头接口时钟管脚RCP_A。摄像头数据管脚包括摄像头接口数据管脚RDP3_A、摄像头接口数据管脚RDN3_A、摄像头接口数据管脚RDP2_A、摄像头接口数据管脚 RDN2_A、摄像头接口数据管脚RDP1_A、摄像头接口数据管脚RDN1_A、摄像头接口数据管脚RDP0_A、摄像头接口数据管脚RDN0_A。摄像头接口时钟管脚包括摄像头时钟管脚RCN_A和摄像头时钟管脚RCN_A。

请参照图2，数据处理模块12接收摄像头记录的数据，数据处理模块12 用于摄像头记录数据的模拟信号转化为数字信号，该数字信号输出于驱动电路板15。数据处理模块12包括数据处理芯片121，数据处理芯片121包括接地管脚、电源管脚。该电源管脚连接供电模块14。该接地管脚接地。

请参照图2，数据处理芯片121还包括时钟管脚1211、数据管脚1212。其中，时钟管脚1211包括第一时钟管脚12111和第二时钟管脚12112。数据管脚 1212包括第一数据管脚12121、第二数据管脚12122、第三数据管脚12123、第四数据管脚12124、第五数据管脚12125、第六数据管脚12126、第七数据管脚 12127、第八数据管脚12128。

请参照图2，连接模块13的一端连接数据输入模块11，连接模块13的另一端连接数据处理模块12。连接模块包括复位管脚连接线133、关机管脚连接线134。摄像头接口复位管脚CAM_RST通过复位管脚连接线133与复位管脚1214 连接，摄像头接口关机管脚CAM_PDN通过关机管脚连接线134与关机管脚1215 连接。

请参照图2，连接模块还包括时钟管脚连接线131、数据管脚连接线132。时钟管脚连接线131、数据管脚连接线132均为高速信号线。时钟管脚连接线 131包括第一时钟管脚连接线1311、第二时钟管脚连接线1312。时钟管脚连接线131的线长为设定值，该第一设定值为100mm-305mm。由于摄像头接口电路 10为集成电路，时钟管脚连接线131的线长为100mm-305mm可便于摄像头接口电路10的集成。数据管脚连接线132包括第一数据管脚连接线1321、第二数据管脚连接线1322、第三数据管脚连接线1323、第四数据管脚连接线1324、第五数据管脚连接线1325、第六数据管脚连接线1326、第七数据管脚连接线 1327、第八数据管脚连接线1328。数据管脚连接线132的线长也为第一设定值，该第一设定值为100mm-305mm。由于摄像头接口电路10为集成电路，数据管脚连接线132的线长为100mm-305mm可便于摄像头接口电路10的集成。

请参照图2，摄像头接口时钟管脚RCN_A通过时第一时钟管脚连接线1311 与第一时钟管脚12111连接，摄像头接口时钟管脚RCP_A通过第二时钟管脚连接线1312与第二时钟管脚12112连接。摄像头接口数据管脚RDP3_A通过第一数据管脚连接线1321与第一数据管脚12121连接，摄像头接口数据管脚RDN_A 通过第二数据管脚连接线1322与第二数据管脚12122连接。摄像头接口数据管脚RDP2_A通过第三数据管脚连接线1323与第三数据管脚12123连接，摄像头接口数据管脚RDN2_A通过第四数据管脚连接线1324与第四数据管脚12124连接。摄像头接口数据管脚RDP1_A通过第五数据管脚连接线1325与第五数据管脚12125连接，摄像头接口数据管脚RDN1_A通过数据管脚连接线1326与第六数据管脚12126连接。摄像头接口数据管脚RDP0_A通过第七数据管脚连接线 1327与第七数据管脚12127连接，摄像头接口数据管脚RDN0_A通过第八数据管脚连接线1328与第八数据管脚12128连接。

请参照图2，时钟管脚连接线131和数据管脚连接线132均为差分信号线。差分信号线可用于降低噪声干扰信号的影响。差分信号线为两根信号线，在这两根信号线上都传输差分信号，并且这两个差分信号的振幅相同和相位相反。差分信号在接收端是靠差分放大器来检测的，差分放大器只对两路输入信号之间的差值起放大作用。噪声干扰信号往往为共模信号，共模信号是作用于差分信号线上的一对大小相等极性也相同的信号。在信号传输过程中，噪声干扰信号会等值、同时地被加载到差分信号线上，因此噪声干扰信号差值为零，噪声干扰信号对数据信号的逻辑意义不产生影响。差分信号线可用于降低噪声干扰信号的影响。而且，差分信号线靠得比较近且信号幅值相等，差分信号线与地线之间耦合电磁场的幅值也相等。因为差分信号线上的信号极性相反，其电磁场将相互抵消，所以差分信号线还能有效抑制电磁干扰。

请参照图2，不同的时钟管脚连接线131之间的间距为1.45-1.55倍的时钟管脚连接线131的线宽。由于不同时钟管脚连接线131之间的互感和互容可引起线上的噪声，不同的时钟管脚连接线131之间设定间距可降低噪声干扰，防止不同时钟管脚连接线131之间的串扰。不同的数据管脚连接线132之间的间距为1.45-1.55倍的数据管脚连接线132的线宽。由于不同数据管脚连接线 132之间的互感和互容可引起线上的噪声，不同的数据管脚连接线132之间设定间距可降低噪声干扰，防止不同数据管脚连接线132之间的串扰。

请参照图2，至少两条数据管脚连接线132构成同一视频组件的数据管脚连接线132。优选的，第一数据管脚连接线1321与第二数据管脚连接线1322 为同一视频组件的数据管脚连接线132。第三数据管脚连接线1323与第四数据管脚连接线1324为同一视频组件的数据管脚连接线132。第五数据管脚连接线1325与第六数据管脚连接线1326为同一视频组件的数据管脚连接线132。第七数据管脚连接线1327与第八数据管脚连接线1328为同一视频组件的数据管脚连接线132。同一视频组件的数据管脚连接线132的长度差为第二设定值，该第二设定值为0-1.5mm。由于数据管脚连接线132传输同一视频组件的数据，同一视频组件数据的传输速度一致可减少同一组件数据之间的误差。因此同一视频组件的数据管脚连接线132的长度差为0-1.5mm。不同视频组件之间的数据管脚连接线132的长度差为第三设定值，该第三设定值为0-3.3mm。由于第三设定值为0-3.3mm，不同视频组件的数据管脚连接线132的传输速度一致，有效提高数据管脚连接线132的传输效率。

请参照图2，时钟管脚连接线1321为具有特性阻抗的高速信号线，时钟管脚连接线131的特性阻抗均为95omh-105ohm。控制时钟管脚连接线131的特性阻抗可有效减少时钟信号的反射，减少传输时钟信号的失真。数据管脚连接线 132为具有特性阻抗的高速信号线，数据管脚连接线132的特性阻抗均为 95omh-105ohm。控制数据管脚连接线132的特性阻抗可有效减少数据信号的反射，减少传输数据信号的失真。

请参照图2，供电模块14连接数据处理模块12，供电模块14用于提供数据处理模块12的工作电压。供电模块14与接地端之间连接有第一旁路电容和第二旁路电容。第一旁路电容的容抗为4.65μF-4.75μF，第二旁路电容的容抗为99.5NF-100.5NF。第一旁路电容包括第一旁路电容C27、第一旁路电容C15、第一旁路电容C14、第一旁路电容C22。第二旁路电容包括第二旁路电容C26、第二旁路电容C25、第二旁路电容C24、第二旁路电容C23。

请参照图2，第一旁路电容C27与第二旁路电容C26并联连接，第一旁路电容C15与第二旁路电容C25并联连接。第一旁路电容C14与第二旁路电容C24 并联连接，第一旁路电容C22与第二旁路电容C23并联连接。由于供电模块输出的电流中存在高频杂波，第一旁路电容和第二旁路电容可将高频杂波滤除。

本实用新型的工作原理为：本实用新型工作时，供电模块14提供数据处理模块12的工作电压。由于供电模块14输出电流带有高频杂波，所以供电模块 14与接地端之间连接有第一旁路电容，供电模块与接地端之间连接有第二旁路电容。第一旁路电容与第二旁路电容并联连接，第一旁路电容的容抗为4.65μ F-4.75μF，第二旁路电容的容抗为99.5NF-100.5NF。

同时，数据输入模块11的摄像头接口111输入摄像头记录的数据，数据信号流过连接模块13。连接模块13的时钟管脚连接线131和数据管脚连接线132 上存在噪声干扰信号。为了降低噪声干扰信号的影响，时钟管脚连接线131、数据管脚连接线132均设置为差分信号线。至少两条数据管脚连接线132构成同一视频组件的数据管脚连接线132。同一视频组件的数据管脚连接线132的长度差为第二设定值，第二设定值为0-1.5mm。不同视频组件之间的数据管脚连接线132的长度差为第三设定值，第三设定值为0-3.3mm。由于时钟管脚连接线131、数据管脚连接线132均为具有特性阻抗的高速信号线。时钟管脚连接线131、数据管脚连接线132的线长为第一设定值，第一设定值为100-305mm。为了控制时钟管脚连接线131、数据管脚连接线132的特性阻抗，时钟管脚连接线131、数据管脚连接线132的特性阻抗均为95omh-105ohm。为了防止不同时钟管脚连接线131之间的串扰，不同的时钟管脚连接线131之间的间距为 1.45-1.55倍的时钟管脚连接线131的线宽。为了防止不同数据管132连接线之间的串扰，不同的数据管脚连接线132之间的间距为1.45-1.55倍的数据管脚连接线132的线宽。

然后，数据处理模块12的数据处理芯片121接收摄像头记录的数据信号。数据处理芯片121把数据信号从模拟信号转化为数字信号，数据处理芯片121 将该数字信号输出于驱动电路板15。驱动电路板15可通过该数字信号获取摄像头记录的视频信息。

本实用新型还提供一种驱动电路板15，该驱动电路板15包括上述的摄像头接口电路10，该驱动电路板15中的摄像头接口电路10的具体工作原理如上述摄像头接口电路10的具体实施例所述，具体请参见上述摄像头接口电路10 的具体实施例中的描述。

本实用新型相较于现有技术，其有益效果为：本实用新型摄像头接口电路 10设置有时钟管脚连接线131和数据管脚连接线132。时钟管脚连接线131、数据管脚连接线132均为具有特性阻抗的高速信号线且为差分信号线，时钟管脚连接线131、数据管脚连接线132的线长为第一设定值，至少两条数据管脚连接线132构成同一视频组件的数据管脚连接线132，同一视频组件的数据管脚连接线132的长度差为第二设定值，不同视频组件之间的数据管脚连接线132 的长度差为第三设定值。噪声干扰信号会等值、同时地加载到差分信号线上，因此噪声干扰信号差值为零，噪声干扰信号对数据信号的逻辑意义不产生影响。差分信号线可用于降低噪声干扰信号的影响。

而且，差分信号线靠得比较近且信号幅值相等，差分信号线与地线之间耦合电磁场的幅值也相等。因为差分信号线上的信号极性相反，其电磁场将相互抵消，所以差分信号线还能有效抑制电磁干扰。

综上所述，虽然本实用新型已以优选实施例揭露如上，但上述优选实施例并非用以限制本实用新型，本领域的普通技术人员，在不脱离本实用新型的精神和范围内，均可作各种更动与润饰，因此本实用新型的保护范围以权利要求界定的范围为准。

Claims (10)

1.摄像头接口电路，其特征在于，其包括，

数据输入模块，输入摄像头记录的数据；其包括摄像头接口，所述摄像头接口包括摄像头接口时钟管脚、摄像头接口数据管脚；

数据处理模块，接收所述摄像头记录的数据，用于摄像头记录数据的模拟信号转化为数字信号输出于驱动电路板，其包括数据处理芯片，所述数据处理芯片包括时钟管脚、数据管脚；

连接模块，其一端连接所述数据输入模块，另一端连接数据处理模块，其包括时钟管脚连接线、数据管脚连接线，所述摄像头接口时钟管脚通过所述时钟管脚连接线与所述时钟管脚连接；所述摄像头接口数据管脚通过所述数据管脚连接线与所述数据管脚连接；

供电模块，其连接所述数据处理模块，用于提供所述数据处理模块的工作电压；

其中，所述时钟管脚连接线、所述数据管脚连接线均为具有特性阻抗的高速信号线且为差分信号线，用于降低噪声干扰信号的影响，所述时钟管脚连接线、所述数据管脚连接线的线长为第一设定值，至少两条所述数据管脚连接线构成同一视频组件的数据管脚连接线，同一视频组件的所述数据管脚连接线的长度差为第二设定值，不同视频组件之间的所述数据管脚连接线的长度差为第三设定值。

2.根据权利要求1所述的摄像头接口电路，其特征在于，所述数据处理芯片包括接地管脚、电源管脚、复位管脚、关机管脚；所述接地管脚接地，所述电源管脚连接供电模块；

所述摄像头接口还包括摄像头接口复位管脚、摄像头关机管脚；

所述连接模块包括复位管脚连接线、关机管脚连接线；

所述摄像头接口复位管脚通过所述复位管脚连接线与所述复位管脚连接；所述摄像头关机管脚通过所述关机管脚连接线与所述关机管脚连接。

3.根据权利要求1所述的摄像头接口电路，其特征在于，所述时钟管脚连接线、所述数据管脚连接线的特性阻抗均为95omh-105ohm，用于控制高速信号线的特性阻抗。

4.根据权利要求1所述的摄像头接口电路，其特征在于，所述时钟管脚连接线、所述数据管脚连接线的线长的第一设定值为100mm-305mm。

5.根据权利要求1所述的摄像头接口电路，其特征在于，同一视频组件的所述数据管脚连接线长度差的第二设定值为0-1.5mm，不同视频组件之间的所述数据管脚连接线长度差的第三设定值为0-3.3mm。

6.根据权利要求1所述的摄像头接口电路，其特征在于，所述供电模块与接地端之间连接有第一旁路电容和第二旁路电容，所述第一旁路电容与所述第二旁路电容并联连接，用于滤除杂波。

7.根据权利要求1所述的摄像头接口电路，其特征在于，不同的所述数据管脚连接线之间的间距为1.45-1.55倍的所述数据管脚连接线的线宽。

8.根据权利要求6所述的摄像头接口电路，其特征在于，所述第一旁路电容的容抗为4.65μF-4.75μF，所述第二旁路电容的容抗为99.5NF-100.5NF。

9.根据权利要求1所述的摄像头接口电路，其特征在于，不同的所述时钟管脚连接线之间的间距为1.45-1.55倍的所述时钟管脚连接线的线宽。

10.一种驱动电路板，其特征在于，包括权利要求1-9中任一的摄像头接口电路。

Images