CN110495087A - 半导体模块以及电力变换装置 - Google Patents

半导体模块以及电力变换装置 Download PDF

Info

Publication number
CN110495087A
CN110495087A CN201880024461.9A CN201880024461A CN110495087A CN 110495087 A CN110495087 A CN 110495087A CN 201880024461 A CN201880024461 A CN 201880024461A CN 110495087 A CN110495087 A CN 110495087A
Authority
CN
China
Prior art keywords
emitter
thyristor
electrode
current
close
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880024461.9A
Other languages
English (en)
Other versions
CN110495087B (zh
Inventor
森崎翔太
玉田美子
中岛纯一
大宅大介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Corp
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Corp filed Critical Mitsubishi Corp
Publication of CN110495087A publication Critical patent/CN110495087A/zh
Application granted granted Critical
Publication of CN110495087B publication Critical patent/CN110495087B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/10—Organic photovoltaic [PV] modules; Arrays of single organic PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/50—Photovoltaic [PV] devices
    • H10K30/57—Photovoltaic [PV] devices comprising multiple junctions, e.g. tandem PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)
  • Thyristors (AREA)

Abstract

在将半导体开关元件(2b)的发射极和负极电极(12)连接的发射极布线、与将半导体开关元件(2a)的发射极和负极电极(12)连接的发射极布线之间，长度和宽度的一方或者两方不同。在开关时，以降低起因于这样的不同而产生的半导体开关元件(2b)的发射极电位与半导体开关元件(2a)的发射极电位之差的方式，由流经正极电极(10)的电流以及流经负极电极(12)的电流中的至少一方在栅极控制线(61a)、(61b)、或者栅极图案(6a)、(6b)、或者发射极线(41a)、(41b)产生感应电动势。

Description

半导体模块以及电力变换装置
技术领域
本发明涉及半导体模块以及电力变换装置，特别涉及具有半导体开关元件的半导体模块以及具备这样的半导体模块的电力变换装置。
背景技术
在并联地连接多个半导体开关元件的情况下，在多个半导体开关元件间，从作为与外部电极的接触面的电极端子起的发射极布线距离不同。其结果，在发射极布线所引起的寄生电感中产生差异，存在损害半导体元件的可靠性这样的问题。
另外，当由主电流在各半导体开关元件的栅极－发射极间产生感应电动势时，在各半导体开关元件间在栅极－发射极间电压中产生差。其结果，在各半导体开关元件中流过的电流变得不均匀，存在半导体模块的可靠性下降这样的问题。
作为用于避开这些问题的手段，例如，在专利文献1中，配置成在半导体开关元件间使发射极布线长度一致，并且使基于由主电流在各半导体开关元件的栅极控制布线中产生的感应电动势的电压与基于在发射极布线中产生的感应电动势的电压相同。
现有技术文献
专利文献
专利文献1：日本特开2010-027710号公报
发明内容
专利文献1所记载的构造在使发射极布线长度在半导体开关元件间一致的结构中是有效的。
然而，在电力用半导体模块中，为了对大电流进行开关，需要通过与其电流的大小对应地并联连接多个半导体元件来构成电路。在并联连接多个半导体开关元件的情况下，并联数越多，从作为与外部电极的接触面的电极端子起的布线距离越不同。其结果，在多个半导体开关元件间产生寄生电感的差异，引起电力用半导体模块的可靠性的不良状况。
因此，本发明的目的在于提供通过降低多个半导体开关元件间的寄生电感的差异的影响从而具有高的可靠性的半导体模块以及电力变换装置。
为了解决上述课题，本发明具备：正极电极；负极电极；第1半导体开关元件以及第2半导体开关元件，设置于绝缘板上，该第1半导体开关元件以及第2半导体开关元件并联连接后连接于正极电极与负极电极之间；栅极控制电极，控制第1半导体开关元件的栅极以及第2半导体开关元件的栅极；栅极图案，与栅极控制电极连接；第1栅极控制线，连接第1半导体开关元件的栅极和栅极图案；第2栅极控制线，连接第2半导体开关元件的栅极和栅极图案；发射极图案，与负极电极连接；第1发射极线，连接第1半导体开关元件的发射极和发射极图案；以及第2发射极线，连接第2半导体开关元件的发射极和发射极图案。在将第1半导体开关元件的发射极和负极电极连接的第1发射极布线与将第2半导体开关元件的发射极和负极电极连接的第2发射极布线之间，长度和宽度的一方或者两方不同。在开关时，以降低起因于不同而产生的第1半导体开关元件的发射极电位与第2半导体开关元件的发射极电位之差的方式，由流经正极电极的电流以及流经负极电极的电流中的至少一方在第1栅极控制线和第2栅极控制线、或者栅极图案、或者第1发射极线和第2发射极线产生感应电动势。
根据本发明，在并联连接的两个半导体开关元件的栅极控制线、或者发射极线产生感应电动势，降低基于两个半导体开关元件间的寄生电感的栅极－发射极电压之差，从而能够提高半导体模块以及电力变换装置的可靠性。
附图说明
图1是示出实施方式1的半导体模块的内部布线构造的立体图。
图2是除掉电极部后的实施方式1的半导体模块的俯视图。
图3是包括电极部的实施方式1的半导体模块的俯视图。
图4是实施方式1的半导体模块的主要的结构的电路图。
图5是表示在实施方式1的半导体模块中在半导体开关元件间在发射极侧电感中产生差的部位的图。
图6是表示半导体模块的电流路径的图。
图7是表示实施方式1的负极电极所包含的接近电极部分的主电流的电流路径的图。
图8是表示实施方式1的负极电极的主电流的电流路径的图。
图9是表示实施方式1的负极电极的主电流的电流路径的图。
图10是表示实施方式1的两个半导体开关元件的电位的图。
图11是表示实施方式2的负极电极所包含的接近电极部分的主电流的电流路径的图。
图12是表示实施方式2的两个半导体开关元件的电位的图。
图13是示出实施方式3的半导体模块的内部布线构造的立体图。
图14是除掉电极部后的实施方式3的半导体模块的俯视图。
图15是表示在实施方式3的半导体模块中在半导体开关元件间在发射极侧电感中产生差的部位的图。
图16是表示实施方式3的正极电极所包含的接近电极部分的主电流的电流路径的图。
图17是表示实施方式3的正极电极的主电流的电流路径的图。
图18是表示实施方式3的正极电极的主电流的电流路径的图。
图19是表示实施方式3的两个半导体开关元件的电位的图。
图20是示出实施方式4的半导体模块的内部布线构造的立体图。
图21是除掉电极部后的实施方式4的半导体模块的俯视图。
图22是实施方式4的半导体模块的主要的结构的电路图。
图23是表示在实施方式4的半导体模块中在半导体开关元件间在发射极侧电感中产生差的部位的图。
图24是表示实施方式4的正极电极所包含的接近电极部分的主电流的电流路径的图。
图25是表示实施方式4的两个正极电极的主电流的电流路径的图。
图26是表示实施方式4的两个正极电极的主电流的电流路径的图。
图27是表示实施方式4的两个半导体开关元件的电位的图。
图28是示出实施方式5的半导体模块的内部布线构造的立体图。
图29是除掉电极部后的实施方式5的半导体模块的俯视图。
图30是表示在实施方式5的半导体模块中在半导体开关元件间在发射极侧电感中产生差的部位的图。
图31是表示实施方式5的正极电极所包含的接近电极部分的主电流的电流路径的图。
图32是示出实施方式6的半导体模块的内部布线构造的立体图。
图33是除掉电极部后的实施方式6的半导体模块的俯视图。
图34是表示在实施方式6的半导体模块中在半导体开关元件间在发射极侧电感中产生差的部位的图。
图35是表示实施方式6的正极电极所包含的接近电极部分的主电流的电流路径的图。
图36是表示实施方式6的两个半导体开关元件的电位的图。
图37是示出实施方式7的半导体模块的内部布线构造的立体图。
图38是除掉电极部后的实施方式7的半导体模块的俯视图。
图39是表示在实施方式7的半导体模块中在半导体开关元件间在发射极侧电感中产生差的部位的图。
图40是表示实施方式7的正极电极所包含的接近电极部分的主电流的电流路径的图。
图41是表示实施方式7的两个半导体开关元件的电位的图。
图42是示出实施方式8的半导体模块的内部布线构造的立体图。
图43是除掉电极部后的实施方式8的半导体模块的俯视图。
图44是实施方式8的半导体模块的主要的结构的电路图。
图45是表示在实施方式8的半导体模块中在半导体开关元件间在发射极侧电感中产生差的部位的图。
图46是表示实施方式8的正极电极所包含的接近电极部分的主电流的电流路径的图。
图47是表示实施方式8的两个正极电极的主电流的电流路径的图。
图48是表示实施方式8的两个正极电极的主电流的电流路径的图。
图49是表示实施方式8的两个半导体开关元件的电位的图。
图50是示出应用了实施方式9的电力变换装置的电力变换系统的结构的框图。
(附图标记说明)
2a、2b、2c、2d：半导体开关元件；3a、3b：集电极图案；4a、4b、9a、9b：发射极图案；5a、5b：绝缘板；6：栅极图案；7：发射极控制图案；10、10a、10b：正极电极；11a、11b：正极电极接合部；12、12a、12b：负极电极；41a、41b、41c、41d：发射极线；61a、61b、61c、61d：栅极控制线；60：栅极控制电极；63：输出电极；65a、65b：负极电极接合部；69：基板；70：发射极控制电极；71a、71b、71c、71d：发射极控制线；81：发射极控制电极；82：栅极控制电极；100：电源；200：电力变换装置；201：主变换电路；101～108、202：半导体模块；203：控制电路；300：负载；Da、Db、Dc、Dd：二极管。
具体实施方式
以下，使用附图，说明本发明的实施方式。
实施方式1.
图1是示出实施方式1的半导体模块101的内部布线构造的立体图。图2是除掉电极部后的实施方式1的半导体模块101的俯视图。图3是包括电极部的实施方式1的半导体模块101的俯视图。图4是实施方式1的半导体模块101的主要的结构的电路图。
参照图4，半导体模块101具备正极电极10、负极电极12以及输出电极63。进而，关于上支路，半导体模块101具备栅极控制电极60、发射极控制电极40、半导体开关元件2a、2b、2c、2d以及二极管Da、Db、Dc、Dd。
半导体开关元件2a、2b、2c、2d并联连接后连接于正极电极10与负极电极12b之间。二极管Da、Db、Dc、Dd与半导体开关元件2a、2b、2c、2d并联地连接。
栅极控制电极60经由栅极控制线61a、61b、61c、61d而与半导体开关元件2a、2b、2c、2d连接。栅极控制电极60控制半导体开关元件2a、2b、2c、2d的栅极。
发射极控制电极40控制半导体开关元件2a、2b、2c、2d的发射极。
进而关于下支路，半导体模块101也具备与上支路同样的结构。在图1中，示出了下支路用的栅极控制电极82、发射极控制电极81。以下，说明上支路的元件。上支路与下支路的结构相同，所以不重复下支路的结构的说明。
在图1中，示出了基板69、正极电极10、负极电极12、绝缘板5a、5b、输出电极63、上支路的栅极控制电极60以及发射极控制电极40、以及下支路的栅极控制电极82以及发射极控制电极81的3维的配置。
在图2中，将基板69的长边方向设为x轴方向，将基板69的短边方向设为y轴。在配置于绝缘板5a的集电极图案3a上配置包括IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)芯片等的半导体开关元件2a、2b。在配置于绝缘板5b的集电极图案3b上配置半导体开关元件2c、2d。半导体开关元件2a、2b的集电极与集电极图案3a利用焊料等连接。半导体开关元件2c、2d的集电极与集电极图案3b利用焊料等连接。集电极图案3a、3b配置于绝缘板5a、5b上。
发射极图案4a、4b与半导体开关元件2a、2b、2c、2d的发射极由发射极线41a、41b、41c、41d连接。发射极图案4a、4b配置于绝缘板5a、5b上。
半导体开关元件2a、2b、2c、2d的发射极布线EMA、EMB、EMC、EMD为将负极电极12与半导体开关元件2a、2b、2c、2d的发射极连接的布线。发射极线41a、41b、41c、41d包含于发射极布线EMA、EMA、EMC、EMD。
正极电极10经由正极电极接合部11a、11b而与集电极图案3a、3b连接。
负极电极12经由负极电极接合部65a、65b连接于反支路(下支路)的半导体开关元件的发射极图案9a、9b。
参照图1，将与基板69、绝缘板5a、绝缘板5b垂直且配置有绝缘板5a、5b的方向设为铅垂方向(z轴方向)。
在从铅垂方向观察时，正极电极10的构成部分之中的与绝缘板5a、5b平行的部分(部分10H)、和负极电极12的构成部分之中的与绝缘板5a、5b平行的部分(部分12H)重叠地配置。配置有部分12H的层处于比配置有部分10H的层更下方。因而，部分12H配置于比部分10H更接近绝缘板5a、5b的位置。在实施方式1中，将部分12H称为接近电极部分。
参照图2，用于控制半导体开关元件2a、2b、2c、2d的栅极控制电极60与栅极图案6连接。栅极图案6与半导体开关元件2a、2b、2c、2d的各栅极由栅极控制线61a、61b、61c、61d连接。
进而，用于控制半导体开关元件2a、2b、2c、2d的发射极控制电极40连接于发射极图案4a上。
半导体开关元件2a、2b、2c、2d被配置成x轴方向的位置一致。
使用图5、图6、图7，说明实施方式1所示的半导体模块101的接通时的动作。特别是，绝缘板5a、5b上的主电路图案以及正极电极10与负极电极12的重叠部分以对称线O大致线对称，所以着眼于半导体开关元件2a、2b而进行说明。
在实施方式1中，有时在将负极电极12和半导体开关元件2a的发射极连接的发射极布线EMA与将负极电极12和半导体开关元件2b的发射极连接的发射极布线EMB之间，布线长度、布线宽度或者布线长度以及布线宽度这两方不同。在这样的情况下，有时在半导体开关元件2a、2b间，在发射极布线EMA、EMB上的寄生电感、即发射极侧电感中产生差异。
如图5所示，在从半导体开关元件2b的发射极至负极电极12为止的路径与从半导体开关元件2a的发射极至负极电极12为止的路径之间，在粗箭头部产生路径长度差。因而，半导体开关元件2b的发射极侧电感比半导体开关元件2a的发射极侧电感大。即，当将半导体开关元件2a的发射极侧电感设为La、将半导体开关元件2b的发射极侧电感设为Lb时，La<Lb。
此时，当接通半导体模块101时，脉冲状的电压被同时施加到半导体开关元件2a～2d的栅极。此时，从正极电极10流到负极电极12的电流i(以下，还称为主电流)时间性地变化。也就是说，产生电流变化di/dt。图6是表示半导体模块101的电流路径的图。在图6中，粗线表示主电流i的电流路径LX1。在虚线部分也流过主电流i，但在本实施方式的结构中，设为微小到能够忽略。
当产生电流变化di/dt时，由于半导体开关元件2a的发射极侧电感La和电流变化di/dt而在半导体开关元件2a的发射极布线EMA中产生感应电动势Va＝La×di/dt。另外，由于半导体开关元件2b的发射极侧电感Lb和电流变化di/dt而在半导体开关元件2b的发射极布线EMB中产生感应电动势Vb＝Lb×di/dt。由于存在La<Lb的关系，所以Va<Vb。即，当将半导体开关元件2a的发射极电位设为Vea、将半导体开关元件2b的发射极电位设为Veb时，由于在半导体开关元件2a、2b的发射极布线EMA、EMB上产生的感应电动势的不同，Vea比Veb低，成为Vea<Veb。当在两个半导体开关元件2a、2b间在发射极电位中产生差时，在两个半导体开关元件2a、2b的栅极－发射极间电压之间产生差异，所以在并联连接的半导体开关元件2a、2b中流过的电流变得不均匀。
考虑以上的点，在实施方式1中，如图7所示，将半导体开关元件2a、2b的栅极控制线61a、61b配置成与负极电极12所包含的接近电极部分12H的主电流的电流路径Y平行。接近电极部分12H的主电流的电流路径的电流的朝向(x轴的负方向)与流经栅极控制线61a以及栅极控制线61b的电流的朝向(x轴的正方向)为相反方向。
进而，在将从负极电极12所包含的接近电极部分12H的主电流的电流路径Y至半导体开关元件2a的栅极控制线61a为止的距离设为Aa，将从负极电极12所包含的接近电极部分12H的主电流的电流路径Y至半导体开关元件2b的栅极控制线61b为止的距离设为Ab的情况下，配置成Aa>Ab。
图8以及图9是表示实施方式1的负极电极12的主电流的电流路径的图。
在图8以及图9中，如粗线所示，负极电极12的主电流的电流路径为从负极电极接合部65a、65b至负极电极12的端子91为止的路径。负极电极12所包含的接近电极部分12H为相对于对称线O对称的构造。因此，在作为接近电极部分12H的中心线的对称线O处，电流密度最高。将在负极电极12的接近电极部分12H处电流密度最高的部位作为接近电极部分12H的主电流的电流路径Y。
通过这样配置半导体开关元件2a、2b的栅极控制线61a、61b，从而当因在负极电极12的接近电极部分12H的电流路径Y流通的主电流的时间变化而磁通与栅极控制线61、61b交链时，在半导体开关元件2a的栅极控制线61a中产生感应电动势Ga，在半导体开关元件2b的栅极控制线61b中产生感应电动势Gb。此时的感应电动势Ga、Gb以使半导体开关元件2a、2b的栅极的电位比栅极图案6高的方式产生。另外，从在接近电极部分12H的电流路径Y流通的主电流至半导体开关元件2a、2b的栅极控制线61a、61b为止的距离越近，此时产生的感应电动势越大。因而，关于在与半导体开关元件2a、2b连接的栅极控制线61a、61b上产生的感应电动势，Ga<Gb。
将半导体开关元件2a、2b的栅极控制线61a、61b连接的栅极图案6与负极电极12的接近电极部分12H的主电流的电流路径Y正交，所以在栅极图案6上不产生感应电动势。因此，在栅极图案6上为大致相同的电位。因而，半导体开关元件2a的栅极电位Vga比半导体开关元件2b的栅极电位Vgb低，成为Vga<Vgb。
因而，如图10所示，以降低因半导体开关元件2a、2b间的发射极侧电感差而产生的栅极－发射极间电压之差(Veb－Vea)的方式，在半导体开关元件2a、2b的栅极控制线61a、61b所产生的感应电动势中产生差(Vgb－Vga)。其结果，半导体开关元件2a、2b的栅极－发射极间电压之差(Veb－Vea)变小，在半导体开关元件2a和2b中流过的电流均匀化。
在上述中，考虑负极电极12的接近电极部分12H的主电流的电流路径Y的影响，而未考虑正极电极10的主电流的电流路径的影响是因为在铅垂方向的上方层叠的电极的从栅极控制线起的距离比在下方层叠的电极远。即，是因为由在上方层叠的电极向栅极控制线产生的感应电动势比由在下方层叠的电极在栅极控制线中产生的感生电动势微小。
如上那样，根据本实施方式，能够提供使在各半导体开关元件中流过的电流成为相同、寿命长且可靠性高的半导体模块，并且不会流过多余的电流，所以能够削减能耗量。
另外，通过使各半导体开关元件的放热变均匀，能够避免只有特定的半导体开关元件大量地放热，所以冷却构造小也可以，能够减轻重量，并且装置整体小也可以，所以包装也是小也可以。另外装置自身小，所以在废弃时垃圾也少，因而对环境也有利。
实施方式2.
实施方式2的半导体模块102具备与实施方式1的半导体模块101大致同样的结构。
在实施方式2中，也与实施方式1同样地，半导体开关元件2a的发射极侧电感比半导体开关元件2b的发射极侧电感小。即，当将半导体开关元件2a的发射极侧电感设为La、将半导体开关元件2b的发射极侧电感设为Lb时，La<Lb。此时，与实施方式1同样地，当接通半导体模块而主电路电流随时间而变化时，半导体开关元件2a的栅极－发射极间电压Vea比半导体开关元件2b的栅极－发射极间电压Veb低，成为Vea<Veb。
在实施方式1中，将半导体开关元件2a、2b的栅极控制线61a、61b配置成与负极电极12的接近电极部分12H的主电流的电流路径Y平行，且从接近电极部分12H的主电流的电流路径Y至半导体开关元件2a的栅极控制线61a为止的距离比从接近电极部分12H的主电流的电流路径Y至半导体开关元件2b的栅极控制线61b为止的距离短。
相对于此，在实施方式2中，如图11所示，将半导体开关元件2a、2b的发射极线41a、41b配置成与接近电极部分12H的主电流的电流路径Y平行。接近电极部分12H的电流路径Y的主电流的朝向(x轴的负方向)与流经发射极线41a以及发射极线41b的电流的朝向(x轴的正方向)为相反方向。进而，配置成在将从接近电极部分12H的主电流的电流路径Y至半导体开关元件2a的发射极线41a为止的距离设为Ba、将从接近电极部分12H的主电流的电流路径Y至半导体开关元件2b的发射极线41b为止的距离设为Bb的情况下，Ba>Bb。
通过这样配置半导体开关元件2a、2b的发射极线41a、41b，从而当因在接近电极部分12H的电流路径Y流通的主电流的时间变化而磁通与发射极线41a、41b交链时，在半导体开关元件2a的发射极线41a中产生感应电动势Ea，在半导体开关元件2b的发射极线41b中产生感应电动势Eb。此时的感应电动势Ea、Eb以使发射极图案4a的电位比半导体开关元件2a、2b的发射极高的方式产生。从在接近电极部分12H的电流路径Y流通的主电流至半导体开关元件2a、2b的发射极线41a、41b为止的距离越近，此时产生的感应电动势越大。因而，关于在半导体开关元件2a、2b的发射极线41a、41b上产生的感应电动势Ea、Eb，Ea<Eb。
因而，如图12所示，以降低因半导体开关元件2a、2b间的发射极侧电感差而产生的栅极－发射极间电压之差(Veb－Vea)的方式，在半导体开关元件2a、2b的发射极线41a、41b所产生的感应电动势中产生差(Eb－Ea)。其结果，半导体开关元件2a、2b的栅极－发射极间电压之差(Veb－Vea)变小，在半导体开关元件2a和2b中流过的电流均匀化。
另外，半导体开关元件2b、2c的发射极线41b、41c所产生的电流变化di/dt与负极电极12所产生的电流变化di/dt平行且为相反方向，所以发生磁通的抵消，电感降低。
如上那样，根据本实施方式，能够提供使在各半导体开关元件中流过的电流成为相同、寿命长且可靠性高的半导体模块，并且能够降低半导体模块的内部电感。
实施方式3.
图13是示出实施方式3的半导体模块103的内部布线构造的立体图。图14是除掉电极部后的实施方式3的半导体模块103的俯视图。
实施方式3的半导体模块103在还包括发射极控制图案以及发射极控制线这点上与实施方式1的半导体模块101不同。即，用于控制半导体开关元件2a、2b、2c、2d的发射极控制电极40与发射极控制图案7连接。发射极控制图案7与半导体开关元件2a、2b、2c、2d的发射极由发射极控制线71a、71b、71c、71d连接。
实施方式3的半导体模块103在正极电极10与负极电极12的形状不同这点上与实施方式1的半导体模块101不同。
在从铅垂方向观察时，正极电极10的构成部分之中的与绝缘板5a、5b平行的部分(部分10H)和负极电极12的构成部分之中的与绝缘板5a、5b平行的部分(部分12H)重叠地配置。配置有部分12H的层处于比配置有部分10H的层更上方。因而，部分10H配置于比部分12H接近绝缘板5a、5b的位置。在实施方式3中，将部分10H称为接近电极部分。
图13的其它结构与图1的情况相同，所以对相同或者相当的部分附加相同的参照附图标记，不重复说明。
使用图15，说明实施方式3所示的半导体模块103的接通时的动作。与实施方式1同样地，着眼于半导体开关元件2a、2b而进行说明。
在实施方式3中，也与实施方式1同样地，半导体开关元件2a的发射极侧电感比半导体开关元件2b的发射极侧电感小。即，当将半导体开关元件2a的发射极侧电感设为La、将半导体开关元件2b的发射极侧电感设为Lb时，La<Lb。此时，与实施方式1同样地，当接通半导体模块而主电路电流随时间而变化时，半导体开关元件2a的栅极－发射极间电压Vea比半导体开关元件2b的栅极－发射极间电压Veb低，成为Vea<Veb。
考虑以上的点，在实施方式3中，如图16所示，将半导体开关元件2a、2b的发射极控制线71a、71b配置成与正极电极10的接近电极部分10H的主电流的电流路径X平行。接近电极部分10H的电流路径X的主电流的朝向(x轴的正方向)与流经发射极控制线71a以及发射极控制线71b的电流的朝向(x轴的正方向)为相反方向。
进而，在将从正极电极10的接近电极部分10H的主电流的电流路径X至半导体开关元件2a的发射极控制线71a为止的距离设为Ca、将从正极电极10的接近电极部分10H的主电流的电流路径X至半导体开关元件2b的发射极控制线71b为止的距离设为Cb的情况下，配置成Ca>Cb。
图17以及图18是表示实施方式3的正极电极10的主电流的电流路径的图。
在图17以及图18中，如粗线所示，正极电极10的主电流的电流路径为从正极电极10的端子92至正极电极接合部11a、11b为止的路径。正极电极10所包含的接近电极部分10H为相对于对称线O对称的构造。因此，在作为接近电极部分10H的中心线的对称线O处，电流密度最高。将在正极电极10的接近电极部分10H处电流密度最高的部位设为接近电极部分10H的主电流的电流路径X。
通过这样配置半导体开关元件2a、2b的发射极控制线71a、71b，从而当因在正极电极10的接近电极部分10H的电流路径X流通的主电流的时间变化而磁通与发射极控制线71a、71b交链时，在半导体开关元件2a的发射极控制线71a中产生感应电动势Esa，在半导体开关元件2b的发射极控制线71b中产生感应电动势Esb。此时的感应电动势Esa、Esb以使发射极控制图案7的电位比半导体开关元件2a、2b的发射极高的方式产生。另外，从在接近电极部分10H的电流路径X流通的主电流至半导体开关元件2a、2b的发射极控制线71a、71b为止的距离越近，此时产生的感应电动势越大。因而，关于在与半导体开关元件2a、2b连接的发射极控制线71a、71b上产生的感应电动势，Esa<Esb。
将半导体开关元件2a、2b的发射极控制线71a、71b连接的发射极图案7与接近电极部分10H的电流路径X正交，所以在发射极图案7上不产生感应电动势。因此，在发射极图案7上为大致相同的电位。
因而，如图19所示，以降低因半导体开关元件间的发射极侧电感差而产生的栅极－发射极间电压之差(Veb－Vea)的方式，在半导体开关元件2a、2b的发射极控制线71a、71b所产生的感应电动势中产生差(Esb－Esa)。其结果，半导体开关元件2a、2b的栅极－发射极间电压之差(Veb－Vea)变小，在半导体开关元件2a和2b中流过的电流均匀化。
如上那样，根据本实施方式，在具有发射极控制线的半导体模块中，也能够提供使在各半导体开关元件中流过的电流成为相同、寿命长且可靠性高的半导体模块。
实施方式4.
图20是示出实施方式4的半导体模块104的内部布线构造的立体图。图21是除掉电极部后的实施方式4的半导体模块104的俯视图。图22是实施方式4的半导体模块104的主要的结构的电路图。
参照图22，实施方式4的半导体模块104在包括正极电极10a、10b和负极电极12a、12b这点上与实施方式1的半导体模块101不同。
在正极电极10a与负极电极12a之间，配置并联连接的半导体开关元件2a和半导体开关元件2b。在正极电极10b与负极电极12b之间，配置并联连接的半导体开关元件2c和半导体开关元件2d。
正极电极10a与集电极图案3a连接。正极电极10b与集电极图案3b连接。负极电极12a与反支路的半导体开关元件的发射极图案9a连接。负极电极12b与反支路的半导体开关元件的发射极图案9b连接。通过设置两个正极电极10a、10b以及两个负极电极12a、12b，能够提高电流容量。
如图20所示，在从铅垂方向观察时，正极电极10a的构成部分之中的与绝缘板5a平行的部分(部分10AH)和负极电极12a的构成部分之中的与绝缘板5a平行的部分(部分12AH)重叠地配置。配置有部分10AH的层处于比配置有部分12AH的层更下方。因而，部分10AH配置于比部分12AH接近绝缘板5a的位置。同样地，在从铅垂方向观察时，正极电极10b的构成部分之中的与绝缘板5b平行的部分(部分10BH)和负极电极12b的构成部分之中的与绝缘板5b平行的部分(部分12BH)重叠地配置。配置有部分10BH的层处于比配置有部分12BH的层更下方。因而，部分10BH配置于比部分12BH接近绝缘板5b的位置。在实施方式4中，将部分10AH、部分10BH称为接近电极部分。
图20的其它结构与图1的情况相同，所以对相同或者相当的部分附加相同的参照附图标记，不重复说明。
使用图23，说明实施方式4所示的半导体模块104的接通时的动作。与实施方式1同样地，着眼于半导体开关元件2a、2b而进行说明。
在实施方式4中，也与实施方式1同样地，半导体开关元件2a的发射极侧电感比半导体开关元件2b的发射极侧电感小。即，当将半导体开关元件2a的发射极侧电感设为La、将半导体开关元件2b的发射极侧电感设为Lb时，La<Lb。此时，与实施方式1同样地，当接通半导体模块而主电路电流随时间而变化时，半导体开关元件2a的栅极－发射极间电压Vea比半导体开关元件2b的栅极－发射极间电压Veb低，成为Vea<Veb。
考虑以上的点，在实施方式4中，如图24所示，将半导体开关元件2a、2b的栅极控制线61a、61b配置成与正极电极10a的接近电极部分10AH的主电流的电流路径Xa平行。接近电极部分10AH的电流路径Xa的主电流的朝向(x轴的正方向)与流经栅极控制线61a以及栅极控制线61b的电流的朝向(x轴的正方向)为相同方向。进而，在将从正极电极10a的接近电极部分10AH的主电流的电流路径Xa至半导体开关元件2a的栅极控制线61a为止的距离设为Aa、从正极电极10a的接近电极部分10AH的主电流的电流路径Xa至半导体开关元件2b的栅极控制线61b为止的距离设为Ab的情况下，配置成Aa<Ab。
图25以及图26是表示实施方式4的正极电极10a、10b的主电流的电流路径的图。
在图25以及图26中，如粗线所示，正极电极10a的主电流的电流路径为从正极电极10a的端子92a至正极电极接合部11a为止的路径。正极电极10a所包含的接近电极部分10AH为相对于对称线OA对称的构造。因此，在作为接近电极部分10AH的中心线的对称线OA处，电流密度最高。将在正极电极10a的接近电极部分10AH处电流密度最高的部位作为接近电极部分10AH的主电流的电流路径Xa。正极电极10b的主电流的电流路径为从正极电极10b的端子92b至正极电极接合部11b为止的路径。正极电极10b所包含的接近电极部分10BH为相对于对称线OB对称的构造。因此，在作为接近电极部分10BH的中心线的对称线OB处，电流密度最高。将在正极电极10b的接近电极部分10BH处电流密度最高的部位作为接近电极部分10BH的主电流的电流路径Xb。
通过这样配置半导体开关元件2a、2b的栅极控制线61a、61b，从而当因在正极电极10a的接近电极部分10AH的电流路径Xa流通的主电流的时间变化而磁通与栅极控制线61a、61b交链时，在半导体开关元件2a的栅极控制线61a中产生感应电动势Ga，在半导体开关元件2b的栅极控制线61b中产生感应电动势Gb。此时的感应电动势Ga、Gb以使栅极图案6的电位比半导体开关元件2a、2b的栅极高的方式产生。另外，从在接近电极部分10AH的电流路径Xa流通的主电流至半导体开关元件2a、2b的栅极控制线为止的距离越近，此时产生的感应电动势越大。因而，关于在半导体开关元件2a、2b的栅极控制线61a、61b上产生的感应电动势，Ga>Gb。
将半导体开关元件2a、2b的栅极控制线61a、61b连接的栅极图案6与接近电极部分10AH的电流路径Xa正交，所以在栅极图案6上不产生感应电动势。因此，在栅极图案6上为相同的电位。因而，半导体开关元件2a的栅极电位Vga比半导体开关元件2b的栅极电位Vgb低，成为Vga<Vgb。
因而，如图27所示，以降低因半导体开关元件2a、2b间的发射极侧电感差而产生的栅极－发射极间电压之差(Veb－Vea)的方式，在半导体开关元件2a、2b的栅极控制线61a、61b所产生的感应电动势中产生差(Ga－Gb)。其结果，半导体开关元件2a、2b的栅极－发射极间电压之差(Veb－Vea)变小，在半导体开关元件2a和2b中流过的电流均匀化。
如上那样，根据本实施方式，能够提供使在各半导体开关元件中流过的电流成为相同、寿命长且可靠性高的半导体模块，并且不会流过多余的电流，所以能够削减能耗量。
实施方式5.
图28是示出实施方式5的半导体模块105的内部布线构造的立体图。图29是除掉电极部后的实施方式5的半导体模块105的俯视图。
实施方式5的半导体模块105在还包括发射极控制图案以及发射极控制线这点上与实施方式4的半导体模块104不同。用于控制半导体开关元件2a、2b、2c、2d的发射极控制电极40与发射极控制图案7连接。发射极控制图案7与半导体开关元件2a、2b、2c、2d的发射极由发射极控制线71a、71b、71c、71d连接。图28、图29的其它结构与图20、图21的情况相同，所以对相同或者相当的部分附加相同的参照附图标记，不重复说明。
使用图30，说明实施方式5所示的半导体模块105的接通时的动作。与实施方式1同样地，着眼于半导体开关元件2a、2b而进行说明。
在实施方式5中，也与实施方式1同样地，半导体开关元件2a的发射极侧电感比半导体开关元件2b的发射极侧电感小。即，当将半导体开关元件2a的发射极侧电感设为La、将半导体开关元件2b的发射极侧电感设为Lb时，La<Lb。此时，与实施方式1同样地，当接通半导体模块而主电路电流随时间而变化时，半导体开关元件2a的栅极－发射极间电压Vea比半导体开关元件2b的栅极－发射极间电压Veb低，成为Vea<Veb。
考虑以上的点，在实施方式5中，如图31所示，将半导体开关元件2a、2b的栅极控制线61a、61b以及发射极控制线71a、71b配置成与正极电极10a的接近电极部分10AH的主电流的电流路径Xa平行。接近电极部分10AH的电流路径Xa的主电流的朝向(x轴的正方向)与流经栅极控制线61a、61b的电流的朝向(x轴的正方向)为相同方向。另外，接近电极部分10AH的电流路径Xa的主电流的朝向(x轴的正方向)与流经发射极控制线71a、71b的电流的朝向(x轴的正方向)为相反方向。
进而，将从正极电极10a的接近电极部分10AH的主电流的电流路径Xa至半导体开关元件2a的栅极控制线61a为止的距离设为Aa，将从正极电极10a的接近电极部分10AH的主电流的电流路径Xa至半导体开关元件2a的发射极控制线71a为止的距离设为Ca，将从正极电极10a的接近电极部分10AH的主电流的电流路径Xa至半导体开关元件2b的栅极控制线61b为止的距离设为Ab，将从正极电极10a的接近电极部分10AH的主电流的电流路径Xa至半导体开关元件2a的发射极控制线71b为止的距离设为Cb。在此，配置成Aa<Ab。
通过这样配置半导体开关元件2a、2b的栅极控制线61a、61b以及发射极控制线71a、71b，从而当因在正极电极10a的接近电极部分10AH的电流路径Xa流通的主电流的时间变化而磁通与栅极控制线61a、61b以及发射极控制线71a、71b交链时，在半导体开关元件2a的栅极控制线61a中产生感应电动势Ga，在发射极控制线71a中产生感应电动势Esa，在半导体开关元件2b的栅极控制线61b中产生感应电动势Gb，在发射极控制线71b中产生感应电动势Esb。此时，感应电动势Ga、Gb以使栅极图案6的电位比半导体开关元件2a、2b的栅极高的方式产生，感应电动势Esa、Esb以使发射极控制图案7的电位比半导体开关元件2a、2b的发射极高的方式产生。从在正极电极10a的接近电极部分10AH的电流路径Xa流通的主电流至半导体开关元件2a、2b的栅极控制线61a、61b、发射极控制线71a、71b为止的距离越近，此时产生的感应电动势越大。因此，关于在半导体开关元件2a、2b的栅极控制线61a、61b上产生的感应电动势，Ga>Gb。
将半导体开关元件2a、2b的栅极控制线61a、61b连接的栅极图案6和将发射极控制线71a、71b连接的发射极控制图案7分别与正极电极10a的接近电极部分10AH的电流路径Xa正交，所以在栅极图案6上以及发射极控制图案7上不产生感应电动势。因此，栅极图案6上的半导体开关元件2a、2b的栅极控制线连接部为大致相同的电位。因而，半导体开关元件2a的栅极电位Vga比半导体开关元件2b的栅极电位Vgb高。
在因电动势Ga、Gb而半导体开关元件2a、2b的栅极－发射极间电压成为同等的情况下，半导体开关元件2a、2b的发射极控制线71a、71b配置成Ca＝Cb即可。
在因电动势Ga、Gb而成为(Veb－Vea)－(Vga－Vgb)>0的情况下，各半导体开关元件2a、2b的发射极控制线71a、71b配置成Ca>Cb即可。
在因电动势Ga、Gb而成为(Veb－Vea)－(Vga－Vgb)<0的情况下，半导体开关元件2a、2b的发射极控制线71a、71b配置成Ca<Cb即可。
如上那样，根据本实施方式，在具有发射极控制图案以及发射极控制线的半导体模块中，也能够使在各半导体开关元件中流过的电流成为相同。
实施方式6.
图32是示出实施方式6的半导体模块106的内部布线构造的立体图。图33是除掉电极部后的实施方式6的半导体模块106的俯视图。
实施方式6的半导体模块106的半导体开关元件2a、2d的位置与实施方式4的半导体模块104不同。即，半导体开关元件2a、2d的x轴方向的位置与半导体开关元件2b、2c的x轴方向的位置不同。图32、图33的其它结构与图20、图21的情况相同，所以对相同或者相当的部分附加相同的参照附图标记，不重复说明。
使用图34，说明实施方式6所示的半导体模块106的接通时的动作。与实施方式1同样地，着眼于半导体开关元件2a、2b而进行说明。
在实施方式6中，半导体开关元件2a的发射极线41a的长度比半导体开关元件2b的发射极线41b的长度短。因此，半导体开关元件2a的发射极侧电感比半导体开关元件2b的发射极侧电感小。即，当将半导体开关元件的发射极侧电感设为La、将半导体开关元件的发射极侧电感设为Lb时，La<Lb。此时，当接通半导体模块106而主电流随时间而变化时，半导体开关元件2a的发射极电位Vea比半导体开关元件2b的发射极电位Veb低，成为Vea<Veb。
考虑以上的点，在本实施方式6中，如图35所示，将半导体开关元件2a、2b的栅极控制线61a、61b配置成与正极电极10a的接近电极部分10AH的主电流的电流路径Xa平行。接近电极部分10AH的电流路径Xa的主电流的朝向(x轴的正方向)与流经栅极控制线61a、61b的电流的朝向(x轴的正方向)为相同方向。
将栅极控制线61a中的与正极电极10a的接近电极部分10AH的主电流的电流路径Xa平行的部分的长度(在栅极控制线61a与电流路径Xa平行的情况下为栅极控制线61a的长度)设为Da。将栅极控制线61b中的与正极电极10a的接近电极部分10AH的主电流的电流路径Xa平行的部分的长度(在栅极控制线61b与电流路径Xa平行的情况下为栅极控制线61b的长度)设为Db。以成为Da>Db的方式将栅极控制线61a、61b连接于半导体开关元件2a、2b的栅极。
通过这样配置半导体开关元件2a、2b的栅极控制线61a、61b，从而当因在正极电极10a的接近电极部分10AH的电流路径Xa流通的主电流的时间变化而磁通与栅极控制线61a、61b交链时，在半导体开关元件2a的栅极控制线61a中产生感应电动势Ga，在半导体开关元件2b的栅极控制线61b中产生感应电动势Gb。此时的感应电动势Ga、Gb以使栅极图案6的电位比半导体开关元件2a、2b的栅极高的方式产生。另外，是与正极电极10a的接近电极部分10AH的主电流的电流路径Xa平行的部分的长度越长的栅极控制线61a，则此时产生的感应电动势越大。因此，在半导体开关元件2a、2b的栅极控制线61a、61b上产生的感应电动势为Ga>Gb。
将半导体开关元件2a、2b的栅极控制线61a、61b连接的栅极图案6与正极电极10a的接近电极部分10AH的主电流的电流路径Xa正交，所以在栅极图案6上不产生感应电动势。因此，在栅极图案6上为相同的电位。因而，半导体开关元件2a的栅极电位Vga比半导体开关元件2b的栅极电位Vgb低，成为Vga<Vgb。
因而，如图36所示，以降低因半导体开关元件2a、2b间的发射极侧电感差而产生的发射极电位差的方式，在半导体开关元件2a、2b的栅极控制线61a、61b所产生的感应电动势Ga、Gb中产生差，所以半导体开关元件2a、2b的栅极－发射极间电压之差变小，在半导体开关元件2a和2b中流过的电流均匀化。
如上那样，根据本实施方式，能够提供使在各半导体开关元件中流过的电流成为相同、寿命长且可靠性高的半导体模块。另外，通过隔开半导体开关元件彼此的间隔，能够抑制相互的放热所致的热干扰所致的温度上升，进而能够提高可靠性。
实施方式7.
图37是示出实施方式7的半导体模块107的内部布线构造的立体图。图38是除掉电极部后的实施方式7的半导体模块107的俯视图。图37、图38的结构与图20、图21的情况相同，所以对相同或者相当的部分附加相同的参照附图标记，不重复说明。
使用图39，说明实施方式7所示的半导体模块107的接通时的动作。与实施方式1同样地，着眼于半导体开关元件2a、2b而进行说明。
在实施方式7中，也与实施方式1同样地，半导体开关元件2a的发射极侧电感比半导体开关元件2b的发射极侧电感小。即，当将半导体开关元件的发射极侧电感设为La、将半导体开关元件的发射极侧电感设为Lb时，La<Lb。此时，当接通半导体模块107而主电路电流随时间而变化时，半导体开关元件2a的发射极电位Vea比半导体开关元件2b的发射极电位Veb低，成为Vea<Veb。
考虑以上的点，在本实施方式7中，如图40所示，将半导体开关元件2a、2b的发射极线41a、41b配置成与正极电极10a的接近电极部分10AH的主电流的电流路径Xa平行。接近电极部分10AH的电流路径Xa的主电流的朝向(x轴的正方向)与流经发射极线41a、41b的电流的朝向(x轴的正方向)为相同方向。进而，在将从正极电极10a的接近电极部分10AH的主电流的电流路径Xa至半导体开关元件2a的发射极线41a为止的距离设为Ba、将从正极电极的接近电极部分10AH的主电流的电流路径Xa至半导体开关元件2a的发射极线41b为止的距离设为Bb的情况下，以成为Ba<Bb的方式配置半导体开关元件2a、2b。
通过这样配置半导体开关元件2a、2b的发射极线41a、41b，从而当因在正极电极10a流通的电流的时间变化而磁通与发射极线41a、41b交链时，在半导体开关元件2a的发射极线41a中产生感应电动势Ea，在半导体开关元件2b的发射极线41b中产生感应电动势Eb。此时的感应电动势Ea、Eb以使半导体开关元件2a、2b的发射极的电位比发射极图案4a高的方式产生。另外，从在正极电极10a的接近电极部分10AH流通的主电流的电流路径Xa至半导体开关元件2a、2b的发射极线41a、41b的距离越近，此时产生的感应电动势越大。因此，关于在半导体开关元件2a、2b的发射极线41a、41b上产生的感应电动势，Ea>Eb。因此，如图41所示，以降低因半导体开关元件2a、2b的发射极侧电感之差而产生的发射极电位差的方式，在半导体开关元件2a、2b的发射极线41a、41b所产生的感应电动势Ea、Eb中产生差，所以半导体开关元件2a、2b的栅极－发射极间电压之差变小，在半导体开关元件2a和2b中流过的电流均匀化。
如上那样，根据本实施方式，能够提供使在各半导体开关元件中流过的电流成为相同、寿命长且可靠性高的半导体模块，并且不会流过多余的电流，所以能够削减能耗量。
实施方式8.
图42是示出实施方式8的半导体模块108的内部布线构造的立体图。图43是除掉电极部后的实施方式8的半导体模块108的俯视图。图44是实施方式8的半导体模块108的主要的结构的电路图。
参照图42，半导体模块108具备正极电极10a、10b、负极电极12a、12b以及输出电极63。进而，关于上支路，半导体模块108具备栅极控制电极60、发射极控制电极40、半导体开关元件2a、2b、2c、2d、2e、2f、2g、2h以及二极管Da、Db、Dc、Dd。
半导体开关元件2a、2b、2c、2d并联连接后连接于正极电极10a与负极电极12a之间。半导体开关元件2e、2f、2g、2h并联连接后连接于正极电极10b与负极电极12b之间。二极管Da、Db、Dc、Dd与半导体开关元件2a、2b、2c、2d、2e、2f、2g、2h并联地连接。
栅极控制电极60与栅极图案6连接。栅极控制线61a、61b、61c、61d与栅极图案6的部分6a连接，栅极控制线61e、61f、61g、61h与栅极图案6的部分6b连接。栅极控制电极60控制半导体开关元件2a、2b、2c、2d、2e、2f、2g、2h的栅极。
发射极控制电极40控制半导体开关元件2a、2b、2c、2d、2e、2f、2g、2h的发射极。
进而关于下支路，半导体模块108也具备与上支路同样的结构。在图42中，示出了下支路用的栅极控制电极82、发射极控制电极81。以下，说明上支路的元件。上支路与下支路的结构相同，所以不重复下支路的结构的说明。
在图42中，示出了基板69、正极电极10a、10b、负极电极12a、12b、绝缘板5、输出电极63、上支路的栅极控制电极60以及发射极控制电极40、以及下支路的栅极控制电极82以及发射极控制电极81的3维的配置。
在图43中，将基板69的长边方向设为x轴方向、将基板69的短边方向设为y轴。在配置于绝缘板5的集电极图案3a上配置包括IGBT芯片等的半导体开关元件2a、2b、2c、2d。在配置于绝缘板5的集电极图案3b上配置半导体开关元件2e、2f、2g、2h。半导体开关元件2a、2b、2c、2d的集电极与集电极图案3a利用焊料等连接。半导体开关元件2e、2f、2g、2h的集电极与集电极图案3b利用焊料等连接。集电极图案3a、3b配置于绝缘板5上。
发射极图案4与半导体开关元件2a、2b、2c、2d、2e、2f、2g、2h的发射极由发射极线41a、41b、41c、41d、41e、41f、41g、41h连接。发射极图案4配置于绝缘板5上。
半导体开关元件2a、2b、2c、2d、2e、2f、2g、2h的发射极布线EMA、EMB、EMC、EMD、EME、EMF、EMG、EMH为将负极电极12与半导体开关元件2a、2b、2c、2d、2e、2f、2g、2h的发射极连接的布线。在发射极布线EMA、EMB、EMC、EMD、EME、EMF、EMG、EMH中包括发射极线41a、41b、41c、41d、41e、41f、41g、41h。
正极电极10a经由正极电极接合部11a连接于集电极图案3a。正极电极10b经由正极电极接合部11b连接于集电极图案3b。
负极电极12a经由负极电极接合部65a连接于反支路(下支路)的半导体开关元件的发射极图案9a、9b。负极电极12b经由负极电极接合部65a连接于反支路(下支路)的半导体开关元件的发射极图案9b、9c。
参照图42，将与基板69、绝缘板5垂直且配置有绝缘板5的方向设为铅垂方向(z轴方向)。
在从铅垂方向观察时，正极电极10a的构成部分之中的与绝缘板5平行的部分(部分10AH)和负极电极12a的构成部分之中的与绝缘板5平行的部分(部分12AH)重叠地配置。配置有部分10AH的层处于比配置有部分12AH的层更下方。因而，部分10AH配置于比部分12AH接近绝缘板5的位置。在实施方式8中，将部分10AH称为接近电极部分。同样地，在从铅垂方向观察时，正极电极10b的构成部分之中的与绝缘板5平行的部分(部分10BH)和负极电极12b的构成部分之中的与绝缘板5平行的部分(部分12BH)重叠地配置。配置有部分10BH的层处于比配置有部分12BH的层更下方。因而，部分10BH配置于比部分12BH接近绝缘板5的位置。在实施方式8中，将部分10BH称为接近电极部分。
参照图43，用于控制半导体开关元件2a、2b、2c、2d、2e、2f、2g、2h的栅极控制电极60与栅极图案6连接。栅极图案6与半导体开关元件2a、2b、2c、2d、2e、2f、2g、2h的各栅极由栅极控制线61a、61b、61c、61d、61e、61f、61g、61h连接。
进而，用于控制半导体开关元件2a、2b、2c、2d、2e、2f、2g、2h的发射极控制电极40连接于发射极图案4上。
使用图45～图48，说明实施方式8所示的半导体模块10X的接通时的动作。特别是，绝缘板5上的主电路图案以及正极电极10与负极电极12以对称线O大致线对称。相对于Y轴方向比对称线O靠上的区域中的绝缘板5上的主电路图案以及正极电极10与负极电极12以对称线OX大致线对称。在Y轴方向上比对称线O靠下的区域中的绝缘板5上的主电路图案以及正极电极10与负极电极12以对称线OY大致线对称。因而，着眼于半导体开关元件2a、2b而进行说明。
在实施方式8中，有时在将负极电极12a和半导体开关元件2a的发射极连接的发射极布线EMA、与将负极电极12a和半导体开关元件2b的发射极连接的发射极布线EMB之间，布线长度、布线宽度、或者布线长度以及布线宽度这两方不同。在这样的情况下，有时在半导体开关元件2a、2b间，在发射极布线EMA、EMB上的寄生电感、即发射极侧电感中产生差异。
如图45所示，在从半导体开关元件2b的发射极至负极电极12a为止的路径与从半导体开关元件2a的发射极至负极电极12a为止的路径之间，在粗箭头部产生路径长度差。因而，半导体开关元件2b的发射极侧电感比半导体开关元件2a的发射极侧电感大。即，当将半导体开关元件2a的发射极侧电感设为La、将半导体开关元件2b的发射极侧电感设为Lb时，La<Lb。
此时，当接通半导体模块101时，脉冲状的电压被同时施加到半导体开关元件2a～2h的栅极，从正极电极10a、10b流到负极电极12a、12b的电流i(以下，还称为主电流)时间性地变化。也就是说，产生电流变化di/dt。
当产生电流变化di/dt时，由于半导体开关元件2a的发射极侧电感La和电流变化di/dt而在半导体开关元件2a的发射极布线EMA中产生感应电动势Va＝La×di/dt。另外，由于半导体开关元件2b的发射极侧电感Lb和电流变化di/dt而在半导体开关元件2b的发射极布线EMB中产生感应电动势Vb＝Lb×di/dt。由于存在La<Lb的关系，所以Va<Vb。即，当将半导体开关元件2a的发射极电位设为Vea、将半导体开关元件2b的发射极电位设为Veb时，由于在半导体开关元件2a、2b的发射极布线EMA、EMB上产生的感应电动势的不同，Vea比Veb低，成为Vea<Veb。当在两个半导体开关元件2a、2b间在发射极电位中产生差时，在两个半导体开关元件2a、2b的栅极－发射极间电压之间产生差异，所以在并联连接的半导体开关元件2a、2b中流过的电流变得不均匀。
考虑以上的点，在实施方式8中，如图46所示，将半导体开关元件2a、2b的栅极控制线61a、61b连接的栅极图案6的部分6a配置成与正极电极10a所包含的接近电极部分10AH的主电流的电流路径Xa平行且位于铅垂方向下朝向。接近电极部分10AH的主电流的电流路径的电流的朝向(x轴的正方向)与流经部分6a的电流的朝向(x轴的正方向)为相同方向。
通过这样配置将半导体开关元件2a、2b的栅极控制线61a、61b连接的栅极图案6的部分6a，从而当因在正极电极10a的接近电极部分10AH的电流路径Xa流通的主电流的时间变化而磁通与部分6a交链时，在部分6a产生感应电动势GXa。此时的感应电动势GXa以使部分6a与栅极控制线61b的连接点的电位比部分6a与栅极控制线61a的连接点高的方式产生。
半导体开关元件2a、2b的栅极控制线61a、61b与负极电极10a的接近电极部分10AH的主电流的电流路径Xa正交，所以在栅极控制线61a、61b上不产生感应电动势。因此，在栅极控制线61a、61b上为大致相同的电位。因而，半导体开关元件2a的栅极电位Vga比半导体开关元件2b的栅极电位Vgb低，成为Vga<Vgb。
因而，如图49所示，以降低因半导体开关元件2a、2b间的发射极侧电感差而产生的栅极－发射极间电压之差(Veb－Vea)的方式，利用栅极图案6a所产生的感应电动势GXa在栅极控制线61a、61b中产生差(Vgb－Vga)。其结果，半导体开关元件2a、2b的栅极－发射极间电压之差(Veb－Vea)变小，在半导体开关元件2a和2b中流过的电流均匀化。
在上述中，考虑正极电极10a的接近电极部分10AH的主电流的电流路径Xa的影响，而未考虑负极电极12a的主电流的电流路径的影响是因为在铅垂方向的上方层叠的电极的从栅极图案起的距离比在下方层叠的电极远。即，是因为由在上方层叠的电极向栅极图案产生的感应电动势比由在下方层叠的电极在栅极图案产生的感生电动势微小。
如上那样，根据本实施方式，能够提供使在各半导体开关元件中流过的电流成为相同、寿命长且可靠性高的半导体模块，并且不会流过多余的电流，所以能够削减能耗量。
另外，通过使各半导体开关元件的放热变均匀，能够避免只有特定的半导体开关元件大量地放热，所以冷却构造小也可以，能够减轻重量，并且装置整体小也可以，所以包装也是小也可以。另外装置自身小，所以在废弃时垃圾也少，因而对环境也有利。
实施方式9.
本实施方式是将上述实施方式1～8的半导体装置应用于电力变换装置的实施方式。本发明并不限定于特定的电力变换装置，但以下，作为实施方式8，说明将本发明应用于三相的逆变器的情况。
图50是示出应用了实施方式9的电力变换装置的电力变换系统的结构的框图。
图50所示的电力变换系统包括电源100、电力变换装置200、负载300。电源100为直流电源，将直流电力供给到电力变换装置200。电源100能够由各种电源构成，例如既能够由直流系统、太阳能电池、蓄电池构成，也可以由与交流体系连接的整流电路及AC/DC转换器构成。另外，也可以由将从直流体系输出的直流电力变换为预定的电力的DC/DC转换器构成电源100。
电力变换装置200为连接于电源100与负载300之间的三相的逆变器，将从电源100供给的直流电力变换为交流电力，将交流电力供给到负载300。如图42所示，电力变换装置200具备将直流电力变换为交流电力而输出的主变换电路201、以及将控制主变换电路201的控制信号输出到主变换电路201的控制电路203。
负载300为由从电力变换装置200供给的交流电力驱动的三相的电动机。此外，负载300并不限于特定的用途，为搭载于各种电气设备的电动机，例如被用作面向混合动力汽车、电动汽车、铁路车辆、电梯、或空调设备的电动机。
以下，说明电力变换装置200的详细内容。主变换电路201具备开关元件和回流二极管(未图示)，通过由开关元件进行开关，从而将从电源100供给的直流电力变换为交流电力，供给到负载300。主变换电路201的具体的电路结构具有各种结构，但本实施方式的主变换电路201为2电平的三相全桥电路，能够包括6个开关元件和与各个开关元件反并联的6个回流二极管。主变换电路201的各开关元件及各回流二极管由与上述实施方式中的任意的实施方式相当的半导体模块202构成。在6个开关元件中，每两个开关元件串联连接来构成上下支路，各上下支路构成全桥电路的各相(U相、V相、W相)。而且，各上下支路的输出端子、即主变换电路201的3个输出端子与负载300连接。
另外，主变换电路201具备驱动各开关元件的驱动电路(未图示)，但驱动电路既可以内置于半导体模块202，也可以为与半导体模块202分开地具备驱动电路的结构。驱动电路生成驱动主变换电路201的开关元件的驱动信号，供给到主变换电路201的开关元件的控制电极。具体而言，依照来自后述控制电路203的控制信号，将使开关元件成为导通状态的驱动信号和使开关元件成为截止状态的驱动信号输出到各开关元件的控制电极。在将开关元件维持为导通状态的情况下，驱动信号为开关元件的阈值电压以上的电压信号(导通信号)，在将开关元件维持为截止状态的情况下，驱动信号为开关元件的阈值电压以下的电压信号(截止信号)。
控制电路203以使所期望的电力供给到负载300的方式控制主变换电路201的开关元件。具体而言，根据应供给到负载300的电力来计算主变换电路201的各开关元件应成为导通状态的时间(导通时间)。例如，能够通过根据应输出的电压调制开关元件的导通时间的PWM控制来控制主变换电路201。而且，在各时间点以使导通信号输出到应成为导通状态的开关元件、使截止信号输出到应成为截止状态的开关元件的方式，将控制指令(控制信号)输出到主变换电路201所具备的驱动电路。驱动电路依照该控制信号，将导通信号或者截止信号作为驱动信号而输出到各开关元件的控制电极。
在本实施方式的电力变换装置中，作为主变换电路201的开关元件和回流二极管而应用实施方式1～7的半导体模块，所以能够实现大容量化(可靠性提高)。
在本实施方式中，说明了将本发明应用于2电平的三相逆变器的例子，但本发明并不限于此，能够应用于各种电力变换装置。在本实施方式中，设为2电平的电力变换装置，但既可以为3电平或多电平的电力变换装置，也可以在将电力供给到单相负载的情况下将本发明应用于单相的逆变器。另外，在将电力供给到直流负载等的情况下，还能够将本发明应用于DC/DC转换器或AC/DC转换器。
另外，应用了本发明的电力变换装置并不限定于上述负载为电动机的情况，例如还能够用作放电加工机、激光加工机、或者感应加热调理器或非接触器供电系统的电源装置，进而还能够用作太阳能发电系统或蓄电系统等功率调节器。
[在各实施方式中共同的变形例]
本发明并不限定于上述实施方式，例如，还包括如下变形例。
(1)半导体开关元件的材料
作为半导体开关元件的材料，不仅可以使用Si(硅)，还可以使用SiC(碳化硅)、GaN(氮化镓)、C(金刚石)等宽带隙半导体。宽带隙半导体开关元件适于高速开关，能够以高的di/dt进行动作。
然而，在现有技术中，当活用宽带隙半导体开关元件的特性而进行高速开关时，基于L×di/dt的感应电动势变大，所以半导体开关元件间的发射极电位的偏差变得显著，在半导体开关元件间，电流产生大幅的偏差。如上述实施方式那样，以降低半导体开关元件间的发射极电位差的方式，使各栅极布线、各发射极布线EMA、各发射极控制布线中的至少1个布线产生感应电动势，从而在半导体开关元件间电流变均匀化，其结果，能够活用与高速开关相适的宽带隙半导体元件的特性。
(2)关于主电流的方向和产生感生电动势的线的方向
例如，在实施方式1中，在负极电极12的主电流的电流路径与栅极控制线平行且为相反方向时，效果最高，但不是必须的。只要在栅极控制线流通的电流的矢量具有与在负极电极12流通的主电流的电流路径平行的分量(也就是说，不垂直)即可。其它实施方式也相同。
本次公开的实施方式应被认为在所有的点是例示，并非限制性的。本发明的范围不是通过上述说明示出，而是通过权利要求书示出，意图包含与权利要求书等同的意义以及范围内的所有的变更。此外，在上述实施方式中，说明了接通时的动作，但通过使电流的朝向成为相反，从而即使是关断时的动作也能够得到同样的效果。即，在接通时或者关断时中的任意情况下的开关动作时都能够得到同样的效果。

Claims (19)

1.一种半导体模块，具备：
绝缘板；
正极电极；
负极电极；
第1半导体开关元件以及第2半导体开关元件，设置于所述绝缘板上，该第1半导体开关元件以及第2半导体开关元件并联连接后连接于所述正极电极与所述负极电极之间；
栅极控制电极，控制所述第1半导体开关元件的栅极以及所述第2半导体开关元件的栅极；
栅极图案，与所述栅极控制电极连接；
第1栅极控制线，将所述第1半导体开关元件的栅极和所述栅极图案连接；
第2栅极控制线，将所述第2半导体开关元件的栅极和所述栅极图案连接；
发射极图案，与所述负极电极连接；
第1发射极线，将所述第1半导体开关元件的发射极和所述发射极图案连接；以及
第2发射极线，将所述第2半导体开关元件的发射极和所述发射极图案连接，
在将所述第1半导体开关元件的发射极和所述负极电极连接的第1发射极布线与将所述第2半导体开关元件的发射极和所述负极电极连接的第2发射极布线之间，长度和宽度的一方或者两方不同，
在开关时，以降低起因于所述不同而产生的所述第1半导体开关元件的发射极电位与所述第2半导体开关元件的发射极电位之差的方式，由流经所述正极电极的电流以及流经所述负极电极的电流中的至少一方在所述第1栅极控制线和所述第2栅极控制线、或者栅极图案、或者所述第1发射极线和所述第2发射极线产生感应电动势。
2.根据权利要求1所述的半导体模块，其中，
所述正极电极以及所述负极电极中的至少一方具有与所述第1栅极控制线以及所述第2栅极控制线不垂直的主电流的电流路径。
3.根据权利要求2所述的半导体模块，其中，
所述正极电极以及所述负极电极中的至少一方具有与所述第1栅极控制线以及所述第2栅极控制线平行的主电流的电流路径。
4.根据权利要求3所述的半导体模块，其中，
在所述开关时，所述第1半导体开关元件的发射极电位比所述第2半导体开关元件的发射极电位大，
在将所述正极电极的构成部分之中的与所述绝缘板平行的部分以及所述负极电极的构成部分之中的与所述绝缘板平行的部分中的靠近所述绝缘板的一方作为接近电极部分时，
所述第1栅极控制线以及所述第2栅极控制线与所述接近电极部分的主电流的电流路径平行，
所述接近电极部分的主电流的电流路径的电流的朝向与流经所述第1栅极控制线以及所述第2栅极控制线的电流的朝向为相反方向，
所述第1栅极控制线配置于比所述第2栅极控制线靠近所述接近电极部分的主电流的电流路径的位置。
5.根据权利要求3所述的半导体模块，其中，
在所述开关时，所述第1半导体开关元件的发射极电位比所述第2半导体开关元件的发射极电位大，
在将所述正极电极的构成部分之中的与所述绝缘板平行的部分以及所述负极电极的构成部分之中的与所述绝缘板平行的部分中的靠近所述绝缘板的一方作为接近电极部分时，
所述第1栅极控制线以及所述第2栅极控制线与所述接近电极部分的主电流的电流路径平行，
所述接近电极部分的主电流的电流路径的电流的朝向与流经所述第1栅极控制线以及所述第2栅极控制线的电流的朝向为相同方向，
所述第1栅极控制线配置于比所述第2栅极控制线远离所述接近电极部分的主电流的电流路径的位置。
6.根据权利要求5所述的半导体模块，其中，还具备：
发射极控制电极，控制所述第1半导体开关元件的发射极以及所述第2半导体开关元件的发射极；
发射极控制图案，与所述发射极控制电极连接；
第1发射极控制线，将所述第1半导体开关元件的发射极和所述发射极控制图案连接；以及
第2发射极控制线，将所述第2半导体开关元件的发射极和所述发射极控制图案连接，
由流经所述正极电极的电流以及流经所述负极电极的电流中的至少一方在所述第1发射极控制线以及所述第2发射极控制线产生感应电动势，
在所述开关时的所述第1半导体开关元件的发射极电位和所述第2半导体开关元件的发射极电位之差、与在所述第2栅极控制线产生的感生电动势和在所述第1栅极控制线产生的感生电动势之差相等的情况下，所述接近电极部分的主电流的电流路径和所述第1发射极控制线之间的距离、与所述接近电极部分的主电流的电流路径和所述第2发射极控制线之间的距离相等，
在所述开关时的所述第1半导体开关元件的发射极电位与所述第2半导体开关元件的发射极电位之差比在所述第2栅极控制线产生的感生电动势与在所述第1栅极控制线产生的感生电动势之差大的情况下，所述接近电极部分的主电流的电流路径与所述第1发射极控制线之间的距离比所述接近电极部分的主电流的电流路径与所述第2发射极控制线之间的距离小，
在所述开关时的所述第1半导体开关元件的发射极电位与所述第2半导体开关元件的发射极电位之差比在所述第2栅极控制线产生的感生电动势与在所述第1栅极控制线产生的感生电动势之差小的情况下，所述接近电极部分的主电流的电流路径与所述第1发射极控制线之间的距离比所述接近电极部分的主电流的电流路径与所述第2发射极控制线之间的距离大。
7.根据权利要求3所述的半导体模块，其中，
所述第1栅极控制线比所述第2栅极控制线短。
8.根据权利要求2所述的半导体模块，其中，
所述正极电极以及所述负极电极中的至少一方具有与所述栅极图案平行的主电流的电流路径。
9.根据权利要求1所述的半导体模块，其中，
所述正极电极以及所述负极电极中的至少一方具有与所述第1发射极线以及所述第2发射极线不垂直的主电流的电流路径。
10.根据权利要求8所述的半导体模块，其中，
所述正极电极以及所述负极电极中的至少一方具有与所述第1发射极线以及所述第2发射极线平行的主电流的电流路径。
11.根据权利要求10所述的半导体模块，其中，
在所述开关时，所述第1半导体开关元件的发射极电位比所述第2半导体开关元件的发射极电位大，
在将所述正极电极的构成部分之中的与所述绝缘板平行的部分以及所述负极电极的构成部分之中的与所述绝缘板平行的部分中的靠近所述绝缘板的一方作为接近电极部分时，
所述第1发射极线以及所述第2发射极线与所述接近电极部分的主电流的电流路径平行，
所述接近电极部分的主电流的电流路径的电流的朝向与流经所述第1发射极线以及所述第2发射极线的电流的朝向为相反方向，
所述第1发射极线配置于比所述第2发射极线靠近所述接近电极部分的主电流的电流路径的位置。
12.根据权利要求10所述的半导体模块，其中，
在所述开关时，所述第1半导体开关元件的发射极电位比所述第2半导体开关元件的发射极电位大，
在将所述正极电极的构成部分之中的与所述绝缘板平行的部分以及所述负极电极的构成部分之中的与所述绝缘板平行的部分中的靠近所述绝缘板的一方作为接近电极部分时，
所述第1发射极线以及所述第2发射极线与所述接近电极部分的主电流的电流路径平行，
所述接近电极部分的主电流的电流路径的电流的朝向与流经所述第1发射极线以及所述第2发射极线的电流的朝向为相同方向，
所述第1发射极线配置于比所述第2发射极线远离所述接近电极部分的主电流的电流路径的位置。
13.一种半导体模块，具备：
绝缘板；
正极电极；
负极电极；
第1半导体开关元件以及第2半导体开关元件，设置于所述绝缘板上，该第1半导体开关元件以及第2半导体开关元件并联连接后连接于述正极电极与所述负极电极之间；
栅极控制电极，控制所述第1半导体开关元件的栅极以及所述第2半导体开关元件的栅极；
栅极图案，与所述栅极控制电极连接；
第1栅极控制线，将所述第1半导体开关元件的栅极和所述栅极图案连接；
第2栅极控制线，将所述第2半导体开关元件的栅极和所述栅极图案连接；
发射极图案，与所述负极电极连接；
第1发射极线，将所述第1半导体开关元件的发射极和所述发射极图案连接；
第2发射极线，将所述第2半导体开关元件的发射极和所述发射极图案连接；
发射极控制电极，控制所述第1半导体开关元件的发射极以及所述第2半导体开关元件的发射极；
发射极控制图案，与所述发射极控制电极连接；
第1发射极控制线，将所述第1半导体开关元件的发射极和所述发射极控制图案连接；以及
第2发射极控制线，将所述第2半导体开关元件的发射极和所述发射极控制图案连接，
在将所述第1半导体开关元件的发射极和所述负极电极连接的第1发射极布线、与将所述第2半导体开关元件的发射极和所述负极电极连接的第2发射极布线之间，长度和宽度的一方或者两方不同，
在开关时，以降低起因于所述不同而产生的所述第1半导体开关元件的发射极电位与所述第2半导体开关元件的发射极电位之差的方式，由流经所述正极电极的电流以及流经所述负极电极的电流中的至少一方在所述第1发射极控制线和所述第2发射极控制线产生感应电动势。
14.根据权利要求13所述的半导体模块，其中，
所述正极电极以及所述负极电极中的至少一方具有与所述第1发射极控制线以及所述第2发射极控制线不垂直的主电流的电流路径。
15.根据权利要求14所述的半导体模块，其中，
所述正极电极以及所述负极电极中的至少一方具有与所述第1发射极控制线以及所述第2发射极控制线平行的主电流的电流路径。
16.根据权利要求15所述的半导体模块，其中，
在所述开关时，所述第1半导体开关元件的发射极电位比所述第2半导体开关元件的发射极电位大，
在将所述正极电极的构成部分之中的与所述绝缘板平行的部分以及所述负极电极的构成部分之中的与所述绝缘板平行的部分中的靠近所述绝缘板的一方作为接近电极部分时，
所述第1发射极控制线以及所述第2发射极控制线与所述接近电极部分的主电流的电流路径平行，
所述接近电极部分的主电流的电流路径的电流的朝向与流经所述第1发射极控制线以及所述第2发射极控制线的电流的朝向为相同的相反方向，
所述第1发射极控制线配置于比所述第2发射极控制线靠近所述接近电极部分的主电流的电流路径的位置。
17.根据权利要求1～16中的任意一项所述的半导体模块，其中，
所述第1半导体开关元件以及所述第2半导体开关元件为由带隙比硅宽的宽带隙半导体形成的自灭弧型半导体器件。
18.根据权利要求17所述的半导体模块，其中，
所述宽带隙半导体为碳化硅、氮化镓以及金刚石中的任意一个。
19.一种电力变换装置，具备：
主变换电路，具有权利要求1～18中的任意一项所述的半导体模块，该主变换电路将输入的电力进行变换而输出；以及
控制电路，将控制所述主变换电路的控制信号输出到所述主变换电路。
CN201880024461.9A 2017-04-19 2018-04-11 半导体模块以及电力变换装置 Active CN110495087B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-083088 2017-04-19
JP2017083088 2017-04-19
PCT/JP2018/015198 WO2018193929A1 (ja) 2017-04-19 2018-04-11 半導体モジュールおよび電力変換装置

Publications (2)

Publication Number Publication Date
CN110495087A true CN110495087A (zh) 2019-11-22
CN110495087B CN110495087B (zh) 2021-03-23

Family

ID=63855818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880024461.9A Active CN110495087B (zh) 2017-04-19 2018-04-11 半导体模块以及电力变换装置

Country Status (5)

Country Link
US (1) US11271043B2 (zh)
JP (1) JP6912560B2 (zh)
CN (1) CN110495087B (zh)
DE (1) DE112018002101T5 (zh)
WO (1) WO2018193929A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020257980A1 (zh) * 2019-06-24 2020-12-30 深圳东原电子有限公司 一种并联式超薄扬声器及其装配方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020174535A1 (ja) * 2019-02-25 2020-09-03 三菱電機株式会社 回路基板、半導体装置、電力変換装置及び移動体
WO2022009482A1 (ja) * 2020-07-08 2022-01-13 三菱電機株式会社 パワー半導体モジュール及び電力変換装置
DE102021112410A1 (de) 2021-05-12 2022-11-17 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem Substrat, Leistungshalbleiterbauelementen und mit einer Gleichspannungsanschlusseinrichtung
EP4243070A1 (en) * 2022-03-11 2023-09-13 Hitachi Energy Switzerland AG Power module and method for manufacturing a power module
WO2023199639A1 (ja) 2022-04-13 2023-10-19 富士電機株式会社 半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142689A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置
JP2005261035A (ja) * 2004-03-10 2005-09-22 Toyota Motor Corp 半導体装置
CN101409515A (zh) * 2007-08-09 2009-04-15 株式会社日立制作所 电力转换装置
JP2009148077A (ja) * 2007-12-14 2009-07-02 Toshiba Mitsubishi-Electric Industrial System Corp 電圧駆動型半導体モジュール及びこれを用いた電力変換器
CN101809741A (zh) * 2007-08-01 2010-08-18 西门子公司 用于大电流的功率控制的具有至少一个半导体器件、尤其是功率半导体器件的装置
US20100289127A1 (en) * 2009-05-14 2010-11-18 Renesas Technology Corp. Semiconductor device
JP2013012560A (ja) * 2011-06-29 2013-01-17 Hitachi Ltd パワー半導体モジュール
US20140342509A1 (en) * 2013-03-08 2014-11-20 Ixys Corporation Module and Assembly with Dual DC-Links for Three-Level NPC Applications
JP2015213408A (ja) * 2014-05-07 2015-11-26 株式会社日立製作所 半導体パワーモジュール、電力変換装置、およびこれを用いた移動体

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3302193B2 (ja) * 1994-10-06 2002-07-15 株式会社東芝 電流検出回路
JP3480811B2 (ja) * 1997-07-15 2003-12-22 株式会社東芝 電圧駆動型電力用半導体装置
US6194884B1 (en) * 1999-11-23 2001-02-27 Delphi Technologies, Inc. Circuitry for maintaining a substantially constant sense current to load current ratio through an electrical load driving device
JP3484123B2 (ja) * 2000-01-12 2004-01-06 株式会社日立製作所 内燃機関用点火装置
JP2009259990A (ja) 2008-04-16 2009-11-05 Mitsubishi Electric Corp 半導体モジュール
JP5207862B2 (ja) 2008-07-16 2013-06-12 三菱電機株式会社 半導体モジュール
JP5440335B2 (ja) * 2010-04-06 2014-03-12 富士電機株式会社 パワー半導体モジュール及びそれを用いた電力変換装置
JP5724314B2 (ja) * 2010-11-16 2015-05-27 富士電機株式会社 パワー半導体モジュール
JP5854895B2 (ja) * 2011-05-02 2016-02-09 三菱電機株式会社 電力用半導体装置
US9640617B2 (en) * 2011-09-11 2017-05-02 Cree, Inc. High performance power module
JP5771136B2 (ja) 2011-12-21 2015-08-26 日本インター株式会社 樹脂封止型パワー半導体モジュール及びその製造方法
JP6076865B2 (ja) * 2013-09-02 2017-02-08 ルネサスエレクトロニクス株式会社 電子装置
JP6160780B2 (ja) * 2014-08-26 2017-07-12 富士電機株式会社 ３レベル電力変換装置
US10123443B2 (en) * 2014-12-25 2018-11-06 Fuji Electric Co., Ltd. Semiconductor device
JP6633861B2 (ja) * 2015-07-31 2020-01-22 ルネサスエレクトロニクス株式会社 半導体装置
JP6689708B2 (ja) * 2016-08-10 2020-04-28 ルネサスエレクトロニクス株式会社 電子装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142689A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置
JP2005261035A (ja) * 2004-03-10 2005-09-22 Toyota Motor Corp 半導体装置
CN101809741A (zh) * 2007-08-01 2010-08-18 西门子公司 用于大电流的功率控制的具有至少一个半导体器件、尤其是功率半导体器件的装置
CN101409515A (zh) * 2007-08-09 2009-04-15 株式会社日立制作所 电力转换装置
JP2009148077A (ja) * 2007-12-14 2009-07-02 Toshiba Mitsubishi-Electric Industrial System Corp 電圧駆動型半導体モジュール及びこれを用いた電力変換器
US20100289127A1 (en) * 2009-05-14 2010-11-18 Renesas Technology Corp. Semiconductor device
JP2013012560A (ja) * 2011-06-29 2013-01-17 Hitachi Ltd パワー半導体モジュール
US20140342509A1 (en) * 2013-03-08 2014-11-20 Ixys Corporation Module and Assembly with Dual DC-Links for Three-Level NPC Applications
JP2015213408A (ja) * 2014-05-07 2015-11-26 株式会社日立製作所 半導体パワーモジュール、電力変換装置、およびこれを用いた移動体

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SEIRA YAMAGUCHI 等: "Potential-induced degradation behavior of n-type single-crystalline silicon photovoltaic modules with a rear-side emitter", 《IEEE》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020257980A1 (zh) * 2019-06-24 2020-12-30 深圳东原电子有限公司 一种并联式超薄扬声器及其装配方法

Also Published As

Publication number Publication date
WO2018193929A1 (ja) 2018-10-25
JPWO2018193929A1 (ja) 2019-12-26
CN110495087B (zh) 2021-03-23
JP6912560B2 (ja) 2021-08-04
US20200266240A1 (en) 2020-08-20
US11271043B2 (en) 2022-03-08
DE112018002101T5 (de) 2020-02-20

Similar Documents

Publication Publication Date Title
CN110495087A (zh) 半导体模块以及电力变换装置
CN110235244B (zh) 功率半导体模块以及电力转换装置
CN103166615B (zh) 功率半导体装置
US8921998B2 (en) Semiconductor module
US7436031B2 (en) Device for implementing an inverter having a reduced size
US10002858B2 (en) Power transistor module
CN105210281B (zh) 变流器设备和用于制造变流器设备的方法
US11282948B2 (en) Wide band gap semiconductor device and power conversion apparatus
CN104576718B (zh) 具有续流SiC二极管的RC-IGBT
CN107851637A (zh) 功率半导体模块
CN103715915A (zh) 三级整流半桥
US20230344427A1 (en) Semiconductor device, semiconductor module, relay unit, battery unit, and vehicle
CN109844941A (zh) 半导体模块以及电力变换装置
US11909329B2 (en) Semiconductor unit, semiconductor device, battery unit, and vehicle
CN110462805A (zh) 半导体模块、半导体模块的制造方法以及电力变换装置
US11735514B2 (en) Semiconductor device and power conversion device
US11348902B2 (en) Semiconductor module, power conversion device, and movable body
US20230130373A1 (en) Semiconductor device
WO2022229034A1 (en) Power module with parallel-switched semiconductor components
US20210354563A1 (en) Semiconductor unit, battery unit, and vehicle
CN115885390A (zh) 半导体装置
CN110383654A (zh) 主转换电路、电力转换装置及移动体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant