CN110445494B - 一种适用于非环路结构sar adc的自关断比较器 - Google Patents
一种适用于非环路结构sar adc的自关断比较器 Download PDFInfo
- Publication number
- CN110445494B CN110445494B CN201910767847.5A CN201910767847A CN110445494B CN 110445494 B CN110445494 B CN 110445494B CN 201910767847 A CN201910767847 A CN 201910767847A CN 110445494 B CN110445494 B CN 110445494B
- Authority
- CN
- China
- Prior art keywords
- tube
- pmos
- nmos
- electrode
- pmos tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
Abstract
本发明公开了一种适用于非环路结构SAR ADC的自关断比较器，包括预放大电路和锁存电路，还包括自关断信号产生电路，用于根据比较器的输出信号产生一个自关断时钟信号用以关闭预放大级电路且保持锁存电路的数据锁存，包括第七NMOS管MN7、第八NMOS管MN8、第七PMOS管MP7和第八PMOS管MP8，其中第七NMOS管MN7的栅极分别连接第七PMOS管MP7的栅极和锁存电路中N端输出缓冲器BufferN的输出端，第七NMOS管MN7的源极连接第八NMOS管MN8的漏极，第七NMOS管MN7的漏极分别连接第七PMOS管MP7的漏极、第八PMOS管MP8的漏极、预放大电路中第一PMOS管MP1的栅极和第二PMOS管MP2的栅极。本发明利用自关断时钟信号关闭预放大电路，使得比较器在工作完毕后的功耗大大降低，且不会影响到比较器锁存电路的功能。
Description
技术领域
本发明涉及一种适用于非环路结构SAR ADC的自关断比较器，属于SAR ADC的技术领域。
背景技术
高速低功耗模数转换器广泛应用于现代通信系统，其中传统SAR ADC结构受制于其逐次逼近的串行工作原理，难以实现很高的速度。但随着先进工艺的不断发展，SAR ADC得益于其高度的数字性，使得SAR ADC结构对先进工艺的兼容性十分优秀。同时，随着众多高速SAR ADC架构的提出，使得SAR ADC的速度大大增加。在这些高速结构中，非环路结构在每一个比较周期采用单独的比较器进行工作，大大减少了传统环路结构的逻辑延迟，提高了转换速度。但在非环路结构中，比较器同时用作数据锁存器，无法在比较之后立即复位，因此传统的预放大级比较会在一个转换周期内持续产生静态电流，导致系统功耗大大增加。
图1为传统预放大级动态比较器的电路原理图，包括预放大电路和锁存电路，传统预放大动态比较器的工作分为两个相位，当CLK为低时，比较器为复位相，预放大级尾电流管MN3关断，锁存级尾电流管MN6关断，锁存级复位管MP3、MP6将比较器输出复位至高电平；当CLK为高时，比较器为工作相，预放大级尾电流管MN3导通，锁存级尾电流管MN6导通，比较器对输入信号进行比较，之后输出结果，并由锁存电路锁存。受制于非环路结构SAR ADC的系统结构，比较器的锁存级同时作为数据锁存电路使用，因此在工作后不能立刻进行复位，而此时传统预放大动态比较器的预放大级始终处于开启状态，持续消耗静态电流，导致了系统功耗的增加。
发明内容
本发明所要解决的技术问题在于克服现有技术的不足，提供一种适用于非环路结构SAR ADC的自关断比较器，解决传统预放大级动态比较器在比较结束过后的静态电流问题。
本发明具体采用以下技术方案解决上述技术问题：
一种适用于非环路结构SAR ADC的自关断比较器，包括预放大电路和锁存电路，还包括自关断信号产生电路，用于根据比较器的输出信号产生一个自关断时钟信号用以关闭预放大电路且保持锁存电路的数据锁存；所述自关断信号产生电路包括第七NMOS管MN7、第八NMOS管MN8、第七PMOS管MP7和第八PMOS管MP8，其中第七NMOS管MN7的栅极分别连接第七PMOS管MP7的栅极和锁存电路中N端输出缓冲器BufferN的输出端，第七NMOS管MN7的源极连接第八NMOS管MN8的漏极，第七NMOS管MN7的漏极分别连接第七PMOS管MP7的漏极、第八PMOS管MP8的漏极、预放大电路中第一PMOS管MP1的栅极和第二PMOS管MP2的栅极；第八NMOS管MN8的栅极分别连接第八PMOS管MP8的栅极、锁存电路中P端输出缓冲器BufferP的输出端，且第八NMOS管MN8的源极接地；第七PMOS管MP7的源极和第八PMOS管MP8的源极均连接电源。
进一步地，作为本发明的一种优选技术方案：所述预放大电路包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3，其中第一NMOS管MN1的源极、第二NMOS管MN2的源极与第三NMOS管MN3的漏极相连，第三NMOS管MN3的栅极与时钟信号CLK相连，第三NMOS管MN3的源极接地；第一NMOS管MN1的漏极、第一PMOS管MP1的漏极与锁存电路中N端输出缓冲器BufferN的输入端相连，第二NMOS管MN2的漏极、第二PMOS管MP2的漏极与锁存电路中P端输出缓冲器BufferP的输入端相连，且第一NMOS管MN1的栅极连接输入信号Vin，第二NMOS管MN2的栅极连接输入信号Vip；第一PMOS管MP1的栅极与第二PMOS管MP2的栅极连接自关断信号产生电路中第八PMOS管MP8的漏极，且第一PMOS管MP1的源极、第二PMOS管MP2的源极均与电源相连。
进一步地，作为本发明的一种优选技术方案：所述锁存电路包括第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、N端输出缓冲器BufferN和P端输出缓冲器BufferP，其中第四PMOS管MP4的漏极、第三PMOS管MP3的漏极、第五PMOS管MP5的栅极、第五NMOS管MN5的栅极、第四NMOS管MN4的漏极均与P端输出缓冲器BufferP的输入端相连，第三PMOS管MP3的栅极、第六PMOS管MP6的栅极与时钟信号CLK相连，且第三PMOS管MP3的源极、第四PMOS管MP4的源极、第五PMOS管MP5的源极、第六PMOS管MP6的源极均与电源相连；第四PMOS管MP4的栅极、第四NMOS管MN4的栅极、第五NMOS管MN5的漏极、第五PMOS管MP5的漏极、第六PMOS管MP6的漏极均与N端输出缓冲器BufferN的输入端相连；第四NMOS管MN4的源极、第五NMOS管MN5的源极与第六NMOS管MN6的漏极相连，且第六NMOS管MN6的源极接地；并且，由P端输出缓冲器BufferP的输出端得到输出信号Vop，由N端输出缓冲器BufferN的输出端得到输出信号Von。
本发明采用上述技术方案，能产生如下技术效果：
本发明所提供的适用于非环路结构SAR ADC的自关断比较器，相对于带有预放大级的传统动态比较器结构，增加了自关断信号产生电路，所述电路由一个与非门电路实现。自关断信号产生电路的目的在于，通过比较器的输出信号自行产生一个时钟信号，利用该时钟信号关闭比较器的预放大电路，从而使得比较器在工作结束后的功耗大大降低，且不会影响到比较器锁存电路的功能。相比于传统预放大级动态比较器，本案提出的比较器具有低功耗特性，特别适用于非环路结构的SAR ADC。
附图说明
图1为传统预放大级动态比较器的电路原理图。
图2为本发明的自关断比较器电路原理图。
图3为传统预放大级动态比较器应用于6位非环路SAR ADC中的系统工作电流图。
图4为本发明自关断比较器应用于6位非环路SAR ADC中的系统工作电流图。
图5为传统预放大级比较器应用于6位非环路SAR ADC中的输出频谱图。
图6为本发明自关断比较器应用于6位非环路SAR ADC中的输出频谱图。
具体实施方式
下面结合说明书附图对本发明的实施方式进行描述。
如图2所示，为本发明提供的一种适用于非环路结构SAR ADC的自关断比较器，包括预放大电路和锁存电路，相比于图1的传统结构，添加了自关断信号产生电路，用于根据比较器的输出信号Vop和Von自动产生一个自关断时钟信号用以在关闭预放大电路的同时保持锁存电路的数据锁存，不影响比较器锁存级的工作。本发明的比较器包括预放大电路、锁存电路和自关断信号产生电路，各电路具体结构如下：
所述预放大电路，包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3，其中第一NMOS管MN1的源极、第二NMOS管MN2的源极与第三NMOS管MN3的漏极相连，第三NMOS管MN3的栅极与时钟信号CLK相连，第三NMOS管MN3的源极接地；第一NMOS管MN1的漏极、第一PMOS管MP1的漏极与锁存电路中N端输出缓冲器BufferN的输入端相连，第二NMOS管MN2的漏极、第二PMOS管MP2的漏极与锁存电路中P端输出缓冲器BufferP的输入端相连，且第一NMOS管MN1的栅极连接输入信号Vin，第二NMOS管MN2的栅极连接输入信号Vip；第一PMOS管MP1的栅极与第二PMOS管MP2的栅极连接自关断信号产生电路中第八PMOS管MP8的漏极，且第一PMOS管MP1的源极、第二PMOS管MP2的源极均与电源相连。
所述锁存电路，包括第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、N端输出缓冲器BufferN和P端输出缓冲器BufferP，其中第四PMOS管MP4的漏极、第三PMOS管MP3的漏极、第五PMOS管MP5的栅极、第五NMOS管MN5的栅极、第四NMOS管MN4的漏极均与P端输出缓冲器BufferP的输入端相连，第三PMOS管MP3的栅极、第六PMOS管MP6的栅极与时钟信号CLK相连，且第三PMOS管MP3的源极、第四PMOS管MP4的源极、第五PMOS管MP5的源极、第六PMOS管MP6的源极均与电源相连；第四PMOS管MP4的栅极、第四NMOS管MN4的栅极、第五NMOS管MN5的漏极、第五PMOS管MP5的漏极、第六PMOS管MP6的漏极均与N端输出缓冲器BufferN的输入端相连；第四NMOS管MN4的源极、第五NMOS管MN5的源极与第六NMOS管MN6的漏极相连，且第六NMOS管MN6的源极接地；并且，由P端输出缓冲器BufferP的输出端得到输出信号Vop，由N端输出缓冲器BufferN的输出端得到输出信号Von。
所述自关断信号产生电路，包括第七NMOS管MN7、第八NMOS管MN8、第七PMOS管MP7和第八PMOS管MP8，其中第七NMOS管MN7的栅极分别连接第七PMOS管MP7的栅极和锁存电路中N端输出缓冲器BufferN的输出端，第七NMOS管MN7的源极连接第八NMOS管MN8的漏极，第七NMOS管MN7的漏极分别连接第七PMOS管MP7的漏极、第八PMOS管MP8的漏极、预放大电路中第一PMOS管MP1的栅极和第二PMOS管MP2的栅极，第七PMOS管MP7和第八PMOS管MP8根据比较器的输出信号Vop和Von产生一个自关断时钟信号Self_off输入第一PMOS管MP1和第二PMOS管MP2的栅极，以关闭预放大级电路的第一PMOS管MP1和第二PMOS管MP2的工作状态；第八NMOS管MN8的栅极分别连接第八PMOS管MP8的栅极、锁存电路中P端输出缓冲器BufferP的输出端，且第八NMOS管MN8的源极接地；第七PMOS管MP7的源极和第八PMOS管MP8的源极均连接电源。
本发明的自关断比较器在时钟信号CLK为低时，比较器的输出复位到高电平，产生的自关断时钟信号Self_off为低，此时比较器预放大级和锁存级各管的状态与传统比较器一致；当时钟信号CLK为高时，比较器进入工作相，当比较器产生输出结果后，差分输出信号Von和Vop其中一个会变为低电平，此时自关断时钟信号Self_off变为高电平，将预放大电路中的PMOS管MP1和MP2管关断，切断预放大级中电源到地的直流通路，从而大大降低了系统功耗，同时预放大级的关断不会影响到锁存级电路的数据锁存。
将传统预放大动态比较器与本发明的自关断比较器分别应用于一个6位的非环路结构SAR ADC中，通过仿真观察两种情况的电流和功耗情况，如图3、图4所示，图3为使用预放大动态比较器时的系统电流，可见由于每位比较器工作后预放大级持续消耗静态电流，系统的总电流不断升高，总的系统功耗达到5.71mW；图4为使用本发明的自关断比较器时的系统电流，由于在比较结束后关断了预放大级电路，系统电流维持在一个较低的水平，总的系统功耗仅为1.97mW。
图5和图6比较了分别应用传统预放大动态比较器与本发明的自关断比较器时的系统输出频谱，采用传统比较器时输出信号的有效位数达到5.88位，无杂散动态范围SFDR达到46.83dB；采用本发明的自关断比较器时输出信号的有效位数达到5.92位，无杂散动态范围SFDR达到47.36dB，可见采用本发明的自关断比较器不会对系统性能造成影响，且能有效降低系统功耗，特别适用于非环路结构的SAR ADC。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。
Claims (1)
1. 一种适用于非环路结构SAR ADC的自关断比较器，包括预放大电路和锁存电路，其特征在于，还包括自关断信号产生电路，用于根据比较器的输出信号产生一个自关断时钟信号用以关闭预放大电路且保持锁存电路的数据锁存；所述自关断信号产生电路包括第七NMOS管MN7、第八NMOS管MN8、第七PMOS管MP7和第八PMOS管MP8，其中第七NMOS管MN7的栅极分别连接第七PMOS管MP7的栅极和锁存电路中N端输出缓冲器BufferN的输出端，第七NMOS管MN7的源极连接第八NMOS管MN8的漏极，第七NMOS管MN7的漏极分别连接第七PMOS管MP7的漏极、第八PMOS管MP8的漏极、预放大电路中第一PMOS管MP1的栅极和第二PMOS管MP2的栅极；第八NMOS管MN8的栅极分别连接第八PMOS管MP8的栅极、锁存电路中P端输出缓冲器BufferP的输出端，且第八NMOS管MN8的源极接地；第七PMOS管MP7的源极和第八PMOS管MP8的源极均连接电源；
其中，所述预放大电路包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3，其中第一NMOS管MN1的源极、第二NMOS管MN2的源极与第三NMOS管MN3的漏极相连，第三NMOS管MN3的栅极与时钟信号CLK相连，第三NMOS管MN3的源极接地；第一NMOS管MN1的漏极、第一PMOS管MP1的漏极与锁存电路中N端输出缓冲器BufferN的输入端相连，第二NMOS管MN2的漏极、第二PMOS管MP2的漏极与锁存电路中P端输出缓冲器BufferP的输入端相连，且第一NMOS管MN1的栅极连接输入信号Vin，第二NMOS管MN2的栅极连接输入信号Vip；第一PMOS管MP1的栅极与第二PMOS管MP2的栅极连接自关断信号产生电路中第八PMOS管MP8的漏极，且第一PMOS管MP1的源极、第二PMOS管MP2的源极均与电源相连；
其中，所述锁存电路包括第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、N端输出缓冲器BufferN和P端输出缓冲器BufferP，其中第四PMOS管MP4的漏极、第三PMOS管MP3的漏极、第五PMOS管MP5的栅极、第五NMOS管MN5的栅极、第四NMOS管MN4的漏极均与P端输出缓冲器BufferP的输入端相连，第三PMOS管MP3的栅极、第六PMOS管MP6的栅极与时钟信号CLK相连，且第三PMOS管MP3的源极、第四PMOS管MP4的源极、第五PMOS管MP5的源极、第六PMOS管MP6的源极均与电源相连；第四PMOS管MP4的栅极、第四NMOS管MN4的栅极、第五NMOS管MN5的漏极、第五PMOS管MP5的漏极、第六PMOS管MP6的漏极均与N端输出缓冲器BufferN的输入端相连；第四NMOS管MN4的源极、第五NMOS管MN5的源极与第六NMOS管MN6的漏极相连，且第六NMOS管MN6的源极接地；并且，由P端输出缓冲器BufferP的输出端得到输出信号Vop，由N端输出缓冲器BufferN的输出端得到输出信号Von。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910767847.5A CN110445494B (zh) | 2019-08-20 | 2019-08-20 | 一种适用于非环路结构sar adc的自关断比较器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910767847.5A CN110445494B (zh) | 2019-08-20 | 2019-08-20 | 一种适用于非环路结构sar adc的自关断比较器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110445494A CN110445494A (zh) | 2019-11-12 |
| CN110445494B true CN110445494B (zh) | 2022-12-09 |
Family
ID=68436566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910767847.5A Active CN110445494B (zh) | 2019-08-20 | 2019-08-20 | 一种适用于非环路结构sar adc的自关断比较器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110445494B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111446965B (zh) * | 2020-04-14 | 2023-08-25 | 东南大学 | 一种应用于sar adc的高能效全动态比较器 |
| CN111654288A (zh) * | 2020-07-18 | 2020-09-11 | 福州大学 | 一种用于sar adc的二级全动态比较器及其工作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101282117B (zh) * | 2007-04-05 | 2010-06-23 | 中国科学院微电子研究所 | 一种动态比较器 |
| CN104639167B (zh) * | 2015-02-04 | 2018-01-16 | 东南大学 | 一种应用于低功耗Pipeline ADC的比较器 |
| CN105743507B (zh) * | 2016-02-02 | 2018-09-18 | 东南大学 | 一种应用于流水线型adc的低功耗比较器 |
-
2019
- 2019-08-20 CN CN201910767847.5A patent/CN110445494B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110445494A (zh) | 2019-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10666243B2 (en) | High-speed low-power-consumption dynamic comparator | |
| US10079611B1 (en) | Comparator and successive approximation analog-to-digital converter thereof | |
| CN107944099B (zh) | 一种高速高精度比较器电路设计 | |
| CN110445494B (zh) | 一种适用于非环路结构sar adc的自关断比较器 | |
| CN105763192A (zh) | 一种适用于高速模数转换器的低延时比较器 | |
| CN107800413B (zh) | 一种低失调高速动态比较器 | |
| CN105743507A (zh) | 一种应用于流水线型adc的低功耗比较器 | |
| CN111446966B (zh) | 一种应用于sar adc的单相时钟高速低功耗动态比较器 | |
| CN104639167A (zh) | 一种应用于低功耗Pipeline ADC的比较器 | |
| CN112953503B (zh) | 一种高线性度的栅压自举开关电路 | |
| CN216625715U (zh) | 浮空型动态锁存比较器和逐次逼近型模数转换器 | |
| US10461763B2 (en) | Double data rate time interpolating quantizer with reduced kickback noise | |
| CN103051289B (zh) | 低时钟串扰的预放大器、动态比较器及电路 | |
| CN112187226A (zh) | 一种低压低功耗的动态比较器 | |
| CN113114181B (zh) | 一种具有亚稳态抑制技术的高速动态比较器 | |
| Wang et al. | A 1.2 V 1.0-GS/s 8-bit voltage-buffer-free folding and interpolating ADC | |
| CN113067557B (zh) | 一种带电平转换的高速全差分比较器电路 | |
| US20230163777A1 (en) | Comparator and analog to digital converter | |
| CN111162786B (zh) | 一种消除回踢噪声的比较器 | |
| CN115412077A (zh) | 一种高速低功耗的前置锁存比较器 | |
| CN108540131B (zh) | 一种适用于非环路结构sar adc的乱序及校准方法 | |
| US6559787B1 (en) | Apparatus for reducing charge kickback in a dynamic comparator | |
| CN113037288A (zh) | 一种基于Latch的异步逐次逼近转换逻辑结构 | |
| CN206948279U (zh) | 一种高压器件工作在低电压下的全差分低功耗比较器 | |
| Muratore et al. | Very high-speed CMOS comparators for multi-GS/s A/D converters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |