CN110444467A - 多晶硅薄膜半导体衬底的制备方法 - Google Patents

多晶硅薄膜半导体衬底的制备方法 Download PDF

Info

Publication number
CN110444467A
CN110444467A CN201910753004.XA CN201910753004A CN110444467A CN 110444467 A CN110444467 A CN 110444467A CN 201910753004 A CN201910753004 A CN 201910753004A CN 110444467 A CN110444467 A CN 110444467A
Authority
CN
China
Prior art keywords
temperature
polysilicon film
layer polysilicon
preparation
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910753004.XA
Other languages
English (en)
Inventor
魏星
徐洪涛
陈猛
高楠
苏鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Simgui Technology Co Ltd
Original Assignee
Shanghai Simgui Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Simgui Technology Co Ltd filed Critical Shanghai Simgui Technology Co Ltd
Priority to CN201910753004.XA priority Critical patent/CN110444467A/zh
Publication of CN110444467A publication Critical patent/CN110444467A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种多晶硅薄膜半导体衬底的制备方法，其包括如下步骤：提供一衬底；在第一温度下，在所述衬底上生长一第一多晶硅薄膜层；在第二温度下，在所述第一多晶硅薄膜层上生长一第二多晶硅薄膜层，所述第一温度与所述第二温度不同，以释放多晶硅薄膜的应力。本发明采用高低温交替生长多晶硅薄膜层的方法在衬底上生成多晶硅薄膜，其能够释放多晶硅薄膜自身及其与半导体衬底之间的应力，改善多晶硅薄膜半导体衬底的翘曲度及弯曲度。

Description

多晶硅薄膜半导体衬底的制备方法
技术领域
本发明涉及半导体制作领域，尤其涉及一种多晶硅薄膜半导体衬底的制备方法。
背景技术
目前多晶硅薄膜的制备主要分两类：一是在衬底上采用化学气相沉积的方法一步生成多晶硅薄膜。如使用硅源气体在气相条件下分解，高温下沉积到衬底上，形成多晶硅薄膜。常用的化学气相沉积技术有低压化学气相沉积，常压化学气相沉积，等离子增强化学气相沉积以及热丝化学气相沉积。二是先在衬底上生长成非晶硅薄膜，然后通过后处理，使非晶硅晶化来获得多晶硅薄膜。
由于多晶硅薄膜和衬底之间晶格结构的不完全匹配以及应力等因素的影响，沉积多晶硅薄膜后的衬底会有一定程度的弯曲度和翘曲度，且多晶硅薄膜的厚度越厚，衬底的弯曲度和翘曲度越高；另外，多晶硅薄膜中多晶硅晶粒的大小也对衬底的弯曲度和翘曲度有一定的影响。高的弯曲度和翘曲度的会影响后续工艺，限制了具有多晶硅薄膜的衬底的应用。
因此，需要一种改善生长多晶硅薄膜后的衬底弯曲度和翘曲度的方法。
发明内容
本发明所要解决的技术问题是，提供一种多晶硅薄膜半导体衬底的制备方法，其能够释放多晶硅薄膜与所述衬底之间的应力，改善多晶硅薄膜半导体衬底的翘曲度及弯曲度。
为了解决上述问题，本发明提供了一种多晶硅薄膜半导体衬底的制备方法，其包括如下步骤：提供一衬底；在第一温度下，在所述衬底上生长一第一多晶硅薄膜层；在第二温度下，在所述第一多晶硅薄膜层上生长一第二多晶硅薄膜层，所述第一温度与所述第二温度不同，以释放多晶硅薄膜的应力。
进一步，在生长所述第一多晶硅薄膜层之前还包括一预处理步骤：采用氮气或者惰性气体对所述衬底进行预处理，所述预处理的时间小于5分钟。
进一步，生长所述第一多晶硅薄膜层及所述第二多晶硅薄膜层的方法为常压化学气相沉积法。
进一步，生长所述第一多晶硅薄膜层及所述第二多晶硅薄膜层的硅源的气体流量为3～5slm。
进一步，生长所述第一多晶硅薄膜层及所述第二多晶硅薄膜层的硅源为三氯氢硅、二氯氢硅中的一种或两种。
进一步，所述第一温度的范围为850℃～1000℃，所述第二温度的范围为850℃～1000℃。
进一步，所述第一温度小于所述第二温度。
进一步，所述第一温度大于所述第二温度。
本发明为了释放多晶硅薄膜与衬底之间的应力，采用高低温交替的方法在衬底上形成多层多晶硅薄膜。在不同温度下形成的多晶硅薄膜的晶格参数不同，使得多晶硅薄膜自身及其与衬底之间的应力能够被释放，进而改善了多晶硅薄膜半导体衬底的翘曲度及弯曲度。
附图说明
图1是本发明多晶硅薄膜半导体衬底的制备方法的第一具体实施方式的步骤示意图；
图2A～图2C是本发明多晶硅薄膜半导体衬底的制备方法的第一具体实施方式的工艺流程图。
具体实施方式
下面结合附图对本发明提供的多晶硅薄膜半导体衬底的制备方法的具体实施方式做详细说明。
图1是本发明多晶硅薄膜半导体衬底的制备方法的第一具体实施方式的步骤示意图。请参阅图1，所述多晶硅薄膜半导体衬底的制备方法包括如下步骤：步骤S10，提供一衬底；步骤S11，在第一温度下，在所述衬底上生长至少一第一多晶硅薄膜层；步骤S12，在第二温度下，在所述第一多晶硅薄膜上生长至少一第二多晶硅薄膜层，所述第一温度与所述第二温度不同，以释放多晶硅薄膜与衬底之间的应力。
图2A～图2C是本发明多晶硅薄膜半导体衬底的制备方法的第一具体实施方式的工艺流程图。
请参阅步骤S10及图2A，提供一衬底100。
所述衬底100包括但不限于单晶硅衬底。在步骤S10之后，所述制备方法还包括一预处理步骤。具体地说，采用氮气或者惰性气体对所述衬底100进行预处理，以去除氧气，避免氧气影响后续的多晶硅薄膜的生长。所述预处理的时间小于5分钟，优选为2分钟。
请参阅步骤S11及图2B，在第一温度下，在所述衬底100上生长至少一第一多晶硅薄膜层110。
在该步骤中，所述第一温度的范围为850℃～1000℃，优选地，所述第一温度为900℃。进一步，在该步骤中，采用常压化学气相沉积的方法生成所述第一多晶硅薄膜层110，其能快速生长所述第一多晶硅薄膜层110。生长所述第一多晶硅薄膜层110的硅源为三氯氢硅、二氯氢硅中的一种或两种。所述硅源的气体流量为3～5slm。
请参阅步骤S12及图2C，在第二温度下，在所述第一多晶硅薄膜层110上生长至少一第二多晶硅薄膜层120，形成具有多晶硅薄膜层130的半导体衬底。在该步骤中，生长所述第二多晶硅薄膜层120直至第一多晶硅薄膜层110的厚度与第二多晶硅薄膜层120的厚度之和满足预设的多晶硅薄膜层130的厚度。
其中，所述第一温度与所述第二温度不同。具体地说，在本具体实施方式中，所述第一温度小于所述第二温度。所述第二温度的范围为850℃～1000℃，优选地，所述第二温度为950℃。
由于所述第一温度低，所述第二温度高，则所述第一多晶硅薄膜层110的生长速度小于所述第二多晶硅薄膜层120的生长速度，所述第一多晶硅薄膜层110的晶粒尺寸小于所述第二多晶硅薄膜层120的晶粒尺寸。所述第一多晶硅薄膜层110与所述第二多晶硅薄膜层120的晶格参数不同，能够释放所述衬底100与所述第一多晶硅薄膜层110及第二多晶硅薄膜层120之间及所述第一多晶硅薄膜层110及第二多晶硅薄膜层120之间的应力，从而改善具有多晶硅薄膜层的半导体衬底的翘曲度及弯曲度。
其中，可调整不同温度下的生长时间，获得不同厚度的第一多晶硅薄膜层110及第二多晶硅薄膜层120，从而不同程度的改善弯曲度和翘曲度。优选地，所述第一多晶硅薄膜层110的厚度与所述第二多晶硅薄膜层120的厚度相同，以进一步改善具有多晶硅薄膜层的半导体衬底的翘曲度及弯曲度。
进一步，在本具体实施方式中，在步骤S12中，采用常压化学气相沉积的方法生成所述第二多晶硅薄膜层120，其能快速生长所述第二多晶硅薄膜层120。生长所述第二多晶硅薄膜层120的硅源为三氯氢硅、二氯氢硅中的一种或两种。所述硅源的气体流量为3～5slm。
在本发明第一具体实施方式中，采用先低温生长至少一第一多晶硅薄膜层，再高温生长至少一第二多晶硅薄膜层的两步生长多晶硅薄膜层的方法来改善半导体衬底的翘曲度及弯曲度，而在本发明第二具体实施方式中，则是采用先高温生长至少一第一多晶硅薄膜层，再低温生长至少一第二多晶硅薄膜层的两步生长多晶硅薄膜层的方法来改善半导体衬底的翘曲度及弯曲度。
具体地说，在该第二具体实施方式中，所述第一温度的范围为850℃～1000℃，优选地，所述第一温度为950℃；所述第二温度的范围为850℃～1000℃，优选地，所述第二温度为900℃。所述第一多晶硅薄膜层的生长速度大于所述第二多晶硅薄膜层的生长速度，所述第一多晶硅薄膜层的晶粒尺寸大于所述第二多晶硅薄膜层的晶粒尺寸。所述第一多晶硅薄膜层110与所述第二多晶硅薄膜层120的晶格参数不同，能够释放所述衬底100与所述第一多晶硅薄膜层110及第二多晶硅薄膜层120之间及所述第一多晶硅薄膜层110及第二多晶硅薄膜层120之间的应力，从而改善具有多晶硅薄膜层的半导体衬底的翘曲度及弯曲度。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种多晶硅薄膜半导体衬底的制备方法，其特征在于，包括如下步骤：
提供一衬底；
在第一温度下，在所述衬底上生长至少一第一多晶硅薄膜层；
在第二温度下，在所述第一多晶硅薄膜层上生长至少一第二多晶硅薄膜层，所述第一温度与所述第二温度不同，以释放多晶硅薄膜的应力。
2.根据权利要求1所述的制备方法，其特征在于，在生长所述第一多晶硅薄膜层之前还包括一预处理步骤：采用氮气或者惰性气体对所述衬底进行预处理，所述预处理的时间小于5分钟。
3.根据权利要求1所述的制备方法，其特征在于，生长所述第一多晶硅薄膜层及所述第二多晶硅薄膜层的方法为常压化学气相沉积法。
4.根据权利要求3所述的制备方法，其特征在于，生长所述第一多晶硅薄膜层及所述第二多晶硅薄膜层的硅源的气体流量为3～5slm。
5.根据权利要求3所述的制备方法，其特征在于，生长所述第一多晶硅薄膜层及所述第二多晶硅薄膜层的硅源为三氯氢硅、二氯氢硅中的一种或两种。
6.根据权利要求1所述的制备方法，其特征在于，所述第一温度的范围为850℃～1000℃，所述第二温度的范围为850℃～1000℃。
7.根据权利要求1所述的制备方法，其特征在于，所述第一温度小于所述第二温度。
8.根据权利要求1所述的制备方法，其特征在于，所述第一温度大于所述第二温度。
CN201910753004.XA 2019-08-15 2019-08-15 多晶硅薄膜半导体衬底的制备方法 Pending CN110444467A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910753004.XA CN110444467A (zh) 2019-08-15 2019-08-15 多晶硅薄膜半导体衬底的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910753004.XA CN110444467A (zh) 2019-08-15 2019-08-15 多晶硅薄膜半导体衬底的制备方法

Publications (1)

Publication Number Publication Date
CN110444467A true CN110444467A (zh) 2019-11-12

Family

ID=68435714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910753004.XA Pending CN110444467A (zh) 2019-08-15 2019-08-15 多晶硅薄膜半导体衬底的制备方法

Country Status (1)

Country Link
CN (1) CN110444467A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127150A (ja) * 1999-10-29 2001-05-11 Mitsubishi Materials Silicon Corp Ｓｏｉウェーハおよびその製造方法
CN103035502A (zh) * 2012-08-01 2013-04-10 上海华虹Nec电子有限公司 Igbt栅极沟槽多晶硅的填充方法
CN106894080A (zh) * 2015-12-18 2017-06-27 有研半导体材料有限公司 一种大直径硅基多晶硅膜的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127150A (ja) * 1999-10-29 2001-05-11 Mitsubishi Materials Silicon Corp Ｓｏｉウェーハおよびその製造方法
CN103035502A (zh) * 2012-08-01 2013-04-10 上海华虹Nec电子有限公司 Igbt栅极沟槽多晶硅的填充方法
CN106894080A (zh) * 2015-12-18 2017-06-27 有研半导体材料有限公司 一种大直径硅基多晶硅膜的制备方法

Similar Documents

Publication Publication Date Title
TWI751115B (zh) 形成矽鍺錫膜的方法
CN103228827B (zh) 外延碳化硅单晶基板的制造方法
TW200943390A (en) Group III nitride semiconductor crystal growing method, group III nitride semiconductor crystal substrate fabrication method, and group III nitride semiconductor crystal substrate
KR101851578B1 (ko) 대면적 단결정 2 차원 물질의 제조 방법
JP2010157721A5 (zh)
CN113921376A (zh) 一种硅基GaN薄膜及其外延生长方法
US9620461B2 (en) Laminar structure of semiconductor and manufacturing method thereof
JP2006279025A (ja) 非極性ａ面窒化ガリウム単結晶の製造方法
CN114361246A (zh) 一种氧化物缓冲层的外延结构及其制备方法
CN112251810B (zh) 一种二氧化钛单晶外延薄膜的制备方法
CN110444467A (zh) 多晶硅薄膜半导体衬底的制备方法
CN115838971B (zh) 氧化镓薄膜及其制备方法
CN106894080B (zh) 一种大直径硅基多晶硅膜的制备方法
CN116169222A (zh) 一种AlN模板及其制备方法
JP4158607B2 (ja) 半導体基板の製造方法
CN103311100A (zh) 含有非极性m面GaN缓冲层的InN半导体器件的制备方法
CN110400743A (zh) 多晶硅薄膜半导体衬底的制备方法
JP4313000B2 (ja) ３Ｃ−ＳｉＣ半導体の製造方法
JP6927429B2 (ja) ＳｉＣエピタキシャル基板の製造方法
CN101736398A (zh) 一种生长AlInN单晶外延膜的方法
CN112735943B (zh) 硅衬底上生长氮极性ⅲ族氮化物半导体薄膜的制备方法
JP4527090B2 (ja) 半導体基材の製造方法
CN103915320A (zh) 一种通过化学处理缓冲层提高晶体质量的方法
CN109502575B (zh) 一种化学气相淀积制备大面积石墨烯的方法
CN110670138A (zh) 用于氮化铝单晶生长的复合籽晶及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191112