CN110416215A - 只读存储器的单元阵列及其形成方法 - Google Patents
只读存储器的单元阵列及其形成方法 Download PDFInfo
- Publication number
- CN110416215A CN110416215A CN201910698623.3A CN201910698623A CN110416215A CN 110416215 A CN110416215 A CN 110416215A CN 201910698623 A CN201910698623 A CN 201910698623A CN 110416215 A CN110416215 A CN 110416215A
- Authority
- CN
- China
- Prior art keywords
- storage unit
- pmos
- nmos
- drain electrode
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种只读存储器的单元阵列及其形成方法，形成方法包括：提供一半导体衬底，半导体衬底上形成了各存储单元的栅极结构和位于栅极结构两侧的侧墙结构后，采用自对准重掺杂离子注入工艺在栅极结构的两侧的半导体衬底中形成具有相同或不同的离子掺杂类型的源极结构和漏极结构；当源极结构和漏极结构具有相同的离子掺杂类型时，该存储单元所存储的信息为“1”；当源极结构和漏极结构具有不同的离子掺杂类型时，该存储单元所存储的信息为“0”。本发明在编程时无需额外的注入掩膜，工艺步骤简单，存储单元面积小，且存储有信息“0”的存储单元和与存储有信息“1”的存储单元在物理结构上并无差别，难以被反向工程所识别破解，安全性更高。
Description
技术领域
本发明涉及半导体集成电路制造技术领域，尤其是涉及一种只读存储器的单元阵列及其形成方法。
背景技术
随着半导体技术的不断发展，对于高容量的半导体存储装置需求的日益增加，半导体器件的存储速度也不断的提高，可编程只读存储器(Read-Only Memory，ROM)为一种只能读出事先所存数据的固态半导体存储器，其特性是一旦储存资料就无法再将之改变或删除。通常用在不需经常变更资料的电子或电脑系统中，资料并且不会因为电源关闭而消失；由于其具有更加稳定的特性而在系统级芯片(System on a Chip，SOC)中得到广泛的应用，被用作密码存储器。
可编程只读存储器可以根据其编程方式的不同，大致分为如下几种类型：通孔(Via)型只读存储器、扩散层(diffusion layer)型只读存储器和掩模(mask)型只读存储器。
只读存储器器件是由多个存储单元结构组成的，每个存储单元结构都具有原始状态和编程状态以分别表示“0”或“1”，这两种状态是由结构的差别体现的。逻辑的“0”和“1”具体由哪种状态表示取决于应用电路的设计。
具体的，只读存储器所需存储的内容能由用户自己定制，然后通过集成电路制造过程中的相关工艺来实现满足用户需要的ROM编程。
而目前现有的编程工艺，对于通孔型只读存储器和扩散层型只读存储器在经过编程工艺后，其自身的物理结构对应与其未编程时的物理结构相比有着本质上的不同，因此，该通孔型只读存储器和扩散层型只读存储器容易被反向工程所识别破解。
对于掩模型只读存储器，现有的编程工艺通常通过一个额外的掩膜来形成，通过所述掩膜，可以提供不同电流下的存储。由此可知，虽然现有技术中具有实现编程掩模型只读存储器的逻辑方法和手段，但是所述方法需要增加额外的掩膜层，不仅使得制造工序繁琐，而且使得工艺成本增加，因此需要对上述器件及方法进行改进，以便简化工艺降低成本，同时提高器件效率，且不易被反向工程所识别破解。
发明内容
本发明的目的在于提供一种只读存储器的单元阵列及其形成方法，以解决现有技术中只读存储器所存储的内容容易被反向工程所识别并破解，以及现有编程工艺制造工序繁琐，且增加了工艺成本的问题。
为了实现以上目的，本发明通过以下技术方案实现：
一种只读存储器的单元阵列，包括：形成有浅沟槽隔离结构的半导体衬底，所述浅沟槽隔离结构定义出至少一个有源区。
每个所述有源区内形成有多个存储单元。
每一所述存储单元包括：栅极结构，分别位于所述栅极结构两侧的所述半导体衬底中的源极结构和漏极结构；相邻的两个所述存储单元共用一个所述漏极结构。
每一所述存储单元的原始状态为同一所述存储单元源极结构和漏极结构具有相同的离子掺杂类型，此时其所存储的信息为“1”。
每一所述存储单元的编程状态为同一所述存储单元源极结构和漏极结构具有不同的离子掺杂类型，此时其所存储的信息为“0”。
优选地，每一所述存储单元为CMOS存储单元，此时每一所述存储单元可以存储两位信息。
每一所述CMOS存储单元包括：NMOS存储子单元和PMOS存储子单元；
每一NMOS存储子单元还包括：NMOS栅极结构，分别位于所述NMOS栅极结构两侧的所述半导体衬底中的NMOS源极结构和NMOS漏极结构。
每一所述NMOS存储子单元的原始状态为其NMOS源极结构和NMOS漏极结构具有相同的离子掺杂类型，此时其所存储的信息为“1”。
每一所述NMOS存储子单元的编程状态为其NMOS源极结构和NMOS漏极结构具有不同的离子掺杂类型，此时其所存储的信息为“0”。
每一PMOS存储子单元还包括：PMOS栅极结构，分别位于所述PMOS栅极结构两侧的所述半导体衬底中的PMOS源极结构和PMOS漏极结构。
每一所述PMOS存储子单元的原始状态为其PMOS源极结构和PMOS漏极结构具有相同的离子掺杂类型，此时其所存储的信息为“1”。
每一所述PMOS存储子单元的编程状态为其PMOS源极结构和PMOS漏极结构具有不同的离子掺杂类型，此时其所存储的信息为“0”。
进一步的，所述NMOS存储子单元所存储的信息为“1”时，所述NMOS存储子单元的NMOS源极结构和NMOS漏极结构的离子掺杂类型为N型。
所述NMOS存储子单元所存储的信息为“0”时，所述NMOS存储子单元的NMOS源极结构和NMOS漏极结构中的一个离子掺杂类型为N型，另一个为P型。
进一步的，所述PMOS存储子单元所存储的信息为“1”时，所述PMOS存储子单元的PMOS源极结构和PMOS漏极结构的离子掺杂类型为P型。
所述PMOS存储子单元所存储的信息为“0”时，所述PMOS存储子单元的PMOS源极结构和PMOS漏极结构中的一个离子掺杂类型为P型，另一个为N型。
进一步的，多个沿第一方向延伸且沿第二方向排列的字线、多个沿所述第一方向延伸且沿所述第二方向排列的源线、多个沿所述第一方向排列且沿所述第二方向延伸的位线，以及多个漏极接触孔、栅极接触孔和源极接触孔。
位于同一所述有源区中的所述存储单元沿所述第一方向排列成列，且同一列中的每一所述存储单元的所述漏极结构都通过所述漏极接触孔连接到相对应的同一个所述位线。
同一列中的每一所述存储单元的所述栅极结构都通过所述栅极接触孔连接到相对应的同一个所述字线。
同一列中的每一所述存储单元的所述源极结构都通过所述源极接触孔连接到相对应的同一个所述源线。
进一步的，对于各相邻的所述存储单元的结构关系有：当前所述存储单元和前一个所述存储单元共用同一个漏极结构。
当前所述存储单元的所述漏极结构和前一个所述存储单元的所述漏极结构都通过同一所述漏极接触孔连接到所对应的所述位线。
当前所述存储单元的所述源极结构和下一个所述存储单元的所述源极结构相接触，当前所述存储单元的所述源极结构和下一个所述存储单元的所述源极结构都通过同一个所述源极接触孔连接到所对应的所述源线。
每一所述存储单元的所述栅极结构通过一个所述栅极接触孔连接到对应的字线。
另一方面，一种如上文所述的只读存储器的单元阵列的形成方法，包括：
提供一形成有浅沟槽隔离结构的半导体衬底，所述浅沟槽隔离结构定义出至少一个有源区。
每个所述有源区内形成有多个存储单元。
形成所述存储单元的步骤包括：
在所述半导体衬底的全局表面上依次形成栅介质层和多晶硅层；刻蚀所述多晶硅层和栅介质层，以形成栅介质层结构和栅极结构。
在所述半导体衬底的全局表面上形成硬质掩膜层，所述硬质掩膜层覆盖所述栅极结构。
刻蚀所述硬质掩膜层，以在所述栅介质层结构和栅极结构两侧形成侧墙结构。
根据预先设定的各个所述存储单元所需要存储的信息，采用自对准重掺杂离子注入工艺在所述栅极结构的两侧的所述半导体衬底中形成具有相同或不同的离子掺杂类型的源极结构和漏极结构。
当所述源极结构和漏极结构具有相同的离子掺杂类型时，该存储单元所存储的信息为“1”。
当所述源极结构和漏极结构具有不同的离子掺杂类型时，该存储单元所存储的信息为“0”。
进一步的，每一所述存储单元为CMOS存储单元，此时每一所述存储单元可以存储两位信息；每一所述CMOS存储单元包括：NMOS存储子单元和PMOS存储子单元。
根据预先设定的各个所述存储单元所需要存储的信息，在分别形成所述NMOS存储子单元和PMOS存储子单元的栅极结构以及侧墙结构后，采用自对准重掺杂离子注入工艺在所述NMOS存储子单元的NMOS栅极结构的两侧的所述半导体衬底中形成具有相同或不同的离子掺杂类型的NMOS源极结构和NMOS漏极结构；以及在所述PMOS存储子单元的PMOS栅极结构的两侧的所述半导体衬底中形成具有相同或不同的离子掺杂类型的PMOS源极结构和PMOS漏极结构。
当所述NMOS源极结构和NMOS漏极结构具有相同的离子掺杂类型时，具体为采用自对准重掺杂离子注入工艺在所述NMOS存储子单元的NMOS栅极结构的两侧的所述半导体衬底中注入N型重掺杂离子，以形成所述NMOS源极结构和NMOS漏极结构，此时，该所述NMOS存储子单元所存储的信息为“1”。
当所述NMOS源极结构和NMOS漏极结构具有不同的离子掺杂类型时，具体为：首先，向所述NMOS存储子单元的NMOS栅极结构的两侧中的用于形成漏极结构一侧的所述半导体衬底中注入N型重掺杂离子，以形成所述NMOS的漏极结构；之后，向所述NMOS存储子单元的NMOS栅极结构的两侧中的用于形成源极结构一侧的所述半导体衬底中注入P型重掺杂离子，以形成所述NMOS的源极结构，由此，使得位于所述NMOS栅极结构下方的所述半导体衬底内的沟道中形成反向PN结，此时，该所述NMOS存储子单元所存储的信息为“0”。
当所述PMOS源极结构和PMOS漏极结构具有相同的离子掺杂类型时，具体为采用自对准重掺杂离子注入工艺在所述PMOS存储子单元的PMOS栅极结构的两侧的所述半导体衬底中注入P型重掺杂离子，以形成所述PMOS源极结构和PMOS漏极结构，此时，该所述PMOS存储子单元所存储的信息为“1”。
当所述PMOS源极结构和PMOS漏极结构具有不同的离子掺杂类型时，具体为首先，向所述PMOS存储子单元的PMOS栅极结构的两侧中的用于形成漏极结构一侧的所述半导体衬底中注入P型重掺杂离子，以形成所述PMOS的漏极结构；之后，向所述PMOS存储子单元的PMOS栅极结构的两侧中的用于形成源极结构一侧的所述半导体衬底中注入N型重掺杂离子，以形成所述PMOS的源极结构，由此，使得位于所述PMOS栅极结构下方的所述半导体衬底内的沟道中形成反向PN结，此时，该所述PMOS存储子单元所存储的信息为“0”。
进一步的，还包括：在所述半导体衬底的全局表面上形成层间介质层，所述层间介质层覆盖所述栅极结构，在所述层间介质层上形成多个沿第一方向延伸且沿第二方向排列的字线、多个沿所述第一方向延伸且沿所述第二方向排列的源线、多个沿所述第一方向排列且沿所述第二方向延伸的位线，以及在所述层间介质层中形成多个漏极接触孔、栅极接触孔和源极接触孔。
位于同一所述有源区中的所述存储单元沿所述第一方向排列成列，且同一列中的每一所述存储单元的所述漏极结构都通过所述漏极接触孔连接到相对应的同一个所述位线。
同一列中的每一所述存储单元的所述栅极结构都通过所述栅极接触孔连接到相对应的同一个所述字线。
同一列中的每一所述存储单元的所述源极结构都通过所述源极接触孔连接到相对应的同一个所述源线。
进一步的，对于各相邻的所述存储单元的结构关系有：当前所述存储单元和前一个所述存储单元共用同一个漏极结构。
当前所述存储单元的所述漏极结构和前一个所述存储单元的所述漏极结构都通过同一漏极接触孔连接到所对应的所述位线。
当前所述存储单元的所述源极结构和下一个所述存储单元的所述源极结构相接触，当前所述存储单元的所述源极结构和下一个所述存储单元的所述源极结构都通过同一个源极接触孔连接到所对应的所述源线。
每一所述存储单元的所述栅极结构通过一个栅极接触孔连接到对应的字线。
进一步的，还包括：对各相邻的所述存储单元的进行编程，具体为，由于当前所述存储单元和前一个所述存储单元共用同一个漏极结构；则采用自对准重掺杂离子注入工艺对所述当前所述存储单元或前一个所述存储单元的源极结构进行离子注入，使得在所述当前所述存储单元或前一个所述存储单元的栅极结构下方的半导体衬底中的沟道中形成反向PN结，其中，形成所述反向PN结的所述存储单元所存储的信息为“0”，没有形成所述反向PN结的所述存储单元所存储的信息为“1”。
本发明与现有技术相比具有以下优点：
本发明所提供的一种只读存储器的单元阵列及其形成方法，通过提供形成有浅沟槽隔离结构的半导体衬底，所述浅沟槽隔离结构定义出至少一个有源区；每个所述有源区内形成有多个存储单元；形成所述存储单元的步骤包括：在所述半导体衬底的全局表面上依次形成栅介质层和多晶硅层；刻蚀所述多晶硅层和栅介质层，以形成栅极结构；在所述衬底的全局表面上形成硬质掩膜层，所述硬质掩膜层覆盖所述栅极结构；刻蚀所述硬质掩膜层，以在所述栅极结构两侧形成侧墙结构；根据预先设定的各个所述存储单元所需要存储的信息，采用自对准重掺杂离子注入工艺在所述栅极结构的两侧的所述半导体衬底中形成具有相同或不同的离子掺杂类型的源极结构和漏极结构；当所述源极结构和漏极结构具有相同的离子掺杂类型时，该存储单元所存储的信息为“1”；当所述源极结构和漏极结构具有不同的离子掺杂类型时，该存储单元所存储的信息为“0”。
由此可知，本发明通过将对只读存储器的编程工艺与形成所述只读存储器的单元阵列的制备工艺相结合，在形成只读存储器的单元阵列的中的每一存储单元的源漏极结构的过程中可以不采用额外的光罩(掩膜，mask)，即可实现形成所述每一存储单元的源漏极结构的同时，完成对所述只读存储器的编程。
即通过P型重掺杂离子注入工艺和/或N型重掺杂离子注入工艺对所述存储单元的源漏极结构进行选择性的注入来达到编程的目的，并且还能与CMOS的制备工艺兼容，无需额外的注入掩膜，工艺步骤简单，且存储有信息“0”的存储单元和与存储有信息“1”的存储单元在物理结构上并无差别，难以被反向工程所识别破解，即难以物理复制，安全性更高。另外，本发明相邻的存储单元的可共享漏极结构，节省所述只读存储器的单元阵列所占用的面积，即只读存储器的单元阵列的芯片较小，降低成本。
附图说明
图1为现有技术中的通孔型只读存储器的单元阵列的主要结构示意图；
图2为现有技术中的扩散层型只读存储器的单元阵列的主要结构示意图；
图3为现有技术中的掩模型只读存储器的单元阵列的主要结构示意图；
图4为本发明一实施例的只读存储器的单元阵列的主要结构示意图；
图5为沿图4所示的AA方向的一个存储单元的剖面结构示意图。
具体实施方式
承如背景技术所述，目前现有的编程工艺，对于通孔型只读存储器和扩散层型只读存储器在经过编程工艺后，其自身的物理结构对应与其未编程时的物理结构相比有着本质上的不同，因此，该通孔型只读存储器和扩散层型只读存储器容易被反向工程所识别破解。
具体的，对于通孔型只读存储器的编程过程如图1所示，所述通孔型只读存储器含有存储单元阵列，所述存储单元阵列包括：多个纵向延伸的栅极30，相邻的两个栅极30之间形成有一个纵向延伸的源极10，以及多个纵向排列且沿横向延伸的漏极20；对所述通孔型只读存储器进行编程的过程具体为通过对所述漏极20端的通孔(via，或contact,CT)40的有无设置实现对一个存储单元进行“0”或“1”编码；具体的，当存储单元的漏极20端设有通孔40时，所述存储单元有电流流通，其所存储的信息为“1”；当存储单元的漏极20端没有设置通孔40时，所述存储单元无电流流通，其所存储的信息为“0”。经编程的该通孔型只读存储器具有有无通孔的物理结构，容易被反向工程破解，并且相邻的两个存储单元间的漏极端通孔不能共享，所述通孔型只读存储器所占用的面积较大。
对于扩散层型只读存储器的编程过程如图2所示，所述扩散层型只读存储器含有存储单元阵列，所述存储单元阵列包括：多个纵向延伸的栅极31，相邻的两个栅极31之间形成有一个纵向延伸的源极11，以及多个纵向排列且沿横向延伸的漏极21；形成在所述漏极21端上的通孔41，所述通孔41用于将所述漏极21引出。位于所述栅极31下方，相邻的所述源极11和漏极21之间的半导体衬底中具有沟道(channel)(图2中未示出)，对所述扩散层型只读存储器进行编程的方式是通过在扩散层型只读存储器的对应的存储单元的所述沟道中的扩散层(diffusion layer)的有无设置实现对一个存储单元进行“0”或“1”编码；具体的，当存储单元的沟道中设置有扩散层时，所述存储单元有电流流通，其所存储的信息为“1”；当存储单元的沟道中没有设置扩散层时，所述存储单元没有电流流通，其所存储的信息为“0”。由此可知，经编程的该扩散层型只读存储器具有有无扩散层的物理结构，容易被反向工程破解，并且对该扩散层型只读存储器的编程需要更改diffusion layer(一般为制备所述扩散层型只读存储器的制程中的第一层)，其编程的制造周期较长，导致增加时间成本。
对于掩模型只读存储器，现有的编程工艺通常通过一个额外的掩膜来形成，通过所述掩膜，可以提供不同电流下的存储。由此可知，虽然现有技术中具有实现编程掩模型只读存储器的逻辑方法和手段，但是所述方法需要增加额外的掩膜层，不仅使得制造工序繁琐，而且使得工艺成本增加。
具体的，对于掩模型只读存储器的编程过程如图3所示，所述通孔型只读存储器含有存储单元阵列，所述存储单元阵列包括：多个纵向延伸的栅极32，相邻的两个栅极32之间形成有一个纵向延伸的源极12，以及多个纵向排列且沿横向延伸的漏极22；位于所述栅极32下方，相邻的所述源极12和漏极22之间的半导体衬底中具有沟道(channel)(图3中未示出)，对所述掩模型只读存储器进行编程的过程具体为通过调节沟道处的阈值电压的高低进行编程，当沟道处的阈值电压处于低位时，所述存储单元有电流流通，其所存储的信息为“1”；当沟道处的阈值电压处于高位时，所述存储单元无电流流通，其所存储的信息为“0”。由此可知，由于阈值电压的调节需要额外增加一层光罩(掩膜层)，以实现向所述沟道内进行离子注入，进而实现调节所述阈值电压，增加制造成本。
基于上述研究，本实施例提供了一种只读存储器的单元阵列及其形成方法，具体的是，通过提供形成有浅沟槽隔离结构的半导体衬底，所述浅沟槽隔离结构定义出至少一个有源区；每个所述有源区内形成有多个存储单元；形成所述存储单元的步骤包括：在所述半导体衬底的全局表面上依次形成栅介质层和多晶硅层；刻蚀所述多晶硅层和栅介质层，以形成栅极结构；在所述衬底的全局表面上形成硬质掩膜层，所述硬质掩膜层覆盖所述栅极结构；刻蚀所述硬质掩膜层，以在所述栅极结构两侧形成侧墙结构；根据预先设定的各个所述存储单元所需要存储的信息，采用自对准重掺杂离子注入工艺在所述栅极结构的两侧的所述半导体衬底中形成具有相同或不同的离子掺杂类型的源极结构和漏极结构；当所述源极结构和漏极结构具有相同的离子掺杂类型时，该存储单元所存储的信息为“1”；当所述源极结构和漏极结构具有不同的离子掺杂类型时，该存储单元所存储的信息为“0”。
由此可知，本发明通过将对只读存储器的编程工艺与形成所述只读存储器的单元阵列的制备工艺相结合，在形成只读存储器的单元阵列的中的每一存储单元的源漏极结构的过程中可以不采用额外的光罩(掩膜，mask)，即可实现形成所述每一存储单元的源漏极结构的同时，完成对所述只读存储器的编程。
即通过P型重掺杂离子注入工艺和/或N型重掺杂离子注入工艺的对所述存储单元的源漏极结构进行选择性的注入来达到编程的目的，并且还能与CMOS的制备工艺兼容，无需额外的注入掩膜，工艺步骤简单，且存储有信息“0”的存储单元和与存储有信息“1”的存储单元在物理结构上并无差别，难以被反向工程所识别破解，即难以物理复制，安全性更高。另外，本发明相邻的存储单元的可共享漏极结构，节省所述只读存储器的单元阵列所占用的面积，即只读存储器的单元阵列的芯片较小，降低成本。
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
为了清楚，不描述实际一实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际一实施例的开发中，必须作出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个一实施例改变为另一个一实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明一实施例的目的。
结合图4和图5所示，图4示出了本实施例中只读存储器的单元阵列的主要结构示意图；图5示出了如图4所示中的只读存储器的单元阵列的中点线框400所围成的区域的且沿AA方向的剖面示意图。本实施例所提供的一种只读存储器的单元阵列，包括：形成有浅沟槽隔离结构(图中未示出)的半导体衬底500，所述浅沟槽隔离结构定义出至少一个有源区；每个所述有源区内形成有多个存储单元；每一所述存储单元包括：栅极结构130，分别位于所述栅极结构130两侧的所述半导体衬底500中的源极结构110和漏极结构120；相邻的两个所述存储单元共用一个所述漏极结构120；每一所述存储单元的原始状态为同一所述存储单元源极结构110和漏极结构120具有相同的离子掺杂类型，此时其所存储的信息为“1”；每一所述存储单元的编程状态为同一所述存储单元源极结构110和漏极结构120具有不同的离子掺杂类型，此时其所存储的信息为“0”。
进一步的，所述离子掺杂类型包括N型重离子掺杂和P型重离子掺杂。其中，P型重离子掺杂中的掺杂离子可以为硼、铟、镓或铝元素离子；N型重离子掺杂中的掺杂离子可以为磷、锑或砷元素离子。
所述只读存储器的单元阵列还包括：多个沿第一方向延伸的字线(图中未示出)，多个沿第一方向延伸的源线(图中未示出)，以及多个沿第二方向延伸且沿第一方向排列的位线140，其中，第一方向为纵向，第二方向为横向。所述位线140接入该单元阵列的工作电压Vdd。位于同一所述有源区中的所述存储单元沿所述第一方向排列成列，且同一列中的每一所述存储单元的所述漏极结构120都通过漏极接触孔150连接到相对应的同一根所述位线140；同一列中的每一所述存储单元的所述栅极结构130都通过栅极接触孔(图中未示出)连接到相对应的同一根所述字线(图中未示出)；同一列中的每一所述存储单元的所述源极结构110都通过源极接触孔(图中未示出)连接到相对应的同一根所述源线，源线上不同类型的离子掺杂通过半导体衬底500上形成的金属硅化物进行电气连接。
在本实施例中，对于各相邻的所述存储单元的结构关系有：当前所述存储单元和前一个所述存储单元共用同一个漏极结构120；当前所述存储单元的所述漏极结构120和前一个所述存储单元的所述漏极结构120都通过同一所述漏极接触孔150连接到所对应的所述位线140；当前所述存储单元的所述源极结构110和下一个所述存储单元的所述源极结构110相接触，当前所述存储单元的所述源极结构110和下一个所述存储单元的所述源极结构110都通过同一个所述源极接触孔(图中未示出)连接到所对应的所述源线(图中未示出)；每一所述存储单元的所述栅极结构130通过一个所述栅极接触孔(图中未示出)连接到对应的字线(图中未示出)。
在本实施例中，所述只读存储器的单元阵列还包括位于所述栅极结构130下方的栅介质层结构600，具体的，所述栅介质层结构600的材料为二氧化硅。形成于所述栅极结构130和所述栅介质层结构600两侧的侧墙结构700。
根据用户自定义或预先设定的所要存储的信息，各相邻的所述存储单元需要进行编程，具体为，由于当前所述存储单元和前一个所述存储单元共用同一个漏极结构120；则采用自对准重掺杂离子注入工艺对所述当前所述存储单元或前一个所述存储单元的源极结构110进行离子注入，使得在所述当前所述存储单元或前一个所述存储单元的栅极结构130下方的半导体衬底500中的沟道中形成反向PN结，其中，形成所述反向PN结的所述存储单元所存储的信息为“0”，没有形成所述反向PN结的所述存储单元所存储的信息为“1”。
在本实施例中，所述只读存储器的单元阵列中的所有存储单元可以全部为NMOS器件或PMOS器件，当需要对其进行编程时，只需要对待编程的存储单元的在形成源极的制程中，选择性进行重掺杂离子注入工艺即可；具体的，当所有存储单元全部为NMOS器件时，对待编程的存储单元所要形成源极的区域注入P型重掺杂离子，使得在该存储单元的沟道处形成反向PN结，该存储单元内没有电流流通，实现在该存储单元内存储信息“0”。当所有存储单元全部为PMOS器件时，对待编程的存储单元所要形成源极的区域注入N型重掺杂离子，使得在该存储单元的沟道处形成反向PN结，该存储单元内没有电流流通，实现在该存储单元内存储信息“0”。
由此可知，即通过P型重掺杂离子注入工艺和/或N型重掺杂离子注入工艺对所述存储单元的源漏极结构进行选择性的注入来达到对所述只读存储器的单元阵列进行编程的目的，并且还能与CMOS的制备工艺兼容，无需额外的注入掩膜，工艺步骤简单，且存储有信息“0”的存储单元和与存储有信息“1”的存储单元在物理结构上并无差别，难以被反向工程所识别破解，即难以物理复制，安全性更高。另外，本发明相邻的存储单元的可共享漏极结构，节省所述只读存储器的单元阵列所占用的面积，即只读存储器的单元阵列的芯片较小，降低成本。
在一些其他的实施例中，上文所述存储单元为CMOS存储单元，此时每一所述存储单元可以存储两位信息；每一所述CMOS存储单元包括：NMOS存储子单元和PMOS存储子单元，此时相邻的NMOS存储子单元和PMOS存储子单元不共享漏极结构。每一NMOS存储子单元还包括：NMOS栅极结构，分别位于所述NMOS栅极结构两侧的所述半导体衬底中的NMOS源极结构和NMOS漏极结构；每一所述NMOS存储子单元的原始状态为其NMOS源极结构和NMOS漏极结构具有相同的离子掺杂类型，此时其所存储的信息为“1”；每一所述NMOS存储子单元的编程状态为其NMOS源极结构和NMOS漏极结构具有不同的离子掺杂类型，此时其所存储的信息为“0”。每一PMOS存储子单元还包括：PMOS栅极结构，分别位于所述PMOS栅极结构两侧的所述半导体衬底中的PMOS源极结构和PMOS漏极结构；每一所述PMOS存储子单元的原始状态为其PMOS源极结构和PMOS漏极结构具有相同的离子掺杂类型，此时其所存储的信息为“1”。每一所述PMOS存储子单元的编程状态为其PMOS源极结构和PMOS漏极结构具有不同的离子掺杂类型，此时其所存储的信息为“0”。
进一步的，所述NMOS存储子单元所存储的信息为“1”时，所述NMOS存储子单元的NMOS源极结构和NMOS漏极结构的离子掺杂类型为N型；所述NMOS存储子单元所存储的信息为“0”时，所述NMOS存储子单元的NMOS源极结构和NMOS漏极结构中的一个离子掺杂类型为N型，另一个为P型。
进一步的，所述PMOS存储子单元所存储的信息为“1”时，所述PMOS存储子单元的PMOS源极结构和PMOS漏极结构的离子掺杂类型为P型；所述PMOS存储子单元所存储的信息为“0”时，所述PMOS存储子单元的PMOS源极结构和PMOS漏极结构中的一个离子掺杂类型为P型，另一个为N型。
另一方面，基于同一发明构思，本发明还提供一种只读存储器的单元阵列的形成方法，包括：提供一形成有浅沟槽隔离结构(图中未示出)的半导体衬底500，所述浅沟槽隔离结构定义出至少一个有源区；每个所述有源区内形成有多个存储单元；形成所述存储单元的步骤包括：
在所述半导体衬底500的全局表面上依次形成栅介质层(图中未示出)和多晶硅层(图中未示出)；刻蚀所述多晶硅层和栅介质层，以形成栅极结构130和栅介质层结构600；
在所述半导体衬底500的全局表面上形成硬质掩膜层(图中未示出)，所述硬质掩膜层覆盖所述栅极结构130；
刻蚀所述硬质掩膜层，以在所述栅极结构130和栅介质层结构600两侧形成侧墙结构700；
根据预先设定的各个所述存储单元所需要存储的信息，采用自对准重掺杂离子注入工艺在所述栅极结构130的两侧的所述半导体衬底500中形成具有相同或不同的离子掺杂类型的源极结构110和漏极结构120；当所述源极结构110和漏极结构120具有相同的离子掺杂类型时，该存储单元所存储的信息为“1”；当所述源极结构和漏极结构具有不同的离子掺杂类型时，该存储单元所存储的信息为“0”。
进一步的，还包括：在所述半导体衬底500的全局表面上形成层间介质层(图中未示出)，所述层间介质层覆盖所述栅极结构130，在所述层间介质层上形成多个沿第一方向延伸的字线(图中未示出)，多个沿第一方向延伸的源线(图中未示出)，以及多个沿第二方向延伸且沿第一方向排列的位线140，其中，第一方向为纵向，第二方向为横向。所述位线140接入该单元阵列的工作电压Vdd。
在所述层间介质层中形成漏极接触孔150、栅极接触孔(图中未示出)和源极接触孔(图中未示出)；具体形成上述接触孔的工艺与现有技术中的通孔(via或CT)制程相同，在此不再赘述。位于同一所述有源区中的所述存储单元沿所述第一方向排列成列，且同一列中的每一所述存储单元的所述漏极结构120都通过漏极接触孔150连接到相对应的同一根所述位线140；同一列中的每一所述存储单元的所述栅极结构130都通过栅极接触孔(图中未示出)连接到相对应的同一根所述字线(图中未示出)；同一列中的每一所述存储单元的所述源极结构110都通过源极接触孔(图中未示出)连接到相对应的同一根所述源线，源线上不同类型的离子掺杂通过衬底上形成的金属硅化物进行电气连接。
进一步的，对于各相邻的所述存储单元的结构关系有：当前所述存储单元和前一个所述存储单元共用同一个漏极结构120；当前所述存储单元的所述漏极结构120和前一个所述存储单元的所述漏极结构120都通过同一所述漏极接触孔150连接到所对应的所述位线140；当前所述存储单元的所述源极结构110和下一个所述存储单元的所述源极结构110相接触，当前所述存储单元的所述源极结构110和下一个所述存储单元的所述源极结构110都通过同一个所述源极接触孔(图中未示出)连接到所对应的所述源线(图中未示出)，源线上不同类型的离子掺杂通过衬底上形成的金属硅化物进行电气连接；每一所述存储单元的所述栅极结构130通过一个所述栅极接触孔(图中未示出)连接到对应的字线(图中未示出)。
对各相邻的所述存储单元的进行编程的步骤包括：由于当前所述存储单元和前一个所述存储单元共用同一个漏极结构；则采用自对准重掺杂离子注入工艺对所述当前所述存储单元或前一个所述存储单元的源极结构进行离子注入，使得在所述当前所述存储单元或前一个所述存储单元的栅极结构下方的半导体衬底中的沟道中形成反向PN结，其中，形成所述反向PN结的所述存储单元没有电流流通，其所存储的信息为“0”，没有形成所述反向PN结的所述存储单元有电流流通，其所存储的信息为“1”。
在本实施例中，所述只读存储器的单元阵列中的所有存储单元可以全部为NMOS器件或PMOS器件，当需要对其进行编程时，只需要对待编程的存储单元的在形成源极的制程中，选择性进行重掺杂离子注入工艺即可；具体的，当所有存储单元全部为NMOS器件时，对待编程的存储单元所要形成源极的区域注入P型重掺杂离子，使得在该存储单元的沟道处形成反向PN结，该存储单元内没有电流流通，实现在该存储单元内存储信息“0”。当所有存储单元全部为PMOS器件时，对待编程的存储单元所要形成源极的区域注入N型重掺杂离子，使得在该存储单元的沟道处形成反向PN结，该存储单元内没有电流流通，实现在该存储单元内存储信息“0”。
在本实施例中，以所述只读存储器的单元阵列中的所有存储单元全部为NMOS器件为例，继续参考图4和图5，形成所述侧墙结构700之后，如图4所示的双点线框200内全部采用自对准N型重掺杂离子注入工艺进行N型离子注入，用以在所述栅极结构130两侧的半导体衬底500内形成源极结构110和漏极结构120，此时源极结构110和漏极结构120中具有相同的离子掺杂类型，即N型，此时所有存储单元所存储的信息都可为信息“1”。根据预先设定的该单元阵列所要存储的信息，将需要存储信息为“0”的存储单元的源极结构110(如图4所示的虚线框300的区域)内注入P型重掺杂离子，使得该存储单元的沟道内形成反向PN结，进行实现该存储单元内电流不流通，则该存储单元所存储的信息为信息“0”,具体的是可以在形成所述该存储单元的源漏极结构的工艺步骤中，采用N型离子重掺杂工艺向需要存储信息“0”的存储单元的栅极结构130两侧中的用于形成其漏极结构一侧所述半导体衬底内注入N型重掺杂离子，形成N型漏极结构120，采用P型离子重掺杂工艺向需要存储信息“0”的存储单元的栅极结构130两侧中的用于形成其源极结构一侧所述半导体衬底内注入P型重掺杂离子，形成P型源极结构110，使得该存储单元的沟道内形成反向PN结，进行实现该存储单元内电流不流通，则该存储单元所存储的信息为信息“0”。
所述只读存储器的单元阵列中的所有存储单元全部为PMOS器件，则与所述只读存储器的单元阵列中的所有存储单元全部为NMOS器件时的编程过程相反。
进一步的，在一些其他的实施例中，每一所述存储单元为CMOS存储单元，此时每一所述存储单元可以存储两位信息。形成所述CMOS存储单元的过程与现有技术中制备CMOS存储单元的制程工艺相同，在此不再赘述。每一所述CMOS存储单元包括：NMOS存储子单元和PMOS存储子单元；根据预先设定的各个所述存储单元所需要存储的信息，在分别形成所述NMOS存储子单元和PMOS存储子单元的栅极结构以及侧墙结构后，采用自对准重掺杂离子注入工艺在所述NMOS存储子单元的NMOS栅极结构的两侧的所述半导体衬底中形成具有相同或不同的离子掺杂类型的NMOS源极结构和NMOS漏极结构；以及在所述PMOS存储子单元的PMOS栅极结构的两侧的所述半导体衬底中形成具有相同或不同的离子掺杂类型的PMOS源极结构和PMOS漏极结构。
当所述NMOS源极结构和NMOS漏极结构具有相同的离子掺杂类型时，具体为采用自对准重掺杂离子注入工艺在所述NMOS存储子单元的NMOS栅极结构的两侧的所述半导体衬底中注入N型重掺杂离子，以形成所述NMOS源极结构和NMOS漏极结构，此时，该所述NMOS存储子单元所存储的信息为“1”。当所述NMOS源极结构和NMOS漏极结构具有不同的离子掺杂类型时，具体为：首先，向所述NMOS存储子单元的NMOS栅极结构的两侧中的用于形成漏极结构一侧的所述半导体衬底中注入N型重掺杂离子，以形成所述NMOS的漏极结构；之后，向所述NMOS存储子单元的NMOS栅极结构的两侧中的用于形成源极结构一侧的所述半导体衬底中注入P型重掺杂离子，以形成所述NMOS的源极结构，由此，使得位于所述NMOS栅极结构下方的所述半导体衬底内的沟道中形成反向PN结，此时，该所述NMOS存储子单元所存储的信息为“0”。
当所述PMOS源极结构和PMOS漏极结构具有相同的离子掺杂类型时，具体为采用自对准重掺杂离子注入工艺在所述PMOS存储子单元的PMOS栅极结构的两侧的所述半导体衬底中注入P型重掺杂离子，以形成所述PMOS源极结构和PMOS漏极结构，此时，该所述PMOS存储子单元所存储的信息为“1”。
当所述PMOS源极结构和PMOS漏极结构具有不同的离子掺杂类型时，具体为：首先，向所述PMOS存储子单元的PMOS栅极结构的两侧中的用于形成漏极结构一侧的所述半导体衬底中注入P型重掺杂离子，以形成所述PMOS的漏极结构；之后，向所述PMOS存储子单元的PMOS栅极结构的两侧中的用于形成源极结构一侧的所述半导体衬底中注入N型重掺杂离子，以形成所述PMOS的源极结构，由此，使得位于所述PMOS栅极结构下方的所述半导体衬底内的沟道中形成反向PN结，此时，该所述PMOS存储子单元所存储的信息为“0”。
综上所述，本发明通过提供形成有浅沟槽隔离结构的半导体衬底，所述浅沟槽隔离结构定义出至少一个有源区；每个所述有源区内形成有多个存储单元；形成所述存储单元的步骤包括：在所述半导体衬底的全局表面上依次形成栅介质层和多晶硅层；刻蚀所述多晶硅层和栅介质层，以形成栅极结构；在所述衬底的全局表面上形成硬质掩膜层，所述硬质掩膜层覆盖所述栅极结构；刻蚀所述硬质掩膜层，以在所述栅极结构两侧形成侧墙结构；根据预先设定的各个所述存储单元所需要存储的信息，采用自对准重掺杂离子注入工艺在所述栅极结构的两侧的所述半导体衬底中形成具有相同或不同的离子掺杂类型的源极结构和漏极结构；当所述源极结构和漏极结构具有相同的离子掺杂类型时，该存储单元所存储的信息为“1”；当所述源极结构和漏极结构具有不同的离子掺杂类型时，该存储单元所存储的信息为“0”。
由此可知，本发明通过将对只读存储器的编程工艺与形成所述只读存储器的单元阵列的制备工艺相结合，在形成只读存储器的单元阵列的中的每一存储单元的源漏极结构的过程中可以不采用额外的光罩(掩膜，mask)，即可实现形成所述每一存储单元的源漏极结构的同时，完成对所述只读存储器的编程。
即通过P型重掺杂离子注入工艺和/或N型重掺杂离子注入工艺的对所述存储单元的源漏极结构进行选择性的注入来达到编程的目的，并且还能与CMOS的制备工艺兼容，无需额外的注入掩膜，工艺步骤简单，且存储有信息“0”的存储单元和与存储有信息“1”的存储单元在物理结构上并无差别，难以被反向工程所识别破解，即难以物理复制，安全性更高。另外，本发明相邻的存储单元的可共享漏极结构，节省所述只读存储器的单元阵列所占用的面积，即只读存储器的单元阵列的芯片较小，降低成本。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (11)
1.一种只读存储器的单元阵列，其特征在于，包括：形成有浅沟槽隔离结构的半导体衬底，所述浅沟槽隔离结构定义出至少一个有源区；
每个所述有源区内形成有多个存储单元；
每一所述存储单元包括：栅极结构，分别位于所述栅极结构两侧的所述半导体衬底中的源极结构和漏极结构；相邻的两个所述存储单元共用一个所述漏极结构；
每一所述存储单元的原始状态为同一所述存储单元源极结构和漏极结构具有相同的离子掺杂类型，此时其所存储的信息为“1”；
每一所述存储单元的编程状态为同一所述存储单元源极结构和漏极结构具有不同的离子掺杂类型，此时其所存储的信息为“0”。
2.如权利要求1所述的只读存储器的单元阵列，其特征在于，每一所述存储单元为CMOS存储单元，此时每一所述存储单元可以存储两位信息；
每一所述CMOS存储单元包括：NMOS存储子单元和PMOS存储子单元；
每一NMOS存储子单元还包括：NMOS栅极结构，分别位于所述NMOS栅极结构两侧的所述半导体衬底中的NMOS源极结构和NMOS漏极结构；
每一所述NMOS存储子单元的原始状态为其NMOS源极结构和NMOS漏极结构具有相同的离子掺杂类型，此时其所存储的信息为“1”；
每一所述NMOS存储子单元的编程状态为其NMOS源极结构和NMOS漏极结构具有不同的离子掺杂类型，此时其所存储的信息为“0”；
每一PMOS存储子单元还包括：PMOS栅极结构，分别位于所述PMOS栅极结构两侧的所述半导体衬底中的PMOS源极结构和PMOS漏极结构；
每一所述PMOS存储子单元的原始状态为其PMOS源极结构和PMOS漏极结构具有相同的离子掺杂类型，此时其所存储的信息为“1”；
每一所述PMOS存储子单元的编程状态为其PMOS源极结构和PMOS漏极结构具有不同的离子掺杂类型，此时其所存储的信息为“0”。
3.如权利要求2所述的只读存储器的单元阵列，其特征在于，所述NMOS存储子单元所存储的信息为“1”时，所述NMOS存储子单元的NMOS源极结构和NMOS漏极结构的离子掺杂类型为N型；
所述NMOS存储子单元所存储的信息为“0”时，所述NMOS存储子单元的NMOS源极结构和NMOS漏极结构中的一个离子掺杂类型为N型，另一个为P型。
4.如权利要求3所述的只读存储器的单元阵列，其特征在于，所述PMOS存储子单元所存储的信息为“1”时，所述PMOS存储子单元的PMOS源极结构和PMOS漏极结构的离子掺杂类型为P型；
所述PMOS存储子单元所存储的信息为“0”时，所述PMOS存储子单元的PMOS源极结构和PMOS漏极结构中的一个离子掺杂类型为P型，另一个为N型。
5.如权利要求1所述的只读存储器的单元阵列，其特征在于，还包括：多个沿第一方向延伸且沿第二方向排列的字线、多个沿所述第一方向延伸且沿所述第二方向排列的源线、多个沿所述第一方向排列且沿所述第二方向延伸的位线，以及多个漏极接触孔、栅极接触孔和源极接触孔；
位于同一所述有源区中的所述存储单元沿所述第一方向排列成列，且同一列中的每一所述存储单元的所述漏极结构都通过所述漏极接触孔连接到相对应的同一个所述位线；
同一列中的每一所述存储单元的所述栅极结构都通过所述栅极接触孔连接到相对应的同一个所述字线；
同一列中的每一所述存储单元的所述源极结构都通过所述源极接触孔连接到相对应的同一个所述源线。
6.如权利要求5所述的只读存储器的单元阵列，其特征在于，
对于各相邻的所述存储单元的结构关系有：当前所述存储单元和前一个所述存储单元共用同一个漏极结构；
当前所述存储单元的所述漏极结构和前一个所述存储单元的所述漏极结构都通过同一所述漏极接触孔连接到所对应的所述位线；
当前所述存储单元的所述源极结构和下一个所述存储单元的所述源极结构相接触，当前所述存储单元的所述源极结构和下一个所述存储单元的所述源极结构都通过同一个所述源极接触孔连接到所对应的所述源线；
每一所述存储单元的所述栅极结构通过一个所述栅极接触孔连接到对应的字线。
7.一种如权利要求1～6中任一项所述的只读存储器的单元阵列的形成方法，其特征在于，包括：
提供一形成有浅沟槽隔离结构的半导体衬底，所述浅沟槽隔离结构定义出至少一个有源区；
每个所述有源区内形成有多个存储单元；
形成所述存储单元的步骤包括：
在所述半导体衬底的全局表面上依次形成栅介质层和多晶硅层；刻蚀所述多晶硅层和栅介质层，以形成栅介质层结构和栅极结构；
在所述半导体衬底的全局表面上形成硬质掩膜层，所述硬质掩膜层覆盖所述栅极结构；
刻蚀所述硬质掩膜层，以在所述栅介质层结构和栅极结构两侧形成侧墙结构；
根据预先设定的各个所述存储单元所需要存储的信息，采用自对准重掺杂离子注入工艺在所述栅极结构的两侧的所述半导体衬底中形成具有相同或不同的离子掺杂类型的源极结构和漏极结构；
当所述源极结构和漏极结构具有相同的离子掺杂类型时，该存储单元所存储的信息为“1”；
当所述源极结构和漏极结构具有不同的离子掺杂类型时，该存储单元所存储的信息为“0”。
8.如权利要求7所述的只读存储器的单元阵列的形成方法，其特征在于，
每一所述存储单元为CMOS存储单元，此时每一所述存储单元可以存储两位信息；每一所述CMOS存储单元包括：NMOS存储子单元和PMOS存储子单元；
根据预先设定的各个所述存储单元所需要存储的信息，在分别形成所述NMOS存储子单元和PMOS存储子单元的栅极结构以及侧墙结构后，采用自对准重掺杂离子注入工艺在所述NMOS存储子单元的NMOS栅极结构的两侧的所述半导体衬底中形成具有相同或不同的离子掺杂类型的NMOS源极结构和NMOS漏极结构；以及在所述PMOS存储子单元的PMOS栅极结构的两侧的所述半导体衬底中形成具有相同或不同的离子掺杂类型的PMOS源极结构和PMOS漏极结构；
当所述NMOS源极结构和NMOS漏极结构具有相同的离子掺杂类型时，具体为采用自对准重掺杂离子注入工艺在所述NMOS存储子单元的NMOS栅极结构的两侧的所述半导体衬底中注入N型重掺杂离子，以形成所述NMOS源极结构和NMOS漏极结构，此时，该所述NMOS存储子单元所存储的信息为“1”；
当所述NMOS源极结构和NMOS漏极结构具有不同的离子掺杂类型时，具体为：首先，向所述NMOS存储子单元的NMOS栅极结构的两侧中的用于形成漏极结构一侧的所述半导体衬底中注入N型重掺杂离子，以形成所述NMOS的漏极结构；之后，向所述NMOS存储子单元的NMOS栅极结构的两侧中的用于形成源极结构一侧的所述半导体衬底中注入P型重掺杂离子，以形成所述NMOS的源极结构，由此，位于所述NMOS栅极结构下方的所述半导体衬底内的沟道中形成反向PN结，此时，该所述NMOS存储子单元所存储的信息为“0”；
当所述PMOS源极结构和PMOS漏极结构具有相同的离子掺杂类型时，具体为采用自对准重掺杂离子注入工艺在所述PMOS存储子单元的PMOS栅极结构的两侧的所述半导体衬底中注入P型重掺杂离子，以形成所述PMOS源极结构和PMOS漏极结构，此时，该所述PMOS存储子单元所存储的信息为“1”；
当所述PMOS源极结构和PMOS漏极结构具有不同的离子掺杂类型时，具体为：首先，向所述PMOS存储子单元的PMOS栅极结构的两侧中的用于形成漏极结构一侧的所述半导体衬底中注入P型重掺杂离子，以形成所述PMOS的漏极结构；之后，向所述PMOS存储子单元的PMOS栅极结构的两侧中的用于形成源极结构一侧的所述半导体衬底中注入N型重掺杂离子，以形成所述PMOS的源极结构，由此，位于所述PMOS栅极结构下方的所述半导体衬底内的沟道中形成反向PN结，此时，该所述PMOS存储子单元所存储的信息为“0”。
9.如权利要求7所述的只读存储器的单元阵列的形成方法，其特征在于，还包括：在所述半导体衬底的全局表面上形成层间介质层，所述层间介质层覆盖所述栅极结构，在所述层间介质层上形成多个沿第一方向延伸且沿第二方向排列的字线、多个沿所述第一方向延伸且沿所述第二方向排列的源线、多个沿所述第一方向排列且沿所述第二方向延伸的位线，以及在所述层间介质层中形成多个漏极接触孔、栅极接触孔和源极接触孔；
位于同一所述有源区中的所述存储单元沿所述第一方向排列成列，且同一列中的每一所述存储单元的所述漏极结构都通过所述漏极接触孔连接到相对应的同一个所述位线；
同一列中的每一所述存储单元的所述栅极结构都通过所述栅极接触孔连接到相对应的同一个所述字线；
同一列中的每一所述存储单元的所述源极结构都通过所述源极接触孔连接到相对应的同一个所述源线。
10.如权利要求9所述的只读存储器的单元阵列的形成方法，其特征在于，
对于各相邻的所述存储单元的结构关系有：当前所述存储单元和前一个所述存储单元共用同一个漏极结构；
当前所述存储单元的所述漏极结构和前一个所述存储单元的所述漏极结构都通过同一漏极接触孔连接到所对应的所述位线；
当前所述存储单元的所述源极结构和下一个所述存储单元的所述源极结构相接触，当前所述存储单元的所述源极结构和下一个所述存储单元的所述源极结构都通过同一个源极接触孔连接到所对应的所述源线；
每一所述存储单元的所述栅极结构通过一个栅极接触孔连接到对应的字线。
11.如权利要求10所述的所述的只读存储器的单元阵列的形成方法，其特征在于，还包括：对各相邻的所述存储单元的进行编程，具体为，由于当前所述存储单元和前一个所述存储单元共用同一个漏极结构；则采用自对准重掺杂离子注入工艺对所述当前所述存储单元或前一个所述存储单元的源极结构进行离子注入，使得在所述当前所述存储单元或前一个所述存储单元的栅极结构下方的半导体衬底中的沟道中形成反向PN结，其中，形成所述反向PN结的所述存储单元所存储的信息为“0”，没有形成所述反向PN结的所述存储单元所存储的信息为“1”。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910698623.3A CN110416215A (zh) | 2019-07-31 | 2019-07-31 | 只读存储器的单元阵列及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910698623.3A CN110416215A (zh) | 2019-07-31 | 2019-07-31 | 只读存储器的单元阵列及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110416215A true CN110416215A (zh) | 2019-11-05 |
Family
ID=68364553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910698623.3A Pending CN110416215A (zh) | 2019-07-31 | 2019-07-31 | 只读存储器的单元阵列及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110416215A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112185965A (zh) * | 2020-11-12 | 2021-01-05 | 上海华虹宏力半导体制造有限公司 | 一种掩模只读存储器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8283731B2 (en) * | 2010-06-02 | 2012-10-09 | Kilopass Technologies, Inc. | One-time programmable memory |
| CN103022040A (zh) * | 2011-09-28 | 2013-04-03 | 无锡华润上华科技有限公司 | 只读存储器及其制作方法 |
| CN104617097A (zh) * | 2013-11-05 | 2015-05-13 | 上海华虹宏力半导体制造有限公司 | 掩模型只读存储器及其制造方法 |
-
2019
- 2019-07-31 CN CN201910698623.3A patent/CN110416215A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8283731B2 (en) * | 2010-06-02 | 2012-10-09 | Kilopass Technologies, Inc. | One-time programmable memory |
| CN103022040A (zh) * | 2011-09-28 | 2013-04-03 | 无锡华润上华科技有限公司 | 只读存储器及其制作方法 |
| CN104617097A (zh) * | 2013-11-05 | 2015-05-13 | 上海华虹宏力半导体制造有限公司 | 掩模型只读存储器及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112185965A (zh) * | 2020-11-12 | 2021-01-05 | 上海华虹宏力半导体制造有限公司 | 一种掩模只读存储器 |
| CN112185965B (zh) * | 2020-11-12 | 2023-11-10 | 上海华虹宏力半导体制造有限公司 | 一种掩模只读存储器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101643447B1 (ko) | 듀얼 포트 ｓｒａｍ 시스템 | |
| CN102891146B (zh) | 半导体器件 | |
| US8084316B2 (en) | Method of fabricating single transistor floating-body DRAM devices having vertical channel transistor structures | |
| CN100479167C (zh) | 静态随机存取存储单元 | |
| TW200402829A (en) | Deep trench isolation of embedded dram for improved latch-up immunity | |
| TWI566408B (zh) | 積體電路及其製造方法 | |
| TW201511007A (zh) | Ｕ形共用體型記憶胞串 | |
| CN204966056U (zh) | 非易失性存储器以及在半导体芯片上的集成电路 | |
| US7889556B2 (en) | Flash memory having insulating liners between source/drain lines and channels | |
| US20020175359A1 (en) | Semiconductor memory device | |
| ITMI970357A1 (it) | Dispositivo di memoria con matrice di celle di memoria in triplo well e relativo procedimento di fabbricazione | |
| US6160298A (en) | Full CMOS SRAM cell comprising Vcc and Vss buses on both sides of each of complementary data lines on a single level | |
| CN107045880A (zh) | 具有用于高速和低电压的双位存储的高密度rom单元 | |
| CN101872764A (zh) | Otp-rom、其存储单元及其制造、编程和读取方法 | |
| CN104465661B (zh) | 具有并联供电的源极和漏极的使用fn隧穿的nvm器件 | |
| JPH08316343A (ja) | 不揮発性半導体記憶装置 | |
| CN110416215A (zh) | 只读存储器的单元阵列及其形成方法 | |
| CN100431138C (zh) | 制造快闪存储装置的方法 | |
| CN106558334A (zh) | 一种sram存储单元、sram存储器及其控制方法 | |
| CN104103642A (zh) | 非易失性存储器件 | |
| CN106158868A (zh) | 掩膜式只读存储阵列、其制作方法以及存储器的制作方法 | |
| CN103094282B (zh) | P型一次性可编程器件结构 | |
| US20070296007A1 (en) | Shared ground contact isolation structure for high-density magneto-resistive RAM | |
| US10446608B2 (en) | Non-volatile random access memory (NVRAM) | |
| CN104600072B (zh) | 掩模型只读存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191105 |
|
| RJ01 | Rejection of invention patent application after publication |