CN104617097A - 掩模型只读存储器及其制造方法 - Google Patents
掩模型只读存储器及其制造方法 Download PDFInfo
- Publication number
- CN104617097A CN104617097A CN201310544948.9A CN201310544948A CN104617097A CN 104617097 A CN104617097 A CN 104617097A CN 201310544948 A CN201310544948 A CN 201310544948A CN 104617097 A CN104617097 A CN 104617097A
- Authority
- CN
- China
- Prior art keywords
- region
- code devices
- drain region
- source region
- shallow trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 42
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 82
- 229910052760 oxygen Inorganic materials 0.000 claims description 82
- 239000001301 oxygen Substances 0.000 claims description 82
- 239000010410 layer Substances 0.000 claims description 55
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 48
- 229920005591 polysilicon Polymers 0.000 claims description 46
- 239000011229 interlayer Substances 0.000 claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000006213 oxygenation reaction Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种掩模型只读存储器,通过对NMOS存储单元的源区、漏区或栅极结构所覆盖区域设置浅沟槽场氧来将器件的源漏之间的导电通道截断从而实现1编码设置,未设置浅沟槽场氧的源区和漏区还是保持为重掺杂结构、栅极结构所覆盖区域还是保持为P阱结构,这样漏区和同一位线相连的各相邻的NMOS存储单元之间能够共用漏区和源区,不再需要单独设置漏区。本发明还公开了一种掩模型只读存储器的制造方法。本发明能降低器件的面积、提高器件的集成度、降低工艺成本,不需要额外增加新的光罩层,还能降低漏电。
Description
技术领域
本发明涉及半导体集成电路制造领域,特别是涉及一种掩模型只读存储器;本发明还涉及一种掩模型只读存储器的制造方法。
背景技术
可编程只读存储器(Read-Only Memory,ROM)包括掩模型只读存储器(MASK ROM),MASK ROM的内容能由用户自己定制,然后通过集成电路制造过程中的掩模工艺来实现满足用户需要的ROM编程。
现有第一种Mask ROM的通常采用的编码方式为:通过设置漏极端的通孔(Via)的有无对NMOS存储单元器件进行0和1编码,该种编码形成的MASK ROM简称为ViaROM。如图1所示,是现有第一种掩模型只读存储器即Via ROM的NMOS存储单元的剖面图;如图2所示,是现有第一种掩模型只读存储器的版图;掩模型只读存储器形成于硅衬底101上,在所述硅衬底101上形成浅沟槽场氧102隔离结构,由所述浅沟槽场氧102隔离出多个有源区103;在有源区103中形成有P阱。如图1可知,在同一有源区103中形成有2个共用源区109a的NMOS存储单元,虚线框104和105所示区域分别形成有一个NMOS存储单元。各NMOS存储单元包括栅极结构、源区109a和漏区109b,栅极结构包括依次形成于有源区103表面的栅氧化层106、多晶硅栅107和栅极硬掩膜层108,在栅极结构的侧面还形成有侧墙。层间膜110形成于硅衬底101正面并将栅极结构和源漏区覆盖,共用的源区109a通过同一接触孔即通孔11引出;虚线框104所对应的NMOS存储单元的漏区109b通过通孔11引出;虚线框105所对应的NMOS存储单元的漏区109b没有设置通孔。
如图2所示可知,现有第一种掩模型只读存储器的阵列结构为:
包括了多根位线BL,如BL(0)、BL(1)、BL(2)和BL(3);多根字线WL,如WL(0)、WL(1)、WL(2)和WL(3);以及多根接地线GND。所述有源区103和位线BL的关系为,同一根位线BL和多个排列成纵向结构的有源区103相对应,纵向排列的各有源区103之间通过浅沟槽场氧102隔离,每一个有源区103中只形成有两个NMOS存储单元;位于各位线BL的同一位置上的各有源区103组成横向排列结构,横向排列的各有源区103之间也通过浅沟槽场氧102隔离。设置有接触孔111的漏区都通过接触孔和对应的位线BL相连;源区都通过接触孔111和对应的接地线GND相连;各多晶硅栅107连接在一起组成字线WL。
由图1和图2可知,对于虚线框104所对应的NMOS存储单元,当位线BL和字线WL接高电位,接地线GND接地时,所对应的漏区109b和多晶硅栅107都接高电位、源区109a接地,这样NMOS存储单元导通,对应的位线BL电位降低,器件存储的信息为0;而对于虚线框105所对应的NMOS存储单元,当位线BL和字线WL接高电位,接地线GND接地时,多晶硅栅107接高电位、源区109a接地,漏区109b并不和位线BL连接,所以NMOS存储单元断开,对应的位线BL电位保持高电位,器件存储的信息为1。所以现有掩模型只读存储器是通过对漏区109b上是否设置接触孔111来实现对NMOS存储单元的编程。
由图1和图2可知,由于现有第一种掩模型只读存储器需要对漏区上方是否设置接触孔111来进行NMOS存储单元的编程,故每一个NMOS存储单元存储信息完全是由漏区决定的,故无法实现相邻的两个NMOS存储单元共用同一个漏区,所以现有技术只能实现两个相邻的NMOS存储单元之间的源区共用、不能实现漏区工艺,故现有技术中,一个有源区103中只能设置两个NMOS存储单元,各有源区之间必须通过浅沟槽场氧进行隔离,这样漏区的过多的设置以及浅沟槽场氧的过多的设置都大大增加了器件的面积,降低了器件的集成度,提高了工艺成本。
现有第二种Mask ROM通常采用的编码方式为沟道离子注入编码,即通过对器件即NMOS存储单元器件的沟道区进行离子注入来对器件设置不同的开启电压来对器件进行编码,沟道离子注入编码的ROM阵列的由于共用源区或漏区,阵列面积比较小,但是要增加额外的光罩层次。
发明内容
本发明所要解决的技术问题是提供一种掩模型只读存储器,能降低器件的面积、提高器件的集成度、降低工艺成本,能降低器件的漏电以及不需增加额外的光罩层次。为此,本发明还提供一种掩模型只读存储器的制造方法。
为解决上述技术问题,本发明提供的掩模型只读存储器形成于硅衬底上,在所述硅衬底上形成浅沟槽场氧隔离结构,由所述浅沟槽场氧隔离出多个有源区;所述掩模型只读存储器的阵列结构包括多个纵向排列的位线、多个横向排列的字线以及多个横向排列的接地线。
每一根所述位线下方对应有一个或多个所述有源区,在各所述有源区中形成有P阱;在俯视面上,每一根所述位线所对应的各所述有源区的宽度都相同,每一根所述位线所对应的各所述有源区的两根长边都沿所述位线的长度方向且对齐。
所述掩模型只读存储器包括多个NMOS存储单元,各所述NMOS存储单元所存储的信息包括信息1和信息0两种,定义信息1所对应的所述NMOS存储单元为1编码器件,定义信息0所对应的所述NMOS存储单元为0编码器件。
各所述NMOS存储单元都包括:源区、漏区和栅极结构,所述栅极结构包括依次形成于所述硅衬底表面的栅介质层、多晶硅栅和栅极硬掩膜层;所述源区和所述漏区分别位于对应的所述多晶硅栅两侧并和所述多晶硅栅自对准。
各所述NMOS存储单元的所述漏区都通过接触孔和对应的所述位线相连接,各所述NMOS存储单元的所述源区都通过接触孔和对应的所述接地线相连接,各所述NMOS存储单元的所述多晶硅栅都通过接触孔和对应的所述字线相连接。
定义每一根位线所对应的各所述有源区和各所述有源区之间的所述浅沟槽场氧为同列存储区,所述漏区都连接到同一根所述位线的各所述NMOS存储单元都形成于同一所述同列存储区中,位于同一所述同列存储区中的各相邻的所述NMOS存储单元的结构关系有:当前所述NMOS存储单元的所述漏区和前一个所述NMOS存储单元的所述漏区共用同一区域;当前所述NMOS存储单元的所述源区和下一个所述NMOS存储单元的所述源区共用同一区域。
所述0编码器件的结构特征有:所述源区和所述漏区都由形成于所述有源区中的N型重掺杂区组成,所述栅极结构所覆盖的区域为所述有源区,且被所述栅极结构所覆盖的所述有源区用于形成沟道连接所述源区和所述漏区。
所述1编码器件的结构特征为:所述源区、所述漏区和被所述栅极结构所覆盖的区域中的一个以上由所述浅沟槽场氧组成,所述1编码器件中所述浅沟槽场氧将所述源区和所述漏区之间的电连接通道断开;所述源区和所述漏区如果不由所述浅沟槽场氧组成、则由形成于所述有源区中的N型重掺杂区组成,被所述栅极结构所覆盖的区域中如果不由所述浅沟槽场氧组成、则由所述有源区中的所述P阱组成。
进一步的改进是,同一所述同列存储区中,如果两个最邻近的所述0编码器件之间仅包括一个所述1编码器件,则该1编码器件的结构特征为:所述源区和所述漏区都由形成于所述有源区中的N型重掺杂区组成,所述被所述栅极结构所覆盖的区域由所述浅沟槽场氧组成。
进一步的改进是,同一所述同列存储区中,如果两个最邻近的所述0编码器件之间包括偶数个所述1编码器件,偶数个所述1编码器件中的各所述1编码器件的结构特征为:所述源区和所述漏区中的一个是由所述浅沟槽场氧组成,所述源区和所述漏区中的另一个是由形成于所述有源区中的N型重掺杂区组成,所述栅极结构所覆盖的区域为所述有源区,且当前所述1编码器件的由所述浅沟槽场氧组成的所述源区或所述漏区是和邻接的所述1编码器件的所述源区或所述漏区共用。
进一步的改进是,同一所述同列存储区中,如果两个最邻近的所述0编码器件之间包括大于1的奇数个所述1编码器件,奇数个所述1编码器件中的各所述1编码器件的结构特征为:
和其中一个所述0编码器件相隔一个所述1编码器件的所述1编码器件的所述源区、所述漏区和所述栅极结构所覆盖的区域都是由所述浅沟槽场氧组成。
所述源区、所述漏区和所述栅极结构所覆盖的区域都是由所述浅沟槽场氧组成的所述1编码器件之外的其它各所述1编码器件的结构特征为:所述源区和所述漏区中的一个是由所述浅沟槽场氧组成,所述源区和所述漏区中的另一个是由形成于所述有源区中的N型重掺杂区组成,所述栅极结构所覆盖的区域为所述有源区,且当前所述1编码器件的由所述浅沟槽场氧组成的所述源区或所述漏区是和邻接的所述1编码器件的所述源区或所述漏区共用。
进一步的改进是,各所述位线同一位置处所对应的各所述NMOS存储单元排列成一行,同一行的各所述NMOS存储单元的所述源区都通过所述接触孔连接到同一根所述接地线,同一行的各所述NMOS存储单元的所述多晶硅栅都通过所述接触孔连接到同一根所述字线。
为解决上述技术问题,本发明提供的制造掩模型只读存储器的方法包括如下步骤:
步骤一、利用光刻刻蚀工艺在所述硅衬底上形成浅沟槽,由所述浅沟槽定义出所述有源区;在所述浅沟槽中填充氧化硅形成所述浅沟槽场氧;进行P型离子注入在所述有源区中形成所述P阱。
步骤二、在所述硅衬底的表面依次生长所述栅介质层和第一多晶硅层,采用N型离子注入工艺对所述第一多晶硅层进行重掺杂,在所述第一多晶硅层表面淀积第二氮化硅层,由所述第二氮化硅层作为栅极硬掩膜层。
步骤三、用光刻工艺定义出各所述NMOS存储单元的栅极图形;根据光刻定义的栅极图形依次对所述栅极硬掩膜层和所述第一多晶硅层进行刻蚀并形成各所述NMOS存储单元的所述栅极结构,由刻蚀后的所述第一多晶硅层组成所述多晶硅栅。
步骤四、在所述硅衬底正面淀积一层第三介质层,对所述第三介质层进行刻蚀并在所述栅极结构侧面形成由刻蚀后余下的所述第三介质层组成的侧墙。
步骤五、进行N型源漏离子注入形成各所述NMOS存储单元的源区和漏区,注入形成的所述源区或所述漏区和对应的所述栅极结构自对准。
步骤六、然后用光刻工艺定义出接触孔窗口区域,并对所述栅极硬掩膜层进行刻蚀形成所述接触孔窗口并将所述接触孔窗口区域内的所述多晶硅栅表面露出,所述接触孔窗口用于定义所述接触孔和所述多晶硅栅的接触区域。
步骤七、在所述硅衬底正面沉积第一层间膜,所述第一层间膜将所述栅极结构以及所述栅极结构外的区域全部覆盖;对所述第一层间膜进行化学机械研磨使所述第一层间膜表面平坦化;在平坦化后的所述第一层间膜表面沉积第二层间膜。
步骤八、采用光刻工艺定义出接触孔区域;对所述接触孔区域的所述第一层间膜和所述第二层间膜全部去除形成接触孔,和所述源区或所述漏区相连接的所述接触孔的底部区域大小由相邻两个所述栅极结构的所述侧墙之间的距离自定义,和所述多晶硅栅相连接的所述接触孔的底部区域大小由所述接触孔窗口定义。
进一步的改进是,同一所述同列存储区中,如果两个最邻近的所述0编码器件之间仅包括一个所述1编码器件,则该1编码器件的结构特征为:所述源区和所述漏区都由形成于所述有源区中的N型重掺杂区组成,所述被所述栅极结构所覆盖的区域由所述浅沟槽场氧组成。
进一步的改进是,同一所述同列存储区中,如果两个最邻近的所述0编码器件之间包括偶数个所述1编码器件,偶数个所述1编码器件中的各所述1编码器件的结构特征为:所述源区和所述漏区中的一个是由所述浅沟槽场氧组成,所述源区和所述漏区中的另一个是由形成于所述有源区中的N型重掺杂区组成,所述栅极结构所覆盖的区域为所述有源区,且当前所述1编码器件的由所述浅沟槽场氧组成的所述源区或所述漏区是和邻接的所述1编码器件的所述源区或所述漏区共用。
进一步的改进是,同一所述同列存储区中,如果两个最邻近的所述0编码器件之间包括大于1的奇数个所述1编码器件,奇数个所述1编码器件中的各所述1编码器件的结构特征为:
和其中一个所述0编码器件相隔一个所述1编码器件的所述1编码器件的所述源区、所述漏区和所述栅极结构所覆盖的区域都是由所述浅沟槽场氧组成。
所述源区、所述漏区和所述栅极结构所覆盖的区域都是由所述浅沟槽场氧组成的所述1编码器件之外的其它各所述1编码器件的结构特征为:所述源区和所述漏区中的一个是由所述浅沟槽场氧组成,所述源区和所述漏区中的另一个是由形成于所述有源区中的N型重掺杂区组成,所述栅极结构所覆盖的区域为所述有源区,且当前所述1编码器件的由所述浅沟槽场氧组成的所述源区或所述漏区是和邻接的所述1编码器件的所述源区或所述漏区共用。
进一步的改进是,在形成所述自对准接触孔之后还包括步骤:
步骤九、在所述第二层间膜表面淀积金属层,并对所述金属层进行刻蚀形成所述位线、所述字线和所述接地线。
进一步的改进是,在步骤四中的所述第三介质层的淀积工艺之前还包括进行N型轻掺杂漏注入的工艺,所述N型轻掺杂漏注入在各所述NMOS存储单元的所述栅极结构的两侧形成N型轻掺杂漏区,所述N型轻掺杂漏区和各所述NMOS存储单元的所述栅极结构自对准。
本发明通过对NMOS存储单元的源区、漏区或栅极结构所覆盖区域设置浅沟槽场氧来将器件的源漏之间的导电通道截断从而实现1编码设置,未设置浅沟槽场氧的源区和漏区还是保持为重掺杂结构、栅极结构所覆盖区域还是保持为P阱结构,这样漏区和同一位线相连的各相邻的NMOS存储单元之间能够共用漏区和源区,相对于现有第一种掩模型只读存储器,本发明的各NMOS存储单元漏区不再需要单独设置,从而能大大降低器件的面积、提高器件的集成度并降低工艺成本。另外,本发明的0和1的编程是通过浅沟槽场氧实现的,而浅沟槽隔离工艺是现有工艺中本来就需要进行的工艺,所以本发明不需要额外增加新的光罩层,所以不会增加额外的成本。另外,源漏之间的电通道通过浅沟槽场氧隔离,隔离效果更好,能降低器件的漏电。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有第一种掩模型只读存储器的NMOS存储单元的剖面图;
图2是现有第一种掩模型只读存储器的版图;
图3是本发明实施例掩模型只读存储器的NMOS存储单元的剖面图;
图4是本发明实施例掩模型只读存储器的NMOS存储单元的版图。
具体实施方式
如图3所示,是本发明实施例掩模型只读存储器的NMOS存储单元的剖面图;如图4所示,是本发明实施例掩模型只读存储器的版图。本发明实施例掩模型只读存储器形成于硅衬底201上,在所述硅衬底201上形成浅沟槽场氧2隔离结构,由所述浅沟槽场氧2隔离出多个有源区3;所述掩模型只读存储器的阵列结构包括多个纵向排列的位线BL、多个横向排列的字线WL以及多个横向排列的接地线GND;图4中共示意出了8根位线BL即BL(0)、BL(1)、BL(2)、BL(3)、BL(4)、BL(5)、BL(6)和BL(7),7根位线WL即WL(0)、WL(1)、WL(2)、WL(3)、WL(4)、WL(5)和WL(6),4根接地线GND。
每一根所述位线BL下方对应有一个或多个所述有源区3,在各所述有源区3中形成有P阱;在俯视面上,每一根所述位线所对应的各所述有源区3的宽度都相同,每一根所述位线所对应的各所述有源区3的两根长边都沿所述位线的长度方向且对齐。
所述掩模型只读存储器包括多个NMOS存储单元,各所述NMOS存储单元所存储的信息包括信息1和信息0两种,定义信息1所对应的所述NMOS存储单元为1编码器件,定义信息0所对应的所述NMOS存储单元为0编码器件。图4中字线WL和位线BL相交位置处标记的0对应于所述0编码器件,标记的1对应于1编码器件;图3中虚线框11所示区域的所述NMOS存储单元为0编码器件,虚线框12所示区域的所述NMOS存储单元为1编码器件。
各所述NMOS存储单元都包括:源区8a、漏区8b和栅极结构,所述栅极结构包括依次形成于所述硅衬底201表面的栅介质层4、多晶硅栅5和栅极硬掩膜层6;较佳为,所述栅介质层4为栅氧化层,所述栅极硬掩膜层6的材料为氮化硅,在所述栅极结构的侧面形成有由氮化硅组成的侧墙7,所述源区8a和所述漏区8b分别位于对应的所述多晶硅栅5两侧并和所述多晶硅栅5侧面的所述侧墙7自对准。各所述NMOS存储单元还包括轻掺杂漏区,所述轻掺杂漏区分别位于对应的所述多晶硅栅5两侧并和所述多晶硅栅5自对准。
各所述NMOS存储单元的所述漏区8b都通过接触孔10和对应的所述位线BL相连接,各所述NMOS存储单元的所述源区8a都通过接触孔10和对应的所述接地线GND相连接,各所述NMOS存储单元的所述多晶硅栅5都通过接触孔10和对应的所述字线WL相连接。所述接触孔10需要穿过层间膜9。
定义每一根位线BL所对应的各所述有源区3和各所述有源区3之间的所述浅沟槽场氧2为同列存储区,所述漏区8b都连接到同一根所述位线BL的各所述NMOS存储单元都形成于同一所述同列存储区中,位于同一所述同列存储区中的各相邻的所述NMOS存储单元的结构关系有:当前所述NMOS存储单元的所述漏区8b和前一个所述NMOS存储单元的所述漏区8b共用同一区域;当前所述NMOS存储单元的所述源区8a和下一个所述NMOS存储单元的所述源区8a共用同一区域。
如虚线框11所示,所述0编码器件的结构特征有:所述源区8a和所述漏区8b都由形成于所述有源区3中的N型重掺杂区组成,所述栅极结构所覆盖的区域为所述有源区3,且被所述栅极结构所覆盖的所述有源区3用于形成沟道连接所述源区8a和所述漏区8b。
所述1编码器件的结构特征为:所述源区8a、所述漏区8b和被所述栅极结构所覆盖的区域中的一个以上由所述浅沟槽场氧2组成,所述1编码器件中所述浅沟槽场氧2将所述源区8a和所述漏区8b之间的电连接通道断开;所述源区8a和所述漏区8b如果不由所述浅沟槽场氧2组成、则由形成于所述有源区3中的N型重掺杂区组成,被所述栅极结构所覆盖的区域中如果不由所述浅沟槽场氧2组成、则由所述有源区3中的所述P阱组成。如虚线框12所示,被所述栅极结构所覆盖的区域中形成有所述浅沟槽场氧2,所述源区8a和所述漏区8b都由N型重掺杂区组成,这时被所述栅极结构所覆盖的区域中形成的所述浅沟槽场氧2最大宽度小于所述源区8a和所述漏区8b连接的接触孔10之间的最小间距。
如图4所示,各所述位线同一位置处所对应的各所述NMOS存储单元排列成一行,同一行的各所述NMOS存储单元的所述源区8a都通过所述接触孔10连接到同一根所述接地线,同一行的各所述NMOS存储单元的所述多晶硅栅5都通过所述接触孔10连接到同一根所述字线。
同一所述同列存储区中,如果两个最邻近的所述0编码器件之间仅包括一个所述1编码器件,则该1编码器件的结构特征为:所述源区8a和所述漏区8b都由形成于所述有源区3中的N型重掺杂区组成,所述被所述栅极结构所覆盖的区域由所述浅沟槽场氧2组成。这一情形也即对应于存在单独一个所述1编码器件时的设置情况,具体可以参考图4中的位线BL(7)和字线WL(6)相交位置处所对应的所述1编码器件,该1编码器件的字线WL下方有白色区域所示的所述浅沟槽场氧2将位线BL上的所述有源区3断开。
如图4所示,同一所述同列存储区中,如果两个最邻近的所述0编码器件之间包括偶数个所述1编码器件,偶数个所述1编码器件中的各所述1编码器件的结构特征为:所述源区8a和所述漏区8b中的一个是由所述浅沟槽场氧2组成,所述源区8a和所述漏区8b中的另一个是由形成于所述有源区3中的N型重掺杂区组成,所述栅极结构所覆盖的区域为所述有源区3,且当前所述1编码器件的由所述浅沟槽场氧2组成的所述源区8a或所述漏区8b是和邻接的所述1编码器件的所述源区8a或所述漏区8b共用。这一情形具体能参考图4的位线BL(6)所对应的字线WL(3)和字线WL(6)的两个所述0编码器件之间的2个所述1编码器件的结构,将字线WL(4)和字线WL(5)对应的两个所述NMOS存储单元共用的所述源区8a或所述漏区8b设置成所述浅沟槽场氧2即可实现这两个所述NMOS存储单元的1编码。
如图4所示,具体能参考位线BL(0)所对应的字线WL(0)和字线WL(6)的两个所述0编码器件之间的5个所述1编码器件的结构,同一所述同列存储区中,如果两个最邻近的所述0编码器件之间包括大于1的奇数个所述1编码器件,奇数个所述1编码器件中的各所述1编码器件的结构特征为:
和其中一个所述0编码器件相隔一个所述1编码器件的所述1编码器件的所述源区8a、所述漏区8b和所述栅极结构所覆盖的区域都是由所述浅沟槽场氧2组成。所述源区8a、所述漏区8b和所述栅极结构所覆盖的区域都是由所述浅沟槽场氧2组成的所述1编码器件对应于位线BL(0)和字线WL(4)相交位置处的所述NMOS存储单元,该NMOS存储单元和位线BL(0)和字线WL(6)相交位置处的所述0编码器件之间间隔有一个所述1编码器件即位线BL(0)和字线WL(5)相交位置处的所述NMOS存储单元.
所述源区8a、所述漏区8b和所述栅极结构所覆盖的区域都是由所述浅沟槽场氧2组成的所述1编码器件之外的其它各所述1编码器件的结构特征为:所述源区8a和所述漏区8b中的一个是由所述浅沟槽场氧2组成,所述源区8a和所述漏区8b中的另一个是由形成于所述有源区3中的N型重掺杂区组成,所述栅极结构所覆盖的区域为所述有源区3,且当前所述1编码器件的由所述浅沟槽场氧2组成的所述源区8a或所述漏区8b是和邻接的所述1编码器件的所述源区8a或所述漏区8b共用。具体情形请参考,位线BL(0)所对应的所述同列存储区中,字线WL(1)和字线WL(2)相交位置处的所述NMOS存储单元共用的所述源区或漏区都设置为所述浅沟槽场氧2,字线WL(3)和字线WL(4)相交位置处的所述NMOS存储单元共用的所述源区或漏区都设置为所述浅沟槽场氧2,字线WL(4)和字线WL(5)相交位置处的所述NMOS存储单元共用的所述源区或漏区都设置为所述浅沟槽场氧2。
上述大于1的奇数个所述1编码器件的编码也即在偶数个所述1编码器件的编码方法上将剩余的一个也即和一侧的所述0编码器件相间隔一个器件的所述1编码器件的沟道区即所述栅极结构所覆盖区也设置为所述浅沟槽场氧2。
本发明实施例通过对NMOS存储单元的源区8a、漏区8b或栅极结构所覆盖区域设置浅沟槽场氧2来将器件的源漏之间的导电通道截断从而实现1编码设置,未设置浅沟槽场氧2的源区8a和漏区8b还是保持为重掺杂结构、栅极结构所覆盖区域还是保持为P阱结构,这样漏区8b和同一位线相连的各相邻的NMOS存储单元之间能够共用漏区8b和源区8a,相对于现有第一种掩模型只读存储器,本发明实施例各NMOS存储单元漏区8b不再需要单独设置,从而能大大降低器件的面积如面积能够缩小50%左右,从而能大大提高器件的集成度并降低工艺成本。另外,本发明实施例的0和1的编程是通过浅沟槽场氧2实现的,而浅沟槽隔离工艺是现有工艺中本来就需要进行的工艺,所以本发明实施例不需要额外增加新的光罩层,所以不会增加额外的成本。
采用以上单个、偶数个以及奇数个所述1编码器件的编程方法能够使得每一个单独的所述有源区3的都保持较大的长度,避免出现小面积的所述有源区3,因为小面积的所述有源区3在工艺中不容易控制,所以上述设置能使工艺简化。
本发明实施例制造掩模型只读存储器的方法包括如下步骤:
步骤一、利用光刻刻蚀工艺在所述硅衬底201上形成浅沟槽,由所述浅沟槽定义出所述有源区3;在所述浅沟槽中填充氧化硅形成所述浅沟槽场氧2;本步骤一中通过所述浅沟槽场氧2的形成工艺直接进行器件的0和1编程,而浅沟槽隔离(STI)工艺是现有工艺中本来就需要进行的工艺,所以本发明实施例不需要额外增加新的光罩层,所以不会增加额外的成本。
进行P型离子注入在所述有源区3中形成所述P阱。
步骤二、在所述硅衬底201的表面依次生长所述栅介质层4和第一多晶硅层,采用N型离子注入工艺对所述第一多晶硅层进行重掺杂,在所述第一多晶硅层表面淀积第二氮化硅层,由所述第二氮化硅层作为栅极硬掩膜层6。
步骤三、用光刻工艺定义出各所述NMOS存储单元的栅极图形;根据光刻定义的栅极图形依次对所述栅极硬掩膜层6和所述第一多晶硅层进行刻蚀并形成各所述NMOS存储单元的所述栅极结构,由刻蚀后的所述第一多晶硅层组成所述多晶硅栅5。
步骤四、进行N型轻掺杂漏注入的工艺,所述N型轻掺杂漏注入在各所述NMOS存储单元的所述栅极结构的两侧形成N型轻掺杂漏区,所述N型轻掺杂漏区和各所述NMOS存储单元的所述栅极结构自对准。
在所述硅衬底201正面淀积一层第三介质层,对所述第三介质层进行刻蚀并在所述栅极结构侧面形成由刻蚀后余下的所述第三介质层组成的侧墙7。
步骤五、进行N型源漏离子注入形成各所述NMOS存储单元的源区8a和漏区8b,注入形成的所述源区8a或所述漏区8b和对应的所述栅极结构自对准。
步骤六、然后用光刻工艺定义出接触孔10窗口区域,并对所述栅极硬掩膜层6进行刻蚀形成所述接触孔10窗口并将所述接触孔10窗口区域内的所述多晶硅栅5表面露出,所述接触孔10窗口用于定义所述接触孔10和所述多晶硅栅5的接触区域。
步骤七、在所述硅衬底201正面沉积第一层间膜,所述第一层间膜将所述栅极结构以及所述栅极结构外的区域全部覆盖;对所述第一层间膜进行化学机械研磨使所述第一层间膜表面平坦化;在平坦化后的所述第一层间膜表面沉积第二层间膜。所述第一层间膜和所述第二层间膜叠加形成层间膜9。
步骤八、采用光刻工艺定义出接触孔10区域;对所述接触孔10区域的所述第一层间膜和所述第二层间膜全部去除形成接触孔10,和所述源区8a或所述漏区8b相连接的所述接触孔10的底部区域大小由相邻两个所述栅极结构的所述侧墙7之间的距离自定义,和所述多晶硅栅5相连接的所述接触孔10的底部区域大小由所述接触孔10窗口定义。
步骤九、在所述第二层间膜表面淀积金属层,并对所述金属层进行刻蚀形成所述位线BL、所述字线WL和所述接地线GND。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (10)
1.一种掩模型只读存储器,其特征在于:掩模型只读存储器形成于硅衬底上,在所述硅衬底上形成浅沟槽场氧隔离结构,由所述浅沟槽场氧隔离出多个有源区;所述掩模型只读存储器的阵列结构包括多个纵向排列的位线、多个横向排列的字线以及多个横向排列的接地线;
每一根所述位线下方对应有一个或多个所述有源区,在各所述有源区中形成有P阱;在俯视面上,每一根所述位线所对应的各所述有源区的宽度都相同,每一根所述位线所对应的各所述有源区的两根长边都沿所述位线的长度方向且对齐;
所述掩模型只读存储器包括多个NMOS存储单元,各所述NMOS存储单元所存储的信息包括信息1和信息0两种,定义信息1所对应的所述NMOS存储单元为1编码器件,定义信息0所对应的所述NMOS存储单元为0编码器件;
各所述NMOS存储单元都包括:源区、漏区和栅极结构,所述栅极结构包括依次形成于所述硅衬底表面的栅介质层、多晶硅栅和栅极硬掩膜层;所述源区和所述漏区分别位于对应的所述多晶硅栅两侧并和所述多晶硅栅自对准;
各所述NMOS存储单元的所述漏区都通过接触孔和对应的所述位线相连接,各所述NMOS存储单元的所述源区都通过接触孔和对应的所述接地线相连接,各所述NMOS存储单元的所述多晶硅栅都通过接触孔和对应的所述字线相连接;
定义每一根位线所对应的各所述有源区和各所述有源区之间的所述浅沟槽场氧为同列存储区,所述漏区都连接到同一根所述位线的各所述NMOS存储单元都形成于同一所述同列存储区中,位于同一所述同列存储区中的各相邻的所述NMOS存储单元的结构关系有:当前所述NMOS存储单元的所述漏区和前一个所述NMOS存储单元的所述漏区共用同一区域;当前所述NMOS存储单元的所述源区和下一个所述NMOS存储单元的所述源区共用同一区域;
所述0编码器件的结构特征有:所述源区和所述漏区都由形成于所述有源区中的N型重掺杂区组成,所述栅极结构所覆盖的区域为所述有源区,且被所述栅极结构所覆盖的所述有源区用于形成沟道连接所述源区和所述漏区;
所述1编码器件的结构特征为:所述源区、所述漏区和被所述栅极结构所覆盖的区域中的一个以上由所述浅沟槽场氧组成,所述1编码器件中所述浅沟槽场氧将所述源区和所述漏区之间的电连接通道断开;所述源区和所述漏区如果不由所述浅沟槽场氧组成、则由形成于所述有源区中的N型重掺杂区组成,被所述栅极结构所覆盖的区域中如果不由所述浅沟槽场氧组成、则由所述有源区中的所述P阱组成。
2.如权利要求1所述的掩模型只读存储器,其特征在于:同一所述同列存储区中,如果两个最邻近的所述0编码器件之间仅包括一个所述1编码器件,则该1编码器件的结构特征为:所述源区和所述漏区都由形成于所述有源区中的N型重掺杂区组成,所述被所述栅极结构所覆盖的区域由所述浅沟槽场氧组成。
3.如权利要求1所述的掩模型只读存储器,其特征在于:同一所述同列存储区中,如果两个最邻近的所述0编码器件之间包括偶数个所述1编码器件,偶数个所述1编码器件中的各所述1编码器件的结构特征为:所述源区和所述漏区中的一个是由所述浅沟槽场氧组成,所述源区和所述漏区中的另一个是由形成于所述有源区中的N型重掺杂区组成,所述栅极结构所覆盖的区域为所述有源区,且当前所述1编码器件的由所述浅沟槽场氧组成的所述源区或所述漏区是和邻接的所述1编码器件的所述源区或所述漏区共用。
4.如权利要求1所述的掩模型只读存储器,其特征在于:同一所述同列存储区中,如果两个最邻近的所述0编码器件之间包括大于1的奇数个所述1编码器件,奇数个所述1编码器件中的各所述1编码器件的结构特征为:
和其中一个所述0编码器件相隔一个所述1编码器件的所述1编码器件的所述源区、所述漏区和所述栅极结构所覆盖的区域都是由所述浅沟槽场氧组成;
所述源区、所述漏区和所述栅极结构所覆盖的区域都是由所述浅沟槽场氧组成的所述1编码器件之外的其它各所述1编码器件的结构特征为:所述源区和所述漏区中的一个是由所述浅沟槽场氧组成,所述源区和所述漏区中的另一个是由形成于所述有源区中的N型重掺杂区组成,所述栅极结构所覆盖的区域为所述有源区,且当前所述1编码器件的由所述浅沟槽场氧组成的所述源区或所述漏区是和邻接的所述1编码器件的所述源区或所述漏区共用。
5.如权利要求1所述的掩模型只读存储器,其特征在于:各所述位线同一位置处所对应的各所述NMOS存储单元排列成一行,同一行的各所述NMOS存储单元的所述源区都通过所述接触孔连接到同一根所述接地线,同一行的各所述NMOS存储单元的所述多晶硅栅都通过所述接触孔连接到同一根所述字线。
6.一种制造如权利要求1所述的掩模型只读存储器的方法,其特征在于,包括如下步骤:
步骤一、利用光刻刻蚀工艺在所述硅衬底上形成浅沟槽,由所述浅沟槽定义出所述有源区;在所述浅沟槽中填充氧化硅形成所述浅沟槽场氧;进行P型离子注入在所述有源区中形成所述P阱;
步骤二、在所述硅衬底的表面依次生长所述栅介质层和第一多晶硅层,采用N型离子注入工艺对所述第一多晶硅层进行重掺杂,在所述第一多晶硅层表面淀积第二氮化硅层,由所述第二氮化硅层作为栅极硬掩膜层;
步骤三、用光刻工艺定义出各所述NMOS存储单元的栅极图形;根据光刻定义的栅极图形依次对所述栅极硬掩膜层和所述第一多晶硅层进行刻蚀并形成各所述NMOS存储单元的所述栅极结构,由刻蚀后的所述第一多晶硅层组成所述多晶硅栅;
步骤四、在所述硅衬底正面淀积一层第三介质层,对所述第三介质层进行刻蚀并在所述栅极结构侧面形成由刻蚀后余下的所述第三介质层组成的侧墙;
步骤五、进行N型源漏离子注入形成各所述NMOS存储单元的源区和漏区,注入形成的所述源区或所述漏区和对应的所述栅极结构自对准;
步骤六、然后用光刻工艺定义出接触孔窗口区域,并对所述栅极硬掩膜层进行刻蚀形成所述接触孔窗口并将所述接触孔窗口区域内的所述多晶硅栅表面露出,所述接触孔窗口用于定义所述接触孔和所述多晶硅栅的接触区域;
步骤七、在所述硅衬底正面沉积第一层间膜,所述第一层间膜将所述栅极结构以及所述栅极结构外的区域全部覆盖;对所述第一层间膜进行化学机械研磨使所述第一层间膜表面平坦化;在平坦化后的所述第一层间膜表面沉积第二层间膜;
步骤八、采用光刻工艺定义出接触孔区域;对所述接触孔区域的所述第一层间膜和所述第二层间膜全部去除形成接触孔,和所述源区或所述漏区相连接的所述接触孔的底部区域大小由相邻两个所述栅极结构的所述侧墙之间的距离自定义,和所述多晶硅栅相连接的所述接触孔的底部区域大小由所述接触孔窗口定义。
7.如权利要求6所述的方法,其特征在于:同一所述同列存储区中,如果两个最邻近的所述0编码器件之间仅包括一个所述1编码器件,则该1编码器件的结构特征为:所述源区和所述漏区都由形成于所述有源区中的N型重掺杂区组成,所述被所述栅极结构所覆盖的区域由所述浅沟槽场氧组成。
8.如权利要求6所述的方法,其特征在于:同一所述同列存储区中,如果两个最邻近的所述0编码器件之间包括偶数个所述1编码器件,偶数个所述1编码器件中的各所述1编码器件的结构特征为:所述源区和所述漏区中的一个是由所述浅沟槽场氧组成,所述源区和所述漏区中的另一个是由形成于所述有源区中的N型重掺杂区组成,所述栅极结构所覆盖的区域为所述有源区,且当前所述1编码器件的由所述浅沟槽场氧组成的所述源区或所述漏区是和邻接的所述1编码器件的所述源区或所述漏区共用。
9.如权利要求6所述的方法,其特征在于:同一所述同列存储区中,如果两个最邻近的所述0编码器件之间包括大于1的奇数个所述1编码器件,奇数个所述1编码器件中的各所述1编码器件的结构特征为:
和其中一个所述0编码器件相隔一个所述1编码器件的所述1编码器件的所述源区、所述漏区和所述栅极结构所覆盖的区域都是由所述浅沟槽场氧组成;
所述源区、所述漏区和所述栅极结构所覆盖的区域都是由所述浅沟槽场氧组成的所述1编码器件之外的其它各所述1编码器件的结构特征为:所述源区和所述漏区中的一个是由所述浅沟槽场氧组成,所述源区和所述漏区中的另一个是由形成于所述有源区中的N型重掺杂区组成,所述栅极结构所覆盖的区域为所述有源区,且当前所述1编码器件的由所述浅沟槽场氧组成的所述源区或所述漏区是和邻接的所述1编码器件的所述源区或所述漏区共用。
10.如权利要求6所述的方法,其特征在于:在形成所述自对准接触孔之后还包括步骤:
步骤九、在所述第二层间膜表面淀积金属层,并对所述金属层进行刻蚀形成所述位线、所述字线和所述接地线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310544948.9A CN104617097B (zh) | 2013-11-05 | 2013-11-05 | 掩模型只读存储器及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310544948.9A CN104617097B (zh) | 2013-11-05 | 2013-11-05 | 掩模型只读存储器及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104617097A true CN104617097A (zh) | 2015-05-13 |
CN104617097B CN104617097B (zh) | 2017-12-05 |
Family
ID=53151469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310544948.9A Active CN104617097B (zh) | 2013-11-05 | 2013-11-05 | 掩模型只读存储器及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104617097B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106653757A (zh) * | 2017-01-05 | 2017-05-10 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其形成方法 |
CN107359162A (zh) * | 2017-08-31 | 2017-11-17 | 上海华虹宏力半导体制造有限公司 | 扩散层编码掩模型只读存储器及制造方法 |
CN110416215A (zh) * | 2019-07-31 | 2019-11-05 | 上海华虹宏力半导体制造有限公司 | 只读存储器的单元阵列及其形成方法 |
CN112185965A (zh) * | 2020-11-12 | 2021-01-05 | 上海华虹宏力半导体制造有限公司 | 一种掩模只读存储器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4630237A (en) * | 1984-07-28 | 1986-12-16 | Nippon Telegraph & Telephone | Read-only memory and method of manufacturing the same |
US5573966A (en) * | 1995-09-25 | 1996-11-12 | United Microelectronics Corporation | Method for making a read-only memory device having trenches |
US6001691A (en) * | 1996-11-25 | 1999-12-14 | United Microelectronics Corp. | Method of manufacturing a triple level ROM |
US6323091B1 (en) * | 1999-07-16 | 2001-11-27 | Zilog, Inc. | Method of forming semiconductor memory device with LDD |
US20040188777A1 (en) * | 2003-03-31 | 2004-09-30 | Macronix International Co., Ltd. | Mixed signal embedded mask ROM with virtual ground array and method for manufacturing same |
CN100414708C (zh) * | 2002-11-26 | 2008-08-27 | 斯班逊有限公司 | 制造横向掺杂沟道的方法和半导体单元的阵列 |
-
2013
- 2013-11-05 CN CN201310544948.9A patent/CN104617097B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4630237A (en) * | 1984-07-28 | 1986-12-16 | Nippon Telegraph & Telephone | Read-only memory and method of manufacturing the same |
US5573966A (en) * | 1995-09-25 | 1996-11-12 | United Microelectronics Corporation | Method for making a read-only memory device having trenches |
US6001691A (en) * | 1996-11-25 | 1999-12-14 | United Microelectronics Corp. | Method of manufacturing a triple level ROM |
US6323091B1 (en) * | 1999-07-16 | 2001-11-27 | Zilog, Inc. | Method of forming semiconductor memory device with LDD |
CN100414708C (zh) * | 2002-11-26 | 2008-08-27 | 斯班逊有限公司 | 制造横向掺杂沟道的方法和半导体单元的阵列 |
US20040188777A1 (en) * | 2003-03-31 | 2004-09-30 | Macronix International Co., Ltd. | Mixed signal embedded mask ROM with virtual ground array and method for manufacturing same |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106653757A (zh) * | 2017-01-05 | 2017-05-10 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其形成方法 |
CN106653757B (zh) * | 2017-01-05 | 2019-05-10 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其形成方法 |
CN107359162A (zh) * | 2017-08-31 | 2017-11-17 | 上海华虹宏力半导体制造有限公司 | 扩散层编码掩模型只读存储器及制造方法 |
CN110416215A (zh) * | 2019-07-31 | 2019-11-05 | 上海华虹宏力半导体制造有限公司 | 只读存储器的单元阵列及其形成方法 |
CN112185965A (zh) * | 2020-11-12 | 2021-01-05 | 上海华虹宏力半导体制造有限公司 | 一种掩模只读存储器 |
CN112185965B (zh) * | 2020-11-12 | 2023-11-10 | 上海华虹宏力半导体制造有限公司 | 一种掩模只读存储器 |
Also Published As
Publication number | Publication date |
---|---|
CN104617097B (zh) | 2017-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101119774B1 (ko) | 반도체 소자 및 그 형성방법 | |
CN105122455B (zh) | 具有自对准的浮栅和擦除栅的非易失性存储器单元及其制造方法 | |
KR101205143B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR101813820B1 (ko) | 스플릿-게이트 비-휘발성 메모리 셀 용 자체-정렬 소스의 형성 | |
CN102214578B (zh) | 半导体器件及其制造方法 | |
CN106415851B (zh) | 具有自对准的浮栅和擦除栅的非易失性存储器单元及其制造方法 | |
KR101139987B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR101087895B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
KR20030079811A (ko) | 매립된 소스선 및 플로팅 게이트를 갖는 플로팅 게이트메모리 셀들의 반도체 메모리 어레이를 형성하는 자기정렬 방법 및 그것에 의해 형성된 메모리 어레이 | |
US20150076578A1 (en) | Nonvolatile semiconductor storage device | |
CN104617097A (zh) | 掩模型只读存储器及其制造方法 | |
JP4972918B2 (ja) | 半導体装置及びその製造方法 | |
US20100203696A1 (en) | Semiconductor device and method for manufacturing the same | |
KR20120080096A (ko) | 반도체 소자 및 그 형성방법 | |
KR20110076065A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
KR101150601B1 (ko) | 반도체 소자 및 그 제조 방법 | |
CN104662647B (zh) | 用单个多晶硅层形成浮动栅极存储单元的半导体存储阵列的自对准方法 | |
CN104600072A (zh) | 掩模型只读存储器及其制造方法 | |
US20140141593A1 (en) | Semiconductor device and method for forming the same | |
KR20120020550A (ko) | 공통 소스 라인 상의 공극을 갖는 비휘발성 메모리 소자 및 그 제조방법 | |
KR20110075937A (ko) | 반도체 소자의 제조 방법 | |
KR101120175B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR101128885B1 (ko) | 반도체 소자의 형성 방법 | |
CN104600071B (zh) | 掩模型只读存储器及制造方法 | |
US20170148902A1 (en) | Method Of Manufacturing A Non-volatile Memory Cell And Array Having A Trapping Charge Layer In A Trench |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |