CN110400841B - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN110400841B CN110400841B CN201810371125.3A CN201810371125A CN110400841B CN 110400841 B CN110400841 B CN 110400841B CN 201810371125 A CN201810371125 A CN 201810371125A CN 110400841 B CN110400841 B CN 110400841B
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- layer
- mask
- electrode
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 89
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 238000011049 filling Methods 0.000 claims description 2
- 238000005137 deposition process Methods 0.000 description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 13
- 238000005240 physical vapour deposition Methods 0.000 description 12
- 238000000059 patterning Methods 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 230000000873 masking effect Effects 0.000 description 7
- 229910044991 metal oxide Inorganic materials 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- 150000004706 metal oxides Chemical class 0.000 description 6
- 238000000576 coating method Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052699 polonium Inorganic materials 0.000 description 2
- HZEBHPIOVYHPMT-UHFFFAOYSA-N polonium atom Chemical compound [Po] HZEBHPIOVYHPMT-UHFFFAOYSA-N 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- NRVQHRXZCZWHMD-UHFFFAOYSA-N [Si](=O)=O.[Hf] Chemical compound [Si](=O)=O.[Hf] NRVQHRXZCZWHMD-UHFFFAOYSA-N 0.000 description 1
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 description 1
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- ZQXQADNTSSMHJI-UHFFFAOYSA-N hafnium(4+) oxygen(2-) tantalum(5+) Chemical compound [O-2].[Ta+5].[Hf+4] ZQXQADNTSSMHJI-UHFFFAOYSA-N 0.000 description 1
- KQHQLIAOAVMAOW-UHFFFAOYSA-N hafnium(4+) oxygen(2-) zirconium(4+) Chemical compound [O--].[O--].[O--].[O--].[Zr+4].[Hf+4] KQHQLIAOAVMAOW-UHFFFAOYSA-N 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- KUVFGOLWQIXGBP-UHFFFAOYSA-N hafnium(4+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Hf+4] KUVFGOLWQIXGBP-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Abstract
本发明提供了半导体装置及其制造方法，此方法包含提供具有第一导电型的基底，在基底上形成具有第一导电型的磊晶层，在磊晶层中形成沟槽，在沟槽中和磊晶层的顶表面上形成第一绝缘层，在第一绝缘层上依序形成遮罩电极和遮罩层，使用遮罩层移除第一绝缘层的一部分，其中在移除第一绝缘层的此部分之后，第一绝缘层的顶表面高于遮罩电极的顶表面，移除遮罩层，在第一绝缘层和遮罩电极上形成第二绝缘层，在第二绝缘层上形成栅极电极，在磊晶层中形成具有第二导电型的阱，第二导电型不同于第一导电型，以及在阱中形成具有第一导电型的重掺杂区。
Description
技术领域
本发明实施例有关于半导体技术，特别为有关于分裂式栅极(split-gate)沟槽功率金属氧化物半导体场效晶体管(trench power metal oxide semiconductor fieldeffect transistor，trench power MOSFET)及其制造方法。
背景技术
高压元件技术应用于高电压与高功率的集成电路，传统的功率晶体管为了达到高耐压及高电流，驱动电流的流动由平面方向发展为垂直方向。目前发展出具有沟槽式栅极(trench gate)的金属氧化物半导体场效晶体管(MOSFET)，能够有效地降低导通电阻，且具有较大电流处理能力。
近年来，更研发出分裂式栅极(split-gate)沟槽结构。分裂式栅极沟槽功率金属氧化物半导体场效应晶体管主要包括在栅极沟槽中的上下设置的两个电极，其中一个电极作为栅极电极，主要控制着金属氧化物半导体场效应晶体管的电流通道的形成，另一个电极则作为遮罩电极，位于栅极电极的正下方，例如可以降低漏极电极与栅极电极之间的寄生电容。然而，在制造分裂式栅极沟槽结构时，容易产生逆向栅极漏电(IGSSR leakage)。
因此，有必要寻求分裂式栅极沟槽功率金属氧化物半导体场效晶体管及其制造方法，其能够解决或改善上述的问题。
发明内容
本发明的一些实施例提供半导体装置的制造方法，包括：提供具有第一导电型的基底；在基底上形成具有第一导电型的磊晶层；在磊晶层中形成沟槽；在沟槽中和磊晶层的顶表面上形成第一绝缘层；在第一绝缘层上依序形成遮罩电极和遮罩层；使用遮罩层移除第一绝缘层的一部分，其中在移除第一绝缘层的此部分之后，第一绝缘层的顶表面高于遮罩电极的顶表面；移除遮罩层；在第一绝缘层和遮罩电极上形成第二绝缘层；在第二绝缘层上形成栅极电极；在磊晶层中形成具有第二导电型的阱，第二导电型不同于第一导电型；以及在阱上形成具有第一导电型的重掺杂区。
本发明的一些实施例提供半导体装置，包括：基底，具有第一导电型；磊晶层，具有第一导电型，设置于基底上，且磊晶层内具有沟槽；阱，设置于磊晶层上，且具有不同于第一导电型的第二导电型；重掺杂区，设置于阱上，且具有第一导电型；遮罩电极，设置于沟槽中，其中遮罩电极通过第一绝缘层与磊晶层隔开，且第一绝缘层的顶表面高于遮罩电极的顶表面；以及栅极电极，设置于沟槽中且位于遮罩电极上方，其中栅极电极通过第二绝缘层与磊晶层和遮罩电极隔开。
本发明的有益效果在于，通过遮罩层的设置，在移除第一绝缘层的一部分的期间，可避免过度移除第一绝缘层，即可避免第一绝缘层底切的现象。通过遮罩层的设置，在移除第一绝缘层的一部分之后，第一绝缘层的余留部分的顶表面可高于遮罩电极的顶表面。因此，在沉积第二绝缘层之后，第二绝缘层在第一绝缘层和遮罩电极上方形成的轮廓较不易发生逆向栅极漏电。此外，第二绝缘层在第一绝缘层和遮罩电极上方形成的轮廓也可降低栅极-漏极间电荷，进一步提升半导体装置的效能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1A-图1L显示依据本发明的一些实施例的半导体装置的制造方法在各阶段的剖面示意图。
附图标号：
100 半导体装置；
101 基底；
102 磊晶层；
103 图案化遮罩；
103a 开口；
104 沟槽；
105、105’ 第一绝缘层；
106 遮罩电极；
107 遮罩材料层；
107’ 遮罩层；
108 第二绝缘层；
109 栅极电极；
110 第三绝缘层；
111 阱；
112 重掺杂区；
113 第一金属层；
T1、T2、T3、T4 厚度。
具体实施方式
以下说明本发明实施例的半导体装置及其制造方法。然而，可轻易了解本发明实施例提供许多合适的发明概念而可实施于广泛的各种特定背景。所揭示的特定实施例仅用于说明以特定方法制作及使用本发明，并非用以局限本发明的范围。再者，在本发明实施例的图式及说明内容中使用相同的标号来表示相同或相似的部件。
请参照图1A-图1L，其显示出依据本发明的一些实施例的形成图1L所示的半导体装置100的制造方法在各阶段的剖面示意图。可在图1A-图1L所述的阶段之前、期间、及/或之后提供额外的操作。在不同的实施例中，可移动、删除或置换前述的一些操作。可加入额外的部件到半导体装置。在不同的实施例中，可移动、删除或置换以下所述的一些部件。
依据一些实施例，如图1A所示，提供具有第一导电型的基底101，且作为半导体装置100的漏极(Drain，D)。在一些实施例中，基底101可由硅或其他半导体材料制成，或者，基底101可包含其他元素半导体材料，例如锗(Ge)。在一些实施例中，基底101可由化合物半导体制成，例如碳化硅、氮化镓、砷化镓、砷化铟或磷化铟。在一些实施例中，基底101由合金半导体制成，例如硅锗、碳化硅锗、磷化砷镓或磷化铟镓。一些实施例中，基底101包含绝缘层上覆硅(silicon-on-insulator，SOI)基底或其他合适的基底。在本实施例中，第一导电型为n型，但并不限定于此。在一些其他实施例中，第一导电型也可为p型。
随后，依据一些实施例，进行磊晶成长(epitaxial growth)制程，在基底101上形成磊晶层102，半导体基底101和磊晶层102具有相同的导电型，例如第一导电型。在本实施例中，磊晶层102为n型。在一些实施例中，磊晶成长制程可为金属有机物化学气相沉积法(metal organic chemical vapor deposition，MOCVD)、电浆增强化学气相沉积法(plasma-enhanced CVD，PECVD)、分子束磊晶法(molecular beam epitaxy，MBE)、氢化物气相磊晶法(hydride vapour phase epitaxy，HVPE)、液相磊晶法(liquid phase epitaxy，LPE)、氯化物气相磊晶法(Cl-VPE)、其他合适的制程方法或前述的组合。
接着，依据一些实施例，如图1B所示，通过光刻图案化制程在磊晶层102上形成图案化遮罩103，图案化遮罩103具有开口103a。在本实施例中，图案化遮罩103的材料可为光刻胶材料。在一些其他实施例中，图案化遮罩103的材料可为由氧化物层和氮化物层所组成的硬遮罩(hard mask)。在一些实施例中，光刻图案化制程包含光刻胶涂布(例如，自旋涂布)、软烤、遮罩对准、曝光、曝光后烤、光刻胶显影、清洗及干燥(例如，硬烤)、其他合适制程或前述的组合。
依据一些实施例，如图1C所示，在形成图案化遮罩103之后，经由图案化遮罩103的开口103a对磊晶层102实施刻蚀制程，以在磊晶层102中形成沟槽104。在一些实施例中，刻蚀制程可为干刻蚀制程、湿刻蚀制程、电浆刻蚀制程、反应性离子刻蚀制程、其他合适的制程或前述的组合。在形成沟槽104之后，移除图案化遮罩103。应理解的是，图1C所示的沟槽104尺寸、形状、及位置仅为例示，而非用以限制本发明实施例。
依据一些实施例，如图1D所示，通过氧化制程在沟槽104中和磊晶层102的顶表面上形成第一绝缘层105，并对第一绝缘层105实施退火制程，以增加第一绝缘层105的致密度。在一些实施例中，第一绝缘层105具有均匀的厚度T1。在一些实施例中，厚度T1在50nm至500nm的范围内。可根据半导体装置的元件尺寸及设计需要而调整第一绝缘层105的厚度T1。在一些实施例中，第一绝缘层105可为氧化硅、氧化锗、其它合适的半导体氧化物材料或前述的组合。在一些实施例中，氧化制程可为热氧化法、自由基氧化法或其他合适的制程。在一些实施例中，退火制程可为快速热退火(rapid thermal annealing，RTA)制程。
依据一些实施例，如图1E所示，通过沉积制程、光刻图案化制程及刻蚀制程在沟槽104中的第一绝缘层105上形成遮罩电极106。在本实施例中，遮罩电极106填入沟槽104的下部而未填满沟槽104，且第一绝缘层105围绕遮罩电极106。在一些实施例中，遮罩电极106具有均匀的厚度T2。在一些实施例中，厚度T2在500nm至5000nm的范围内。可根据半导体装置的元件尺寸及设计需要而调整遮罩电极106的厚度T2。在一些实施例中，遮罩电极106的材料可为一或多层结构，且由非晶硅、多晶硅、一或多种金属、金属氮化物、金属硅化物、导电金属氧化物或前述的组合所形成。明确而言，前述金属可包括但不限于钼(Mo)、钨(W)、钛(Ti)、钽(Ta)、铂(Pt)或铪(Hf)。上述金属氮化物可包括但不限于氮化钼(MoN)、氮化钨(WN)、氮化钛(TiN)以及氮化钽(TaN)。前述金属硅化物可包括但不限于硅化钨(WSix)。前述导电金属氧化物可包括但不限于钌金属氧化物(RuO2)以及铟锡金属氧化物(indium tinoxide，ITO)。在一些实施例中，沉积制程可为物理气相沉积(physical vapor deposition，PVD)制程、化学气相沉积(CVD)制程、其他合适的制程或前述的组合。在一些实施例中，光刻图案化制程包含光刻胶涂布(例如，自旋涂布)、软烤、遮罩对准、曝光、曝光后烤、光刻胶显影、清洗及干燥(例如，硬烤)、其他合适的制程或前述的组合。在一些实施例中，刻蚀制程可为干刻蚀制程、湿刻蚀制程、电浆刻蚀制程、反应性离子刻蚀制程、其他合适的制程或前述的组合。
接着，依据一些实施例，如图1F所示，在第一绝缘层105和遮罩电极106上形成遮罩材料层107。在一些实施例中，遮罩材料层107填满沟槽104的余留部分。在一些实施例中，遮罩材料层107的材料相同于图案化遮罩103的材料。在一些其他实施例中，遮罩材料层107的材料不同于图案化遮罩103的材料。在一些实施例中，通过沉积制程或涂布制程形成遮罩材料层107。
依据一些实施例，如图1G所示，移除遮罩材料层107的一部分以形成遮罩层107’，并在遮罩层107’上保留沟槽104的一余留空间。在一些实施例中，第一绝缘层105围绕遮罩层107’。在一些实施例中，遮罩层107’具有均匀的厚度T3。在一些实施例中，厚度T3在50nm至500nm的范围内。可根据半导体装置的元件尺寸及设计需要而调整遮罩层107’的厚度T3。在一些实施例中，遮罩层107’的厚度T3小于遮罩电极106的厚度T2。
接着，依据一些实施例，如图1H所示，以遮罩层107’作为遮罩移除第一绝缘层105的一部分，保留第一绝缘层105’。在本实施例中，第一绝缘层105’的顶表面高于遮罩电极106的顶表面，且第一绝缘层105’的顶表面低于遮罩层107’的顶表面。在一些实施例中，第一绝缘层105’也具有均匀的厚度T1。在一些实施例中，在移除制程中，移除第一绝缘层105在磊晶层102的顶表面上的部分以及第一绝缘层105在沟槽104中的上部部分，以暴露出沟槽104中的磊晶层102的一部分。在本实施例中，在形成第一绝缘层105’之后，移除遮罩层107’。
依据一些实施例，如图1I所示，通过沉积制程在磊晶层102、第一绝缘层105’和遮罩电极106上形成第二绝缘层108。在一些实施例中，第二绝缘层108具有均匀的厚度T4。在一些实施例中，厚度T4在10nm至200nm的范围内。可根据半导体装置的元件尺寸及设计需要而调整第二绝缘层108的厚度T4。在一些实施例中，第一绝缘层105’(或第一绝缘层105)的厚度T1大于第二绝缘层108的厚度T4。在本实施例中，第二绝缘层108在第一绝缘层105’和遮罩电极106上方形成阶梯状上表面，且第二绝缘层108在第一绝缘层105’上的第一部分高于第二绝缘层108在遮罩电极106上的第二部分。在一些其他实施例中，第二绝缘层108在第一绝缘层105’和遮罩电极106上方形成U形上表面。在一些实施例中，第二绝缘层108可为氧化硅、氧化铪、氧化锆、氧化铝、二氧化铝铪合金、二氧化硅铪、氮氧化硅铪、氧化钽铪、氧化钛铪、氧化锆铪、其它合适的高介电常数(high-k)介电材料或前述的组合。在一些实施例中，第二绝缘层108的材料不同于第一绝缘层105’的材料。在一些其他实施例中，第二绝缘层108的材料相同于第一绝缘层105’的材料。在本实施例中，沉积制程为顺应性沉积制程，且可为物理气相沉积(PVD)制程、化学气相沉积(CVD)制程、其他合适的制程或前述的组合。
依据一些实施例，如图1J所示，通过沉积制程、光刻图案化制程及刻蚀制程在沟槽104中的第二绝缘层108上形成栅极电极109。在一些实施例中，栅极电极109的材料相同于遮罩电极106的材料。在一些其他实施例中，栅极电极109的材料不同于遮罩电极106的材料。在一些实施例中，沉积制程可为物理气相沉积(PVD)制程、化学气相沉积(CVD)制程、其他合适的制程或前述的组合。在一些实施例中，光刻图案化制程包含光刻胶涂布(例如，自旋涂布)、软烤、遮罩对准、曝光、曝光后烤、光刻胶显影、清洗及干燥(例如，硬烤)、其他合适的制程或前述的组合。在一些实施例中，刻蚀制程可为干刻蚀制程、湿刻蚀制程、电浆刻蚀制程、反应性离子刻蚀制程、其他合适的制程或前述的组合。
通过遮罩层107’的设置，在移除第一绝缘层105的一部分的期间，可避免过度移除第一绝缘层105，即可避免第一绝缘层105底切(undercut)的现象。也就是说，通过遮罩层107’的设置，在移除第一绝缘层105的一部分之后，第一绝缘层105的余留部分的顶表面可高于遮罩电极106的顶表面。因此，在沉积第二绝缘层108之后，第二绝缘层108在第一绝缘层105’和遮罩电极106上方形成的轮廓较不易发生逆向栅极漏电(IGSSR leakage)。此外，第二绝缘层108在第一绝缘层105’和遮罩电极106上方形成的轮廓也可降低栅极-漏极间电荷(Qgd)，进一步提升半导体装置的效能。
依据一些实施例，如图1J所示，通过沉积制程、光刻图案化制程及刻蚀制程在栅极电极109上形成第三绝缘层110。在一些实施例中，第三绝缘层110的材料不同于第二绝缘层108的材料。在一些其他实施例中，第三绝缘层110的材料相同于第二绝缘层108的材料。在一些实施例中，沉积制程可为物理气相沉积(PVD)制程、化学气相沉积(CVD)制程、其他合适的制程或前述的组合。在一些实施例中，光刻图案化制程包含光刻胶涂布(例如，自旋涂布)、软烤、遮罩对准、曝光、曝光后烤、光刻胶显影、清洗及干燥(例如，硬烤)、其他合适的制程或前述的组合。在一些实施例中，刻蚀制程可为干刻蚀制程、湿刻蚀制程、电浆刻蚀制程、反应性离子刻蚀制程、其他合适的制程或前述的组合。
接着，依据一些实施例，如图1K所示，通过掺杂制程(例如，离子注入制程)在磊晶层102中形成阱111，再通过另一掺杂制程(例如，离子注入制程)在阱111中形成重掺杂区112。依据一些实施例，阱111作为半导体装置100的通道区，重掺杂区112作为半导体装置100的源极(Source，S)。在本实施例中，阱111和重掺杂区112围绕沟槽104。在本实施例中，阱111具有不同于基底101的第二导电型，而重掺杂区112具有相同于基底101的第一导电型。在本实施例中，第二导电型为p型，但并不限定于此。在一些其他实施例中，第二导电型也可为n型。在一些实施例中，重掺杂区112的掺杂浓度大于基底101和磊晶层102。
依据一些实施例，如图1L图所示，通过沉积制程在第二绝缘层108和第三绝缘层110上形成第一金属层113，第一金属层113穿透第二绝缘层108以电连接至重掺杂区112。在一些实施例中，第一金属层113可为银、铜、金、铂、钨、钋或其他合适的导电材料。在一些实施例中，沉积制程可为物理气相沉积(PVD)制程、化学气相沉积(CVD)制程、其他合适的制程或前述的组合。
在一些实施例中，更通过沉积制程在第三绝缘层110上形成第二金属层(未显示)，第二金属层穿透第三绝缘层110、栅极电极109和第二绝缘层108以电连接至栅极电极109和遮罩电极106。在一些实施例中，第二金属层可为银、铜、金、铂、钨、钋或其他合适的导电材料。在一些实施例中，沉积制程可为物理气相沉积(PVD)制程、化学气相沉积(CVD)制程、其他合适的制程或前述的组合。在形成第一金属层113和第二金属层之后，完成半导体装置100的制程。
依据本发明的一些实施例，通过遮罩层的设置，在移除第一绝缘层的一部分的期间，可避免过度移除第一绝缘层，即可避免第一绝缘层底切的现象。也就是说，通过遮罩层的设置，在移除第一绝缘层的一部分之后，第一绝缘层的余留部分的顶表面可高于遮罩电极的顶表面。因此，在沉积第二绝缘层之后，第二绝缘层在第一绝缘层和遮罩电极上方形成的轮廓较不易发生逆向栅极漏电。此外，第二绝缘层在第一绝缘层和遮罩电极上方形成的轮廓也可降低栅极-漏极间电荷，进一步提升半导体装置的效能。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中相关技术人员，在不脱离本发明的精神和范围内，当可更动与组合上述各种实施例。
Claims (15)
1.一种半导体装置的制造方法，其特征在于，包括：
提供具有一第一导电型的一基底；
在该基底上形成具有该第一导电型的一磊晶层；
在该磊晶层中形成一沟槽；
在该沟槽中和该磊晶层的顶表面上形成一第一绝缘层；
在该第一绝缘层上依序形成一遮罩电极和一遮罩层；
使用该遮罩层移除该第一绝缘层的一部分，其中在移除该第一绝缘层的该部分之后，该第一绝缘层的顶表面高于该遮罩电极的顶表面；
移除该遮罩层；
在该第一绝缘层和该遮罩电极上形成一第二绝缘层；
在该第二绝缘层上形成一栅极电极，其中该栅极电极的底表面低于该第一绝缘层的顶表面；
在该磊晶层中形成具有一第二导电型的一阱，该第二导电型不同于该第一导电型；以及
在该阱中形成具有该第一导电型的一重掺杂区。
2.如权利要求1所述的半导体装置的制造方法，其特征在于，形成该遮罩电极和该遮罩层的步骤包括：
在该沟槽的下部填入该遮罩电极；
在该遮罩电极上形成一遮罩材料层填满该沟槽；以及
移除该遮罩材料层的一部分以形成该遮罩层，并在该遮罩层上保留该沟槽的一余留空间。
3.如权利要求1所述的半导体装置的制造方法，其特征在于，该遮罩层的厚度小于该遮罩电极的厚度。
4.如权利要求1所述的半导体装置的制造方法，其特征在于，在移除该第一绝缘层的该部分之后，暴露出该沟槽中的该磊晶层。
5.如权利要求1所述的半导体装置的制造方法，其特征在于，该第一绝缘层的该部分包含该第一绝缘层在该磊晶层的顶表面上的部分以及该第一绝缘层在该沟槽中的上部部分。
6.如权利要求1所述的半导体装置的制造方法，其特征在于，该第一绝缘层围绕该遮罩电极和该遮罩层。
7.如权利要求1所述的半导体装置的制造方法，其特征在于，该第二绝缘层在该第一绝缘层和该遮罩电极上方形成一U形上表面。
8.如权利要求1所述的半导体装置的制造方法，其特征在于，该第二绝缘层在该第一绝缘层和该遮罩电极上方形成一阶梯状上表面，且该第二绝缘层在该第一绝缘层上的一第一部分高于该第二绝缘层在该遮罩电极上的一第二部分。
9.如权利要求1所述的半导体装置的制造方法，其特征在于，该第一绝缘层的厚度大于该第二绝缘层的厚度。
10.如权利要求1所述的半导体装置的制造方法，其特征在于，更包括：
在该栅极电极上形成一第三绝缘层；以及
在该第三绝缘层上形成一第一金属层和一第二金属层，其中该第一金属层电连接至该重掺杂区，该第二金属层电连接至该栅极电极和该遮罩电极。
11.一种半导体装置，其特征在于，包括：
一基底，具有一第一导电型；
一磊晶层，具有该第一导电型，设置于该基底上，且该磊晶层内具有一沟槽；
一阱，设置于该磊晶层上，且具有不同于该第一导电型的一第二导电型；
一重掺杂区，设置于该阱上，且具有该第一导电型；
一遮罩电极，设置于该沟槽中，其中该遮罩电极通过一第一绝缘层与该磊晶层隔开，且该第一绝缘层的顶表面高于该遮罩电极的顶表面；以及
一栅极电极，设置于该沟槽中且位于该遮罩电极上方，其中该栅极电极通过一第二绝缘层与该磊晶层和该遮罩电极隔开，且该栅极电极的底表面低于该第一绝缘层的顶表面。
12.如权利要求11所述的半导体装置，其特征在于，该第二绝缘层在该第一绝缘层和该遮罩电极上方形成一U形上表面。
13.如权利要求11所述的半导体装置，其特征在于，该第二绝缘层在该第一绝缘层和该遮罩电极上方形成一阶梯状上表面，且该第二绝缘层在该第一绝缘层上的一第一部分高于该第二绝缘层在该遮罩电极上的一第二部分。
14.如权利要求11所述的半导体装置，其特征在于，该第一绝缘层的厚度大于该第二绝缘层的厚度。
15.如权利要求11所述的半导体装置，其特征在于，更包括：
一第三绝缘层，设置于该栅极电极上；
一第一金属层和一第二金属层，设置于该第三绝缘层上，其中该第一金属层电连接至该重掺杂区，该第二金属层电连接至该栅极电极和该遮罩电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810371125.3A CN110400841B (zh) | 2018-04-24 | 2018-04-24 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810371125.3A CN110400841B (zh) | 2018-04-24 | 2018-04-24 | 半导体装置及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110400841A CN110400841A (zh) | 2019-11-01 |
| CN110400841B true CN110400841B (zh) | 2023-03-28 |
Family
ID=68320097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810371125.3A Active CN110400841B (zh) | 2018-04-24 | 2018-04-24 | 半导体装置及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110400841B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101258588A (zh) * | 2005-07-08 | 2008-09-03 | 意法半导体股份有限公司 | 用于制造半导体功率器件的方法 |
| CN103165655A (zh) * | 2011-12-14 | 2013-06-19 | 株式会社东芝 | 半导体装置及其制造方法 |
| CN104821333A (zh) * | 2014-02-04 | 2015-08-05 | 万国半导体股份有限公司 | 用于沟槽金属氧化物半导体场效应晶体管(mosfet)中的低米勒电容的较厚的底部氧化物 |
| US9799743B1 (en) * | 2016-06-22 | 2017-10-24 | Sinopower Semiconductor, Inc. | Trenched power semiconductor element |
| CN107871787A (zh) * | 2017-10-11 | 2018-04-03 | 矽力杰半导体技术(杭州)有限公司 | 一种制造沟槽mosfet的方法 |
-
2018
- 2018-04-24 CN CN201810371125.3A patent/CN110400841B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101258588A (zh) * | 2005-07-08 | 2008-09-03 | 意法半导体股份有限公司 | 用于制造半导体功率器件的方法 |
| CN103165655A (zh) * | 2011-12-14 | 2013-06-19 | 株式会社东芝 | 半导体装置及其制造方法 |
| CN104821333A (zh) * | 2014-02-04 | 2015-08-05 | 万国半导体股份有限公司 | 用于沟槽金属氧化物半导体场效应晶体管(mosfet)中的低米勒电容的较厚的底部氧化物 |
| US9799743B1 (en) * | 2016-06-22 | 2017-10-24 | Sinopower Semiconductor, Inc. | Trenched power semiconductor element |
| CN107871787A (zh) * | 2017-10-11 | 2018-04-03 | 矽力杰半导体技术(杭州)有限公司 | 一种制造沟槽mosfet的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110400841A (zh) | 2019-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10741698B2 (en) | Semi-floating gate FET | |
| US10700194B2 (en) | Vertical tunneling FinFET | |
| US10340363B2 (en) | Fabrication of vertical field effect transistors with self-aligned bottom insulating spacers | |
| US20080211015A1 (en) | Method of manufacturing a semiconductor power device | |
| US20060170053A1 (en) | Accumulation mode multiple gate transistor | |
| US20210234035A1 (en) | Transistor manufacturing method and gate-all-around device structure | |
| US20080150026A1 (en) | Metal-oxide-semiconductor field effect transistor with an asymmetric silicide | |
| US11646373B2 (en) | Vertical field effect transistor with bottom spacer | |
| US11081560B2 (en) | Semiconductor devices and methods for forming the same | |
| JP2002026323A (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 | |
| TWI653672B (zh) | 半導體裝置及其製造方法 | |
| JP2009123944A (ja) | 半導体装置及びその製造方法 | |
| TWI732182B (zh) | 半導體裝置及其形成方法 | |
| CN110400841B (zh) | 半导体装置及其制造方法 | |
| US11482604B2 (en) | Semiconductor structure and formation method thereof | |
| US11195934B2 (en) | Structure and method for bi-layer self-aligned contact | |
| KR20220106647A (ko) | 반도체 디바이스 및 방법 | |
| CN110957349B (zh) | 半导体装置及其制造方法 | |
| CN112151605B (zh) | 半导体结构及其形成方法 | |
| TWI823639B (zh) | 半導體裝置及其形成方法 | |
| CN113327856B (zh) | 半导体结构及其形成方法 | |
| TWI808856B (zh) | 帶有遮罩電極的底部源極溝槽mosfet | |
| CN113745111B (zh) | 半导体器件及其形成方法 | |
| CN113823692B (zh) | 半导体结构及其形成方法 | |
| CN113903805B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |