CN110383428B - 半导体制造装置以及半导体制造方法 - Google Patents

半导体制造装置以及半导体制造方法 Download PDF

Info

Publication number
CN110383428B
CN110383428B CN201780088047.XA CN201780088047A CN110383428B CN 110383428 B CN110383428 B CN 110383428B CN 201780088047 A CN201780088047 A CN 201780088047A CN 110383428 B CN110383428 B CN 110383428B
Authority
CN
China
Prior art keywords
thickness
value
representative value
classification
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780088047.XA
Other languages
English (en)
Other versions
CN110383428A (zh
Inventor
田中博司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN110383428A publication Critical patent/CN110383428A/zh
Application granted granted Critical
Publication of CN110383428B publication Critical patent/CN110383428B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

旋转机构部(20)使包含至少一部分被蚀刻的被蚀刻区域的晶片(10)旋转。蚀刻机构部(30)对被蚀刻区域进行蚀刻。厚度测定功能(40)通过对被蚀刻区域的厚度进行测定，从而生成历时厚度数据。蚀刻控制功能(50)在被蚀刻区域的厚度的代表值(7a)达到了目标厚度值的时刻使蚀刻机构部(30)停止。厚度计算功能(60)在每个使晶片(10)旋转N周的单位期间，基于历时厚度数据中的在单位期间中测定的范围即测定区间的测定值(7)，对厚度的代表值(7a)进行计算，其中，N为自然数。

Description

半导体制造装置以及半导体制造方法
技术领域
本发明涉及半导体制造装置以及半导体制造方法，特别地，涉及用于进行蚀刻的半导体制造装置以及使用了该半导体制造装置的半导体制造方法。
背景技术
根据日本特开2003-100702号公报(专利文献1)，蚀刻装置具有衬底保持旋转机构、蚀刻液供给机构、膜厚测定装置以及控制单元。衬底保持旋转机构保持衬底而使衬底旋转。蚀刻液供给机构向通过该衬底保持旋转机构而保持、旋转的衬底表面的膜供给蚀刻液。膜厚测定装置对被上述衬底保持旋转机构保持的衬底表面的膜的膜厚进行测定。控制单元基于通过上述衬底保持旋转机构而保持上述衬底而使衬底旋转时的由上述膜厚测定装置得到的测定结果，对由上述蚀刻液供给机构实现的蚀刻液的供给进行控制。如果测定的膜厚达到目标膜厚，则停止蚀刻处理。
上述膜厚测定装置可以包含投光部、受光部以及扩散器。投光部对作为测定对象的膜照射光。受光部接受来自作为测定对象的膜的反射光。扩散器被安装于从作为测定对象的膜至上述受光部的受光路径，使来自作为测定对象的膜的反射光扩散均匀化而朝向上述受光部射出。根据上述公报，做出了如下主张，即，来自作为测定对象的膜的反射光通过扩散器而被扩散且均匀化，因而即使在作为测定对象的膜正在旋转的情况下，也能够良好地进行膜厚的测定。
专利文献1：日本特开2003-100702号公报
发明内容
在对旋转中的衬底进行膜厚测定时，上述扩散器被认为对使各瞬间的膜厚测定稳定化是有效的。但是，如果考虑到各时刻的膜厚测定无论多么精确，通常也无法避免晶片面内的厚度的不均匀性这一点，则测定结果会出现依赖于在哪个瞬间对旋转的晶片进行测定而产生的变动。上述以往的技术没有考虑该变动，因此，有时无法以足够高的精度对蚀刻进行到了哪种程度进行检测。因此，蚀刻工序的完工厚度值与目标厚度值之间的误差可能变大。
本发明就是为了解决上述这样的课题而提出的，其目的在于提供能够抑制蚀刻工序的完工厚度值与目标厚度值之间的误差的半导体制造装置以及半导体制造方法。
本发明的半导体制造装置具有旋转机构部、蚀刻机构部、厚度测定功能、蚀刻控制功能以及厚度计算功能。旋转机构部使包含至少一部分被蚀刻的被蚀刻区域的晶片旋转。蚀刻机构部对被蚀刻区域进行蚀刻。厚度测定功能通过对被蚀刻区域的厚度进行测定，从而生成历时厚度数据。蚀刻控制功能在被蚀刻区域的厚度的代表值达到了目标厚度值的时刻使蚀刻机构部停止。这里，使N为自然数，将使晶片旋转N周的时间表达为“单位期间”，将历时厚度数据中的在单位期间中被作为测定值而读入的范围表达为“测定区间”。厚度计算功能在每个单位期间，基于测定区间的测定值而对厚度的代表值进行计算。
本发明的半导体制造方法具有以下工序。准备半导体制造装置，该半导体制造装置包含：旋转机构部，其使包含至少一部分被蚀刻的被蚀刻区域的晶片旋转；蚀刻机构部，其对被蚀刻区域进行蚀刻；厚度测定功能，其通过对被蚀刻区域的厚度进行测定，从而生成历时厚度数据；蚀刻控制功能，其在被蚀刻区域的厚度的代表值达到了目标厚度值的时刻使蚀刻机构部停止；以及厚度计算功能，其在单位期间，基于测定区间的测定值而对厚度的代表值进行计算。使用半导体制造装置而加工晶片。
发明的效果
根据本发明，在每个单位期间，基于测定区间的测定值而计算厚度的代表值。由此，相比于缺乏与晶片的旋转相关的上述这样的考虑的情况，围绕旋转轴的晶片之上的各位置处的厚度更均等地得到反映。换言之，围绕旋转轴的测定的权重变得均等。由此，每个单位期间的蚀刻的推进被精度地检测。因此，能够抑制蚀刻工序的完工厚度值与目标厚度值之间的误差。此外，不言而喻，当旋转速度在蚀刻的中途变化的情况下，单位期间也与旋转速度的变化相对应地变化。
本发明的目的、特征、方案以及优点通过以下的详细说明和附图变得更清楚。
附图说明
图1是同时表示晶片和本发明的实施方式1的半导体制造装置的处理系统的结构的示意图。
图2是概略地表示本发明的实施方式1的半导体制造方法的流程图。
图3是更详细地表示图2的流程中的对厚度的代表值进行计算的步骤的流程图。
图4是表示本发明的实施方式1的半导体制造方法的具体例的流程图。
图5是概略地表示本发明的实施方式1的半导体制造方法的具体例的一个工序的剖面图。
图6是概略地表示本发明的实施方式1的半导体制造方法的具体例的一个工序的剖面图。
图7是对图2的半导体制造方法的终点检测技术的例子进行说明的曲线图。
图8是说明对比例的终点检测技术的曲线图。
图9是概略地表示本发明的实施方式2的半导体晶片的表面附近的局部剖面图。
图10是说明本发明的实施方式2的终点检测技术的曲线图。
图11是概略地表示本发明的实施方式3的半导体制造装置具有的厚度计算功能的结构的框图。
图12是表示本发明的实施方式3的半导体制造方法的对厚度的代表值进行计算的步骤的流程图。
图13是对本发明的实施方式3的实施例A的根据次数分布来计算厚度的代表值的方法进行说明的图。
图14是表示图13的后续的图。
图15是表示本发明的实施方式3的实施例A的测定值以及厚度的代表值的曲线图。
图16是对本发明的实施方式3的实施例B的根据次数分布来计算厚度的代表值的方法进行说明的图。
图17是表示图16的后续的图。
图18是表示本发明的实施方式3的实施例B的测定值以及厚度的代表值的曲线图。
图19是对本发明的实施方式3的实施例C的根据次数分布来计算厚度的代表值的方法进行说明的图。
图20是表示图19的后续的图。
图21是表示本发明的实施方式3的实施例C的测定值以及厚度的代表值的曲线图。
图22是对本发明的实施方式3的实施例D的根据次数分布来计算厚度的代表值的方法进行说明的图。
图23是表示图22的后续的图。
图24是表示本发明的实施方式3的实施例D的测定值以及厚度的代表值的曲线图。
图25是对本发明的实施方式3的实施例E的根据次数分布来计算厚度的代表值的方法进行说明的图。
图26是表示图25的后续的图。
图27是表示本发明的实施方式3的实施例E的测定值以及厚度的代表值的曲线图。
图28是表示半导体制造装置的硬件结构的一个例子的图。
具体实施方式
以下，基于附图对本发明的实施方式进行说明。此外，在以下的附图中，对相同或者相当的部分标注相同的参照标号，不重复其说明。
＜实施方式1＞
(半导体制造装置)
参照图1，本实施方式的半导体制造装置是通过蚀刻而对晶片10进行加工的装置。晶片10是半导体晶片单体，或者是在其自身之上具有某种构造层的半导体晶片。晶片10包含至少一部分由半导体制造装置的处理系统90蚀刻的被蚀刻区域。被蚀刻区域包含于半导体晶片以及构造层的任意一者或者两者。半导体制造装置的处理系统90具有旋转台20(旋转机构部)、蚀刻液供给部30(蚀刻机构部)、厚度测定功能40、蚀刻控制功能50以及厚度计算功能60。
旋转台20将晶片10与xy平面平行地进行保持。另外，旋转台20使晶片10绕与z轴平行的旋转轴AX旋转。
蚀刻液供给部30通过向晶片10之上供给蚀刻液30b而对被蚀刻区域进行湿蚀刻。通过开始蚀刻液30b的供给而开始蚀刻，通过停止蚀刻液30b的供给而停止蚀刻。蚀刻液供给部30具有喷嘴31以及臂32，从喷嘴31喷出蚀刻液30b，臂32使喷嘴31的位置如扫描动作30a所示的那样扫描。
厚度测定功能40具有传感器41、扫描机构42以及厚度计控制器43。传感器41对被蚀刻区域的厚度进行测定。例如，传感器41是通过干涉光学系统而对测定对象的厚度进行检测的传感器。厚度测定在晶片10的终点检测位置40a处进行。终点检测位置40a与旋转轴AX分离即可。扫描机构42是通过使传感器41移位而调整终点检测位置40a的机构，也可以省略。厚度计控制器43具有厚度数据生成部43g。厚度数据生成部43g使用来自传感器41的检测结果，生成历时厚度数据。典型地，历时厚度数据是以预先确定的时间间隔(采样速率)而生成的。
蚀刻控制功能50对旋转台20、蚀刻液供给部30、厚度测定功能40以及厚度计算功能60进行控制。蚀刻控制功能50具有目标厚度存储部71以及终点判定部79。目标厚度存储部71存储在晶片10被设置于半导体制造装置时所选择的处理方法中预先登记的目标厚度值。终点判定部79将目标厚度值与通过厚度计算功能60而计算出的厚度的代表值进行比较，对被蚀刻区域的厚度的代表值是否达到目标厚度值进行判定。在厚度的代表值达到了目标厚度值时，蚀刻控制功能50判定为检测到了蚀刻的终点，使蚀刻液供给部30停止。
此外，在实际的蚀刻时，蚀刻液的喷出响应、蚀刻的反应有时会产生时间上的延迟，有时为了使目标厚度值与被蚀刻区域的厚度的代表值一致而设置蚀刻校正值。在这种情况下，目标厚度存储部71只要读取在前述处理方法中预先登记的目标厚度值和蚀刻校正值，将向目标厚度值加上蚀刻校正值得到的值作为新的目标厚度值而存储即可。
厚度计算功能60从厚度测定功能40的厚度数据生成部43g接收历时厚度数据。厚度计算功能60在每个单位期间，基于测定区间的测定值而对被蚀刻区域的厚度的代表值进行计算。此外，为了以高的精度掌握单位期间，旋转台20也可以是以其一周旋转为单位经由蚀刻控制功能50而向厚度计算功能60传输触发信号。
例如，在旋转速度恒定，且采样速率恒定的情况下，在各单位期间中所得到的测定点的数量理论上也恒定。但是，严密地说，测定点的数量由于各动作的误差而略微波动。例如，在采样速率R为4kHz、自然数N为1、旋转速度T为500转/分的情况下，单位期间中的测定点的数量在计算上为R×60×N/T＝4000×60×1/500＝480[个]。
但是，由于各动作的误差而使实际的测定点的数量例如有时像476、483、479、485···这样略微波动。
(半导体制造方法的概要)
具体地说，本实施方式的半导体制造方法是通过蚀刻而对晶片10进行加工的方法。为此，首先，准备半导体制造装置。然后，使用半导体制造装置的处理系统90(图1)而加工晶片10。对于该方法，以下进行说明。
进一步参照图2，在步骤S10，蚀刻控制功能50的目标厚度存储部71存储目标厚度值。在步骤S20，向半导体制造装置的处理系统90送入晶片10，保持于旋转台20之上。此外，步骤S10及20的顺序是任意的。
在步骤S30开始蚀刻。具体地说，根据蚀刻控制功能50的指示，旋转台20开始旋转。另外，根据蚀刻控制功能50的指示，厚度测定功能40使用传感器41而开始进行终点检测位置40a处的厚度的监视。换言之，厚度计控制器43的厚度数据生成部43g开始生成历时厚度数据。另外，根据蚀刻控制功能50的指示，开始由蚀刻液供给部30实现的蚀刻。具体地说，通过臂32而使喷嘴31向晶片10的上方移动，然后从喷嘴31喷出蚀刻液30b。由此，向晶片10的被蚀刻区域之上供给蚀刻液30b。其结果，开始进行被蚀刻区域的蚀刻。为了进行均匀的蚀刻，也可以通过沿着圆弧的往复动作，从而由臂32使喷嘴31的位置如扫描动作30a所示的那样扫描。
在步骤S40，厚度计算功能60在每个单位期间，基于测定区间的测定值，对被蚀刻区域的厚度的代表值进行计算。对于该方法的详情在后面记述。
在步骤S50，在每个单位期间，终点判定部79对厚度的代表值是否达到了目标厚度值进行判定。在判定结果为“NO”的情况下，处理返回至步骤S40。在判定结果为“YES”的情况下，处理向步骤S60推进。
在步骤S60，蚀刻控制功能50使蚀刻液供给部30停止。由此，结束蚀刻。在步骤S70，晶片10被向半导体制造装置的处理系统90之外送出。由此，结束晶片10的加工。
进一步参照图3，在下面对步骤S40(图2)的详情进行说明。
在步骤S41，清空存在于厚度计算功能60的测定值加算存储器60a(图1)的值。测定值加算存储器60a是对接收到的值进行累积以及存储的存储器。在步骤S42，清空存在于厚度计算功能60的测定计数器60m(图1)的值。测定计数器60m具有用于对被读入的测定值的数量(测定点的数量)进行计数的存储器。在步骤S43，厚度测定功能40生成的历时厚度数据被作为测定值而读入至厚度计算功能60。在步骤S44，向测定值加算存储器60a加上被读入的测定值。在步骤S45，向测定计数器加上+1。在步骤S46，判定是否读入了1个单位期间的量的测定值。该判定例如也可以通过经过与单位期间相对应的时间而判定。另外，也可以通过由厚度计算功能60接收前述的触发信号而判定。在这种情况下，触发信号的N个周期与1个单位期间相对应。在步骤S47，根据测定值加算存储器60a的值而计算厚度的代表值。具体地说，通过将测定值加算存储器60a的值除以测定计数器60m的值，从而计算厚度的代表值。由此，结束步骤S40。
(半导体制造方法的实施例)
图4是简易地表现出作为晶片10的衬底而使用了Si晶片的半导体制品的制造方法的一部分的制造流程图。具体地说，在制造流程之中，作为对被蚀刻区域进行蚀刻的工序的例子，示出表面处理工序以及背面处理工序。图5及图6各自是概略地表示表面处理工序以及背面处理工序的剖面图。在表面处理工序中，在步骤S110，在Si晶片1之上形成晶体管、二极管、电容器等的图案2。在步骤S120，在形成了图案2的Si晶片1之上形成层间膜3。在步骤S130，通过对层间膜3局部地进行蚀刻，从而进行用于使层间膜3平坦化的回蚀刻。在步骤S140，在平坦化后的层间膜3之上形成配线(未图示)。在背面处理工序中，在步骤S210，形成保护上述配线的表面保护膜(未图示)。在步骤S220，为了半导体制品的省电化而使Si晶片1变薄，因此，磨削Si晶片1的背面。此时，在磨削面之上残存Si晶片1的破碎层1d。在步骤S230，通过蚀刻而去除破碎层1d。
作为上述回蚀刻(步骤S130)，能够使用在图2中说明的蚀刻方法。在这种情况下，被蚀刻区域是作为在Si晶片1之上设置的构造层的层间膜3的表面区域。另外，作为破碎层1d的由蚀刻实现的去除(步骤S230)，能够使用在图2中说明的蚀刻方法。在这种情况下，被蚀刻区域是作为Si晶片1的一部分的破碎层1d。
(终点检测的实施例)
图7是对图2的半导体制造方法的终点检测技术的例子进行说明的曲线图。在本例中设为N＝1。即，厚度计算功能60在每个使晶片10旋转1周的单位期间，基于测定区间的测定值，对被蚀刻区域的厚度的代表值7a(图中的白点)进行计算。
根据该方法，每个单位期间的测定值7的读入与旋转同步，由它们的平均实现的厚度的代表值7a的计算也与旋转同步。假如不与旋转同步，例如使用每1.5周旋转的测定值，则1.5周旋转中的半周的量的测定值成为通过对晶片10之上的相同区域两次重复地测定而得到的值。因此，在晶片10的一个半圆区域与另一个半圆区域之间，测定的权重产生2倍的差异。其结果，厚度的代表值可能产生波动。与此相对，在本例中，就每个测定而言，晶片10之上的测定区域的权重相同。因此，厚度的代表值7a示出的是终点检测位置40a处的晶片旋转1周的量的平均厚度。由此，例如在将Si表面的平均厚度定义为“厚度值”的情况下，通过适当地调整终点检测位置40a，从而能够使厚度的代表值7a的推移与实际的厚度值的推移8(图中，斜线)大致相同。因此，通过终点检测目标厚度值7b(在本例中76μm)而掌握到已达到完工目标厚度9。通过将该时刻设为目标终点EP而使蚀刻停止，从而难以产生完工目标厚度9与实际的完工厚度之间的差。
(终点检测的对比例)
图8是说明对比例的终点检测技术的例子的曲线图。在本对比例中，与上述实施例不同，每个单位期间的测定值7的读入不与旋转同步，由它们的平均实现的厚度的代表值7d的计算也不与旋转同步。因此，在本对比例中，通过不与旋转同步的代表厚度值7d而进行终点检测，通过与此相对应的终点检测厚度值7e而掌握到已达到完工目标厚度9，在该时刻即终点EQ使蚀刻停止。终点EQ与由位于实际的厚度值的推移8的延长线上的终点检测目标厚度值7b决定的目标终点EP相比以差值DE左右靠前，所以产生完工目标厚度与完工厚度之差13。当然，有时也会与图8的例子相反，在经过了目标终点EP的终点使蚀刻停止，由此产生完工目标厚度与完工厚度之差。这样，就对比例的终点检测技术而言，容易产生完工目标厚度与完工厚度之差。其原因在于，由于不与旋转同步，从而厚度的代表值7d相对于实际的厚度值的推移8振荡。
与此相对，根据上述实施例(图7)，由于与旋转同步，从而厚度的代表值7a难以相对于实际的厚度值的推移8振荡。即，每个单位期间的厚度的代表值7a的推移正确反映随着单位期间的经过而推进的蚀刻的推移。
(效果的总结)
根据本实施方式，对厚度的代表值在每个单位期间，基于测定区间的测定值而进行计算。由此，相比于缺乏与晶片10的旋转相关的上述这样的考虑的情况，围绕旋转轴AX的晶片10之上的各位置处的厚度更均等地得到反映。换言之，围绕旋转轴AX的测定的权重变得均等。由此，每个单位期间的蚀刻的推进被高精度地检测。因此，能够抑制蚀刻工序的完工厚度值与目标厚度值之间的误差。
＜实施方式2＞
图9是概略地表示本实施方式的作为被蚀刻区域的Si晶片1的表面附近的局部剖面图。在本实施方式中，Si晶片1具有Si表面1a以及沟槽部(台阶)1b。在本实施方式中，如图9所示位于与设置了沟槽图案的表面相反侧的破碎层1d(图6)被蚀刻。
图10是对本实施方式的终点检测技术所用的厚度的代表值的计算进行说明的曲线图。测定值7中的被虚线包围的测定值7c是示出沟槽部1b(图9)的测定值。如在前述的实施例中所说明的那样，通过将每1周旋转的测定区间(图中，横轴的“旋转1周”的宽度所包含的测定区间)的平均厚度值设为厚度的代表值7a，从而每个测定区间得到的测定值各自的权重在各周旋转相同。因此，厚度的代表值7a示出终点检测位置40a(图1)处的晶片的1周旋转的量的平均厚度。但是，在测定值7中不仅包含表示Si表面1a的厚度的测定值而且包含表示沟槽部1b的厚度的测定值7c，因此在Si表面的平均厚度被定义为厚度值的情况下，每个测定区间的厚度的代表值7a的推移与厚度值的推移8产生差值。在本实施方式中，将该差值视为偏移值DF，认为每个测定区间的厚度的代表值的推移是向前述的实施例的厚度的代表值7a加上了偏移值DF得到的值。由此，只要设置掌握偏移值DF的手段，则能够抑制由沟槽部1b的影响导致的完工厚度值与目标厚度值之间的误差。
此外，对于除了上述以外的结构，由于与上述的实施方式1的结构大致相同，因此对相同或者相应的要素标注相同的标号，不重复其说明。
＜实施方式3＞
(概要)
在上述实施方式1以及2中，使用测定值7的晶片1周旋转的量的平均而计算厚度的代表值。另一方面，在测定值被分为多个小组这样的情况下，通过使用与该方法不同的方法，从而作为厚度的代表值，能够计算出更适当的值。在本实施方式中，对这样的方法进行说明。概略地说，本实施方式的厚度的代表值的计算方法是决定根据多个小组中的哪个小组来计算代表值，从小组之中选择被认为示出厚度的测定值，根据它们来计算代表值的方法。
作为提取小组的方法，根据多个测定值而创建直方图数据，大于或等于预先确定的次数的分级被视为示出厚度的分级，这些分级连续的分级组被提取为小组。通过不引入小于预先确定的次数的分级，从而还能够降低测定值的噪声。另外，对于预先确定的次数的决定方法，存在设为固定值、设为最大次数的规定比例、设为相对于所有次数累积值的规定比例各种各样的决定方法，因而尽管在这里未提及，但是选择与生成的直方图数据相适应的决定方法。
例如，在如图9所示这样的表示Si表面1a的厚度的测定值和表示沟槽部1b的厚度的测定值被清晰地作为小组而分开的情况下，能够以表示Si表面1a的厚度的分级组和表示沟槽部1b的厚度的分级组被分离对待的方式而预先决定出预先确定的次数，存在2个分级组。包含最大的分级的分级组表示Si表面1a的厚度，包含最小的分级的分级组表示沟槽部1b的厚度。
反映蚀刻推移的代表值的计算根据哪个分级组所包含的分级进行均可。但是，认为如果由于形成沟槽时的面内均匀性不良等的理由，沟槽部1b的形状根据晶片中的位置而不同，则示出沟槽部1b的厚度的分级组变宽，误差变大。因此，认为根据误差小的示出Si表面1a的厚度的分级组所包含的分级进行计算时，终点检测的精度好。
作为计算代表值的方法，认为在包含最大的分级的分级组和包含最小的分级的分级组被明确地分离的情况下，几乎没有分级组之间的干涉。因此，能够将使用包含最大分级的分级组的全部分级的中央值而计算出的次数分布平均值设为厚度的代表值。在分级组被明确地分离，并且次数接近正态分布的情况下，在包含最大的分级的分级组中能够将最大的分级的中央值与最小的分级的中央值的平均值设为厚度的代表值。另外，在包含最大的分级的分级组与包含最小的分级的分级组之间存在略微的干涉的情况下，能够将包含最大的分级的分级组中次数最大的分级的中央值设为厚度的代表值，或者，将在包含最大的分级的分级组中从大的分级侧起次数由增变化为减的边界的分级的中央值设为厚度的代表值。由此，能够抑制被认为在分级组中具有干涉的范围的分级的影响。并且，在包含最大的分级的分级组与包含最小的分级的分级组之间具有相当大的干涉的情况下，能够将在包含最大的分级的分级组中从最大的分级向小的分级侧以预先确定的范围使用各分级中央值而计算出的次数分布平均值设为厚度的代表值。由此，能够抑制在分级组中被认为具有广泛干涉的范围的分级的影响。
此外，当然，即使在包含最大的分级的分级组与包含最小的分级的分级组之间具有相当大的拖尾而无法将分级组分离开的情况下，也能够应用上述的对各自的代表值进行计算的方法。即，不言而喻，上述方法也包含对于由这些分级组构成的表观上的一个分级组，根据最大的分级进行各自的代表值的计算。
另外，还想到根据晶片的状态或者测定的位置，例如，如图9所示这样的表示Si表面1a的厚度的测定值和表示沟槽部1b的厚度的测定值的任意者处于支配性地位。即使在这样的情况下，也通过在与旋转同步的每个单位期间基于测定区间的测定值而计算厚度的代表值，从而在每个测定区间得到的测定值各自的权重变得相同。因此，每个测定区间的厚度的代表值的推移正确地反映随着单位期间的经过而推进的蚀刻的推移。因此，每个测定区间的厚度的代表值的推移能够认为是向厚度值的推移加上了偏移值。因此，只要设置掌握偏移值的手段，则能够使由晶片的状态或者测定的位置引起的影响为最小限度。
同样地，即使在包含最大的分级的分级组与包含最小的分级的分级组之间具有相当大的干涉的情况下，也通过在与旋转同步的每个单位期间基于测定区间的测定值而计算厚度的代表值，从而在每个测定区间得到的测定值各自的权重变得相同。因此，每个测定区间的厚度的代表值的推移正确地反映随着单位期间的经过而推进的蚀刻的推移。因此，每个测定区间的厚度的代表值的推移能够认为是向厚度值的推移加上了偏移值。因此，只要设置掌握偏移值的手段，则能够使干涉的影响为最小限度。
作为掌握偏移值的手段，例如能够使用以下手段，即，根据在蚀刻前沿着晶片的表层而测定出的多个测定值来计算表示Si表面1a的厚度的厚度值，将和根据蚀刻即将开始之前的与旋转同步的测定区间的厚度测定值而计算出的代表值之间的差值设为偏移值。在这种情况下，例如，根据蚀刻控制功能50的指示，厚度测定功能40驱动扫描机构42而使传感器41扫描，并且厚度计算功能60将历时厚度数据作为测定值而读入，对表示Si表面1a的厚度的厚度值进行计算而向蚀刻控制功能50传输。接下来，根据蚀刻控制功能50的指示，厚度测定功能40驱动扫描机构42而将传感器41定位于终点检测位置40a，蚀刻控制功能50将从厚度计算功能60传输来的表示Si表面1a的厚度的厚度值和根据蚀刻即将开始之前的与旋转同步的测定区间的厚度测定值而计算出的代表值之间的差值，作为偏移值而进行计算，开始蚀刻。在此之后，能够将向从厚度计算功能60传输来的厚度的代表值加上了偏移值而得到的值作为厚度的代表值，通过终点判定部79对厚度的代表值是否达到了目标厚度值进行判定。
(半导体制造装置及其使用方法的概要)
参照图11，本实施方式的半导体制造装置具有厚度计算功能60C，而取代厚度计算功能60(图1)。厚度计算功能60C具有直方图数据创建部61、分级提取部62、最大分级组提取部63以及代表值计算部64。直方图数据创建部61使用历时厚度数据中的在单位期间中所测定的数据，创建表示多个分级各自所具有的次数的直方图数据的次数分布。直方图数据创建部61除了与实施方式1(图1)相同的测定计数器60m之外，还具有次数计数器61m。次数计数器61m具有用于对多个分级各自的次数进行计数的存储器。分级提取部62对多个分级中的具有大于或等于预先确定的次数的次数的分级即提取分级进行提取。最大分级组提取部63对提取分级中的从提取分级的最大的分级起连续存在的分级的组即最大分级组进行提取。代表值计算部64根据最大分级组所包含的分级而对厚度的代表值进行计算。根据以上的结构，厚度计算功能60具有以下功能，即，根据多个厚度测定值而创建直方图数据，从大于或等于预先确定的次数的分级中的最大的分级侧起，对厚度的代表值进行计算。
参照图12，在本实施方式的半导体制造方法中，实施方式1的流程(图2)的步骤S40(图3)被置换为步骤S40C。以下，对步骤S40C的详情进行说明。
在步骤S41C，对于全部分级，清空次数计数器61m(图11)的值。在步骤S42，清空测定计数器60m(图11)的值。在步骤S43，厚度测定功能40(图1)所生成的历时厚度数据作为测定值而被读入至厚度计算功能60C(图11)。在步骤S44C，判定读入的测定值是否符合次数计数器61m(图11)的多个分级中的任一者，向符合的分级的次数加上+1。在步骤S45，向测定计数器加上+1。在步骤S46，通过与实施方式1相同的方法，判定是否读入了1个单位期间的量的测定值。
在步骤S47C，通过将次数计数器61m的信息用作直方图数据的次数分布，从而计算厚度的代表值。具体地说，首先分级提取部62对多个分级中的具有大于或等于预先确定的次数的次数的分级即“提取分级”进行提取。接下来，最大分级组提取部63对提取分级中的从提取分级的最大的分级起连续存在的分级的组即“最大分级组”进行提取。接下来，代表值计算部64根据最大分级组所包含的分级而对厚度的代表值进行计算。
由此，结束步骤S40C。上述步骤S47C的详情在后述的实施例A～C中进行说明。
(效果的概要)
根据本实施方式，在测定值被分为多个小组这样的情况下，基于多个组中的包含最大的分级的组，计算厚度的代表值。由此，与在不区分这些组的状态下根据历时厚度数据来计算厚度的代表值的情况相比，能够更适当地计算厚度的代表值。因此，能够进一步抑制蚀刻工序的完工厚度值与目标厚度值之间的误差。
特别地，在被蚀刻区域处的厚度测定受到具有台阶的面的影响的情况下(参照图9)，如果在不区分上述的组的状态下计算厚度的代表值，则台阶的面内均匀性将大幅影响厚度的代表值。根据本实施方式，这样的影响被抑制。因此，能够进一步抑制蚀刻工序的完工厚度值与目标厚度值之间的误差。
(实施例A～E)
实施例A～E是在如图9所示这样的具有Si表面1a和沟槽部1b的Si晶片1处，如图6所示这样的背面的破碎层1d被蚀刻的情况下的例子。在这些例子中，为了使说明变得简单，将1周旋转的量的测定值的数量(即每个单位期间的测定值的数量)设为没有波动的480个。因此，将480个测定值作为1个测定区间，在每个测定区间创建直方图数据。以下，对各实施例进行说明。
图13及图14是对实施例A的根据直方图数据的次数分布来计算厚度的代表值的方法进行说明的图。图中，“分级”是由该分级的上限值表示的，各分级的宽度为0.1(μm)。因此，例如由“81.3”表示的分级具有范围81.2～81.3，其中央值为81.25。另外，将具有大于或等于5的次数的分级设为提取分级(图中，标注了阴影的部分)。提取分级中的最大者(图中，最上部者)对应于最大分级。从该最大分级起连续存在的分级的组对应于最大分级组。例如就单位期间“1”而言，从分级“82.1”至分级“80.5”为止的分级组对应于最大分级组。此外，这些内容对于后述的图16、图17、图19、图20、图22、图23、图25及图26也是相同的。图15是表示实施例A的测定值7以及厚度的代表值11a的曲线图。此外，在图15中，不仅示出厚度值的推移8以及完工目标厚度9(参照图7)，还示出加上了偏移值12的厚度值的推移8a以及加上了偏移值12的完工目标厚度9a。此外，这些内容对于后述的图18、图21、图24及图27也是相同的。
在实施例A中，对于最大分级组，代表值计算部64将向各分级的中央值乘以该分级的次数而得到的值的总和除以分级组所包含的次数的合计值而得到的值即次数分布平均值设为厚度的代表值。在包含最大的分级的分级组和包含最小的分级的分级组被明确地分离的情况下，认为几乎不存在分级组之间的干涉。因此，能够将使用包含最大分级的分级组的全部分级的中央值而计算出的次数分布平均值设为厚度的代表值。在图13的单位期间“1”，即第1测定区间(测定点“1”～“480”)中，使用包含提取分级中的最大分级(82.1)的分级组(82.1～80.5)的全部分级的中央值而计算出的次数分布平均值为(82.05×17+81.95×6+···+80.45×7)/192＝81.25。因此，该例子的代表值在单位期间每次从“1”向“8”推进时，作为分级的中央值，以81.25→81.25→81.15→81.15→81.05→80.95→80.95→80.85的方式推移。
图16及图17是对实施例B的根据直方图数据的次数分布而计算厚度的代表值的方法进行说明的图。图18是表示实施例B的测定值7以及厚度的代表值11b的曲线图。在实施例B中，代表值计算部64将最大分级组中的最大的分级的中央值与最小的分级的中央值的平均值设为厚度的代表值。该方法在分级组被明确地分离，并且次数分布接近正态分布的情况下，是特别适当的方法。在图16的单位期间“1”，即第1测定区间(测定点“1”～“480”)中，在包含提取分级中的最大分级(82.1)的分级组(82.1～80.5)中最大的分级(82.1)的中央值82.05与最小的分级(80.5)的中央值80.45的平均值为81.25。因此，该例子的代表值在单位期间每次从“1”向“8”推进时，以81.25→81.25→81.15→81.05→81.05→80.95→80.95→80.85的方式推移。
图19及图20是对实施例C的根据直方图数据的次数分布而计算厚度的代表值的方法进行说明的图。图21是表示实施例C的测定值7以及厚度的代表值11c的曲线图。在实施例C中，代表值计算部64将最大分级组中的次数最大的分级的中央值设为厚度的代表值。该方法在包含最大的分级的分级组与包含最小的分级的分级组之间存在略微的干涉的情况下特别适当，能够抑制被认为在分级组中具有干涉的范围的分级的影响。在图19的单位期间“1”，即第1测定区间(测定点“1”～“480”)中，在包含提取分级中的最大的分级(82.1)的分级组(82.1～80.5)中次数最大的分级(82.1)的中央值为82.05。因此，该例子的代表值在单位期间每次从“1”向“8”推进时，以82.05→81.55→81.65→81.45→81.35→81.45→80.65→81.15的方式推移。
图22及图23是对实施例D的根据直方图数据的次数分布而计算厚度的代表值的方法进行说明的图。图24是表示实施例D的测定值7以及厚度的代表值11d的曲线图。在实施例D中，代表值计算部64将在最大分级组中从最大的分级侧起次数由增变化为减的边界的分级的中央值设为厚度的代表值。由此，能够抑制被认为在分级组中具有干涉的范围的分级的影响。在图22的单位期间“1”，即第1测定区间(测定点“1”～“480”)中，在包含提取分级中的最大的分级(82.1)的分级组(82.1～80.5)中从大的分级侧起次数由增变化为减的边界的分级(82.1)的中央值为82.05。因此，该例子的代表值在单位期间每次从“1”向“8”推进时，以82.05→82.05→81.95→81.85→81.85→81.75→81.65→81.65的方式推移。
图25及图26是对实施例E的根据直方图数据的次数分布而计算厚度的代表值的方法进行说明的图。图27是表示实施例E的测定值7以及厚度的代表值11e的曲线图。在实施例E中，代表值计算部64将在最大分级组中从最大的分级向小的分级侧以预先确定的范围计算出的次数分布平均值设为厚度的代表值。该方法在包含最大的分级的分级组与包含最小的分级的分级组之间具有相当大的干涉的情况下特别适当，能够抑制被认为在分级组中具有广泛干涉的范围的分级的影响。在图25的单位期间“1”，即第1测定区间(测定点“1”～“480”)中，在包含提取分级中的最大的分级(82.1)的分级组(82.1～80.5)中从最大的分级(82.1)向小的分级侧以预先确定的范围(1.0)使用各分级中央值而计算出的次数分布平均值为81.65。因此，该例子的代表值在单位期间每次从“1”向“8”推进时，以81.65→81.55→81.45→81.45→81.35→81.35→81.25→81.15的方式推移。
由上述实施例A～E实现的厚度的代表值的计算方法或者其它计算方法根据在包含最大的分级的分级组与包含最小的分级的分级组之间具有何种程度干涉而分类使用即可。根据各个计算方法的不同以及计算方法涉及的参数的不同，有时在每个测定区间的厚度的代表值的推移与厚度值的推移8之间产生的差值不同。因此，优选设想与所使用的计算方法对应的偏移值12，将每个测定区间的厚度的代表值的推移设为加上了偏移值12的厚度值的推移8a，对达到了加上了偏移值12的完工目标厚度9a这一情况进行掌握。由此，蚀刻在目标终点停止，难以产生完工目标厚度9与完工厚度之差。例如，如上说述，首先，根据在蚀刻之前沿着Si晶片1(图9)的表层而测定出的多个测定值来计算表示Si表面1a的厚度的厚度值。能够将该厚度值和根据蚀刻即将开始之前的与旋转同步的测定区间的厚度测定值而计算出的代表值之间的差值，设为偏移值。
此外，各实施例根据在每1周旋转的测定区间所得到的测定值来计算厚度的代表值，但只要蚀刻的停止精度是能够容许的，根据在每多周旋转的测定区间所得到的多倍的数量的厚度测定值来计算厚度的代表值也没有问题。另外，为了详细的说明，主要对形成了沟槽的Si晶片其自身的厚度测定进行了说明，但本发明不限于此。厚度测定对象(即被蚀刻区域)也可以不是晶片自身，而是形成于晶片的某种构造层。另外，作为厚度测定对象的材料，不仅是硅(Si)，想到含有硅(Si)的材料、碳(C)、含有碳(C)的材料、金属、含有金属的材料等。
＜硬件结构的例子＞
蚀刻控制功能50(图1)例如具有作为主机的工业用PC(Personal Computer)以及作为从机的PLC(Programmable Logic Controller)。主机进行单元间流程控制、方法管理、参数管理、数据管理以及错误管理等。从机进行单元控制等。厚度计控制器43例如具有微型计算机底板。微型计算机底板构成厚度数据生成部43g，基于设定的测定控制参数而根据从传感器41得到的例如干涉光的强度生成历时厚度数据。厚度计算功能60或60C例如具有专用的逻辑电路或者工业用PC。此外，厚度计控制器43、蚀刻控制功能50以及厚度计算功能60或60C不限定于上述的结构。对此，以下，以厚度计算功能60或60C为例进行补充。
图28是表示厚度计算功能60或60C的硬件结构的图。处理电路HW3经由输入输出接口HW1而进行将从厚度测定功能40的厚度计控制器43输出的历时厚度数据向存储器HW2写入的处理。存储器HW2例如是DRAM、SRAM、FLASH等。
另外，处理电路HW3使用存储器HW2，在厚度计算功能60的情况下进行测定值加算存储器60a以及测定计数器60m的处理，在厚度计算功能60C的情况下进行直方图数据创建部61、分级提取部62、最大分级组提取部63以及代表值计算部64的处理。处理电路HW3可以是专用的逻辑电路，也可以是执行在存储器HW2存储的程序的CPU(Central ProcessingUnit)等运算处理集成电路。
在处理电路HW3是专用的逻辑电路的情况下，处理电路HW3例如是逻辑设备、可编程逻辑设备(PLD)、ASIC或者它们的组合。
在处理电路HW3是CPU的情况下，在厚度计算功能60的情况下，测定值加算存储器60a以及测定计数器60m的处理被记述为程序，存储于辅助存储介质HW4，在厚度计算功能60C的情况下，直方图数据创建部61、分级提取部62、最大分级组提取部63以及代表值计算部64的处理被记述为程序，存储于辅助存储介质HW4。处理电路HW3通过在起动时将在辅助存储介质HW4存储的程序读取至存储器HW2而执行，从而实现各自的处理。这里，辅助存储介质HW4例如是FLASH等非易失性的半导体存储器、磁盘等。
此外，也可以使处理的一部分通过专用的逻辑电路实现，使一部分通过程序实现。
在上述各实施方式中，详细说明了半导体制造装置的蚀刻机构部针对晶片进行湿蚀刻的情况，但也可以是蚀刻机构部对晶片进行干蚀刻。
本发明能够在该发明的范围内对各实施方式自由地进行组合，或者对各实施方式适当地进行变形、省略。对于本发明进行了详细说明，但上述说明在所有方面均为例示，本发明不限定于此。可以理解为在不脱离该发明的范围的情况下能够想到未例示出的无数的变形例。
标号的说明
AX旋转轴，1Si晶片，1a Si表面，1b沟槽部，1d破碎层，2图案，3层间膜，7测定值，10晶片，20旋转台(旋转机构部)，30蚀刻液供给部(蚀刻机构部)，30a扫描动作，30b蚀刻液，31喷嘴，32臂，40厚度测定功能，40a终点检测位置，41传感器，42扫描机构，43厚度计控制器，43g厚度数据生成部，50蚀刻控制功能，60、60C厚度计算功能，60a测定值加算存储器，60m测定计数器，61直方图数据创建部，61m次数计数器，62分级提取部，63最大分级组提取部，64代表值计算部，71目标厚度存储部，79终点判定部，90半导体制造装置的处理系统。

Claims (7)

1.一种半导体制造装置，其具备：
旋转机构部，其使包含至少一部分被蚀刻的被蚀刻区域的晶片旋转；
蚀刻机构部，其对所述被蚀刻区域进行蚀刻；
厚度测定功能，其通过对所述被蚀刻区域的厚度进行测定，从而生成历时厚度数据；
蚀刻控制功能，其在所述被蚀刻区域的厚度的代表值达到了目标厚度值的时刻使所述蚀刻机构部停止；以及
厚度计算功能，其在每个使所述晶片旋转N周的单位期间，基于所述历时厚度数据中的在所述单位期间中测定的范围即测定区间的测定值，对所述厚度的代表值进行计算，其中，N为自然数，
所述厚度计算功能包含：
直方图数据创建部，其使用所述历时厚度数据中的所述测定区间的测定值而创建表示多个分级各自具有的次数的直方图数据；
分级提取部，其对所述多个分级中的次数大于或等于预先确定的次数的分级即提取分级进行提取；
最大分级组提取部，其对所述提取分级中的从所述提取分级的最大分级起连续存在的分级的组即最大分级组进行提取；以及
代表值计算部，其基于所述最大分级组的次数分布而对所述厚度的代表值进行计算。
2.根据权利要求1所述的半导体制造装置，其中，
所述代表值计算部使用所述最大分级组的次数分布平均值作为所述厚度的代表值。
3.根据权利要求1所述的半导体制造装置，其中，
所述代表值计算部使用所述最大分级组中的最大的分级的中央值与最小的分级的中央值的平均值作为所述厚度的代表值。
4.根据权利要求1所述的半导体制造装置，其中，
所述代表值计算部使用所述最大分级组中的具有最大次数的分级的中央值作为所述厚度的代表值。
5.根据权利要求1所述的半导体制造装置，其中，
所述代表值计算部使用所述最大分级组中的从最大的分级侧起次数由增变化为减的边界的分级的中央值作为所述厚度的代表值。
6.根据权利要求1所述的半导体制造装置，其中，
所述代表值计算部使用所述最大分级组中的从最大的分级起存在于预先确定的范围内的分级组的次数分布平均值作为所述厚度的代表值。
7.一种半导体制造方法，其具备以下工序，即：
准备半导体制造装置的工序；以及
使用所述半导体制造装置对晶片进行加工的工序，
该半导体制造装置包含：旋转机构部，其使包含至少一部分被蚀刻的被蚀刻区域的所述晶片旋转；蚀刻机构部，其对所述被蚀刻区域进行蚀刻；厚度测定功能，其通过对所述被蚀刻区域的厚度进行测定，从而生成历时厚度数据；蚀刻控制功能，其在所述被蚀刻区域的厚度的代表值达到了目标厚度值的时刻使所述蚀刻机构部停止；以及厚度计算功能，其在每个使所述晶片旋转N周的单位期间，基于所述历时厚度数据中的在所述单位期间中测定的范围即测定区间的测定值，对所述厚度的代表值进行计算，其中，N为自然数，
所述厚度计算功能包含：
直方图数据创建部，其使用所述历时厚度数据中的所述测定区间的测定值而创建表示多个分级各自具有的次数的直方图数据；
分级提取部，其对所述多个分级中的次数大于或等于预先确定的次数的分级即提取分级进行提取；
最大分级组提取部，其对所述提取分级中的从所述提取分级的最大分级起连续存在的分级的组即最大分级组进行提取；以及
代表值计算部，其基于所述最大分级组的次数分布而对所述厚度的代表值进行计算。
CN201780088047.XA 2017-03-10 2017-03-10 半导体制造装置以及半导体制造方法 Active CN110383428B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/009661 WO2018163396A1 (ja) 2017-03-10 2017-03-10 半導体製造装置および半導体製造方法

Publications (2)

Publication Number Publication Date
CN110383428A CN110383428A (zh) 2019-10-25
CN110383428B true CN110383428B (zh) 2023-04-04

Family

ID=63448724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780088047.XA Active CN110383428B (zh) 2017-03-10 2017-03-10 半导体制造装置以及半导体制造方法

Country Status (5)

Country Link
US (1) US10763145B2 (zh)
JP (1) JP6723431B2 (zh)
CN (1) CN110383428B (zh)
DE (1) DE112017007219B4 (zh)
WO (1) WO2018163396A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7003792B2 (ja) * 2018-03-28 2022-02-10 セイコーエプソン株式会社 ウェブ形成装置、ウェブ形成方法およびシート製造装置
US11171048B2 (en) * 2020-03-12 2021-11-09 Fei Company Adaptive endpoint detection for automated delayering of semiconductor samples
JP7460411B2 (ja) * 2020-03-24 2024-04-02 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置及び基板処理方法
JP7513456B2 (ja) 2020-07-30 2024-07-09 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、基板処理システム、及び基板処理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5756933A (en) * 1980-09-20 1982-04-05 Fujitsu Ltd Spin etching method
JPH08260165A (ja) * 1995-03-20 1996-10-08 Dainippon Screen Mfg Co Ltd 表面処理終点検出方法
JP2002176087A (ja) * 2000-12-06 2002-06-21 Hamamatsu Photonics Kk 厚み計測装置、及びそれを用いたウエットエッチング装置、ウエットエッチング方法
CN102683195A (zh) * 2011-03-11 2012-09-19 索尼公司 制造半导体装置的装置和方法及制造电子设备的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5077464A (en) * 1988-07-20 1991-12-31 Applied Materials, Inc. Method and apparatus for endpoint detection in a semiconductor wafer etching system
US5131752A (en) * 1990-06-28 1992-07-21 Tamarack Scientific Co., Inc. Method for film thickness endpoint control
US5308447A (en) * 1992-06-09 1994-05-03 Luxtron Corporation Endpoint and uniformity determinations in material layer processing through monitoring multiple surface regions across the layer
US5711843A (en) * 1995-02-21 1998-01-27 Orincon Technologies, Inc. System for indirectly monitoring and controlling a process with particular application to plasma processes
US6228277B1 (en) * 1998-10-14 2001-05-08 Lucent Technologies Inc. Etch endpoint detection
JP2000212773A (ja) * 1999-01-20 2000-08-02 Hamamatsu Photonics Kk ウエットエッチング終点検出装置
JP4486217B2 (ja) 2000-05-01 2010-06-23 浜松ホトニクス株式会社 厚み計測装置、及びそれを用いたウエットエッチング装置、ウエットエッチング方法
JP3748527B2 (ja) 2001-09-26 2006-02-22 大日本スクリーン製造株式会社 エッチング装置およびエッチング方法
JP5238782B2 (ja) 2010-09-22 2013-07-17 株式会社東芝 基板の処理装置および基板の処理方法
US8193007B1 (en) * 2011-02-17 2012-06-05 Tokyo Electron Limited Etch process control using optical metrology and sensor devices
JP5552653B2 (ja) 2013-01-17 2014-07-16 株式会社東芝 基板の処理装置および基板の処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5756933A (en) * 1980-09-20 1982-04-05 Fujitsu Ltd Spin etching method
JPH08260165A (ja) * 1995-03-20 1996-10-08 Dainippon Screen Mfg Co Ltd 表面処理終点検出方法
JP2002176087A (ja) * 2000-12-06 2002-06-21 Hamamatsu Photonics Kk 厚み計測装置、及びそれを用いたウエットエッチング装置、ウエットエッチング方法
CN102683195A (zh) * 2011-03-11 2012-09-19 索尼公司 制造半导体装置的装置和方法及制造电子设备的方法

Also Published As

Publication number Publication date
US20190385876A1 (en) 2019-12-19
JP6723431B2 (ja) 2020-07-15
US10763145B2 (en) 2020-09-01
JPWO2018163396A1 (ja) 2019-06-27
WO2018163396A1 (ja) 2018-09-13
CN110383428A (zh) 2019-10-25
DE112017007219T5 (de) 2019-11-28
DE112017007219B4 (de) 2022-09-29

Similar Documents

Publication Publication Date Title
CN110383428B (zh) 半导体制造装置以及半导体制造方法
JP5853382B2 (ja) 半導体装置の製造方法、及び電子機器の製造方法
US20140045282A1 (en) Using Spectra to Determine Polishing Endpoints
US20150310622A1 (en) Depth Image Generation Utilizing Pseudoframes Each Comprising Multiple Phase Images
KR20000071730A (ko) 폴리싱 방법 및 장치와 이를 모니터링하는 방법
JP2009505847A5 (zh)
WO2014081478A1 (en) Depth imaging method and apparatus with adaptive illumination of an object of interest
KR20160052769A (ko) 다중 스펙트럼들을 이용한 화학 기계적 연마에서의 종료점 검출
US11728172B2 (en) Wafer thinning apparatus having feedback control
US11110565B2 (en) Polishing apparatus, polishing method, and polishing control apparatus
US8070555B2 (en) Visual feedback for airfoil polishing
JP2008177329A (ja) ウエットエッチング方法
KR20220071915A (ko) 연마 방법, 워크피스의 연마 감시 방법 및 연마 감시 장치
CN117532426A (zh) 磨轮牙齿损耗补偿方法、装置、设备及存储介质
JP5274105B2 (ja) 研磨終点検出方法
KR20110040866A (ko) 치명상의 검출 방법
JP7494096B2 (ja) ワークピースの研磨監視方法および研磨監視装置
CN114746214B (zh) 研磨装置及研磨方法
JP2013098498A (ja) ウェーハ薄膜加工制御方法
US20240102791A1 (en) Method of detecting abnormality in measuring of film thickness of workpiece, optical film-thickness measuring apparatus, and storage medium storing program
US20150319404A1 (en) Image signal generating apparatus, image inspection apparatus, printing system, and image signal generating method
US20220059416A1 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP2022078667A (ja) 研磨装置および研磨方法
TW200300841A (en) System and method for inspection using white light interferometry
JP2010141135A (ja) 半導体研磨装置および研磨レート推定方法並びにプログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant