CN110377528A - 进行电源管理的方法、记忆装置和其控制器、和电子装置 - Google Patents

进行电源管理的方法、记忆装置和其控制器、和电子装置 Download PDF

Info

Publication number
CN110377528A
CN110377528A CN201910267002.XA CN201910267002A CN110377528A CN 110377528 A CN110377528 A CN 110377528A CN 201910267002 A CN201910267002 A CN 201910267002A CN 110377528 A CN110377528 A CN 110377528A
Authority
CN
China
Prior art keywords
circuit
memory storage
master device
communication
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910267002.XA
Other languages
English (en)
Other versions
CN110377528B (zh
Inventor
许子伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Priority to CN202211328708.0A priority Critical patent/CN115509952A/zh
Publication of CN110377528A publication Critical patent/CN110377528A/zh
Application granted granted Critical
Publication of CN110377528B publication Critical patent/CN110377528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1004—Compatibility, e.g. with legacy hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种用来在一记忆装置中进行电源管理的方法、相关的记忆装置及其控制器、以及相关的电子装置。所述记忆装置包括一非挥发性存储器，且所述非挥发性存储器包括至少一非挥发性存储器组件。所述方法可包括：在所述记忆装置的一初始化阶段，侦测一主装置是否支持对应于一第一通信协议的通信；以及在侦测到所述主装置支持对应于所述第一通信协议的通信前，控制所述记忆装置中的一实体层电路保持在电源关闭状态以节省电源，其中所述实体层电路支持对应于所述第一通信协议的通信。通过本发明，所述控制器(例如其内的电源开启控制电路)可选择性地开启或关闭所述控制器中的一或多个对应的电源开关，故不会有不必要的耗电问题。

Description

进行电源管理的方法、记忆装置和其控制器、和电子装置
技术领域
本发明是关于存储器控制，特别指一种用来在一记忆装置中进行电源管理的方法、相关的记忆装置及其控制器、以及相关的电子装置。
背景技术
近年来由于存储器的技术不断地发展，各种可携式或非可携式记忆装置(例如：分别符合SD/MMC、CF、MS以及XD标准的记忆卡；又例如：分别符合UFS以及eMMC标准的嵌入式(embedded)记忆装置)被广泛地实施于诸多应用中。因此，这些记忆装置中的存储器的存取控制遂成为相当热门的议题。
以常用的NAND型闪存而言，其主要可区分为单阶细胞(single level cell,SLC)与多阶细胞(multiple level cell,MLC)两大类的闪存。单阶细胞闪存中的每个被当作记忆细胞(memory cell)的晶体管只有两种电荷值，分别用来表示逻辑值0与逻辑值1。另外，多阶细胞闪存中的每个被当作记忆细胞的晶体管的存储能力可被充分利用，其采用较高的电压来驱动，以通过不同的电压位准在一个晶体管中记录至少两组位信息(诸如00、01、11、10)；理论上，多阶细胞闪存的记录密度可以达到单阶细胞闪存的记录密度的至少两倍，这对于NAND型闪存的相关产业而言，是非常好的消息。
相较于单阶细胞闪存，由于多阶细胞闪存的价格较便宜，并且在有限的空间里可提供较大的容量，故多阶细胞闪存很快地成为市面上的记忆装置竞相采用的主流。然而，多阶细胞闪存的不稳定性所导致的问题也一一浮现。为了确保记忆装置对闪存的存取控制能符合相关规范，闪存的控制器通常备有某些管理机制以妥善地管理数据的存取。
依据现有技术，有了这些管理机制的记忆装置还是有不足之处。例如：记忆装置诸如符合安全数字(Secure Digital，简称“SD”)标准的记忆卡可称为“SD记忆卡”，基于具备六位SD接口的架构，SD记忆卡的最大传输效率可达到每秒104 MB(megabyte；百万位组)，而当存储容量随着存储器技术的进步变得越来越大，这样的传输效率似乎就变得不够用了。虽然现有技术尝试去修正这个问题，例如通过不同的接口来实施，但也因而引入其他的问题。因此，需要一种新颖的方法及相关架构，以在没有副作用或较不可能带来副作用的状况下解决现有技术的问题。
发明内容
本发明的一目的在于公开一种用来在一记忆装置(例如快捷安全数字(SDExpress，可简称“快捷SD”)记忆卡等)中进行电源管理的方法以及设备(apparatus)，例如在一初始化阶段的期间以相关侦测作辅助，以解决上述的问题。
本发明至少一实施例公开一种用来在一记忆装置中进行电源管理的方法。所述记忆装置可包括一非挥发性存储器(non-volatile memory,NV memory)，且所述非挥发性存储器可包括至少一非挥发性存储器组件(例如一或多个非挥发性存储器组件)。所述方法可包括：在所述记忆装置的一初始化阶段的期间，侦测一主装置是否支持对应于一第一通信协议(communications protocol)的通信；以及在侦测到所述主装置支持对应于所述第一通信协议的通信前，控制所述记忆装置中的一实体层(physical layer,PHY)电路保持在一电源关闭状态以节省电源，其中所述实体层电路支持对应于所述第一通信协议的通信。
除了上述方法外，本发明还公开一种记忆装置，且所述记忆装置包括一非挥发性存储器以及一控制器。所述非挥发性存储器是用来存储信息，其中所述非挥发性存储器可包括至少一非挥发性存储器组件(例如一或多个非挥发性存储器组件)。所述控制器耦接至所述非挥发性存储器，且所述控制器是用来控制所述记忆装置的操作。另外，所述控制器包括一处理电路，其中所述处理电路是用来依据来自一主装置的多个主装置指令控制所述控制器，以容许所述主装置通过所述控制器存取所述非挥发性存储器，且所述控制器还包括一传输接口电路，其中所述传输接口电路耦接至所述处理电路，并用来为所述记忆装置对所述主装置进行通信。举例来说，在所述记忆装置的一初始化阶段的期间，所述控制器侦测所述主装置是否支持对应于一第一通信协议的通信。在侦测到所述主装置支持对应于所述第一通信协议的通信前，所述控制器控制所述传输接口电路中的一实体层电路保持在一电源关闭状态以节省电源，其中所述实体层电路支持对应于所述第一通信协议的通信。
依据某些实施例，本发明还公开相关的电子装置。所述电子装置可包括上述记忆装置，且可还包括：所述主装置，耦接至所述记忆装置。所述主装置可包括：至少一处理器，用来控制所述主装置的操作；以及一电源供应电路，耦接至所述至少一处理器，用来提供电源给所述至少一处理器以及所述记忆装置。另外，所述记忆装置可提供存储空间给所述主装置。
除了上述方法外，本发明还公开一种记忆装置的控制器，其中所述记忆装置包括所述控制器以及一非挥发性存储器。所述非挥发性存储器可包括至少一非挥发性存储器组件(例如一或多个非挥发性存储器组件)。另外，所述控制器包括一处理电路，其中所述处理电路是用来依据来自一主装置的多个主装置指令控制所述控制器，以容许所述主装置通过所述控制器存取所述非挥发性存储器，且所述控制器还包括一传输接口电路，其中所述传输接口电路耦接至所述处理电路，并用来为所述记忆装置对所述主装置进行通信。举例来说，在所述记忆装置的一初始化阶段的期间，所述控制器侦测所述主装置是否支持对应于一第一通信协议的通信。在侦测到所述主装置支持对应于所述第一通信协议的通信前，所述控制器控制所述传输接口电路中的一实体层(physical layer,PHY)电路保持在一电源关闭状态以节省电源，其中所述实体层电路支持对应于所述第一通信协议的通信。
本发明所提出的方法以及相关设备能确保所述记忆装置能在各种状况下妥善地操作。举例来说，所述方法提供用于电源管理的多个控制方案；上述相关设备例如：所述控制器、所述记忆装置、所述电子装置等。另外，在一初始化阶段的期间以相关侦测作辅助，所述控制器(例如其内的电源开启控制电路)可选择性地开启或关闭所述控制器中的一或多个对应的电源开关，且所述电子装置以及所述记忆装置不会产生不必要的耗电问题。
附图说明
图1为依据本发明一实施例的一主装置以及一记忆装置的示意图。
图2为依据本发明一实施例的一种用来在一记忆装置诸如图1所示的记忆装置中进行电源管理的设备的示意图。
图3为依据本发明一实施例的一种用来在一记忆装置中进行电源管理的方法的工作流程
图4绘示图2所示设备于本发明一实施例中的某些实施细节。
图5绘示所述方法于本发明一实施例中的一第一控制方案。
图6绘示所述方法于本发明一实施例中的一第二控制方案。
图7绘示一状态示意图的例子。
图8绘示快捷SD初始化序列以发布SD指令为起始的一个例子。
图9绘示快捷SD初始化序列不以发布SD指令为起始的一个例子。
其中，附图标记说明如下：
10 电子装置
50 主装置
52 处理器
54 电源供应电路
100、200 记忆装置
110、210 存储器控制器
112 微处理器
112M 只读存储器
112C 程序代码
114 控制逻辑电路
116 随机存取存储器
118、218 传输接口电路
118Y 实体层电路
118M、218M 电源管理电路
120 非挥发性存储器
122-1、122-2…122-N 非挥发性存储器组件
212 核心处理单元
214 非挥发性存储器控制器
216 静态随机存取存储器
221、222 调节器
223 电源开关电路
224 PCIe实体层电路
225 电压侦测电路
226 电源开启控制电路
227 PCIe与NVMe控制器
228 SD接口逻辑电路
405 转换电路
410 反向器
420 正反器
501、502 电源开关
VDD1、VDD2、VDD3 驱动电压输入端子
{DAT0(REFCLK+),DAT1(REFCLK-),
DAT2(CLKREQ#),DAT3(PERST#),
CLK,CMD,…} 通信端子
CTRL 电源控制信号
RESET 重置信号
VDD1、VDD2、VDD3、VDDx 驱动电压
CLK、CMD、DAT3(PERST#)、
DAT0/REFCLK+、
DAT1/REFCLK-、
DAT2/CLKREQ#
DAT3/PERST# 信号
CMD0、CMD8 指令
R7 回复
300 工作流程
S10、S12、S14、S16、S18 步骤
具体实施方式
图1为依据本发明一实施例的电子装置10的示意图，其中电子装置10可包括一主装置50以及一记忆装置100。主装置50可包括至少一处理器(例如一或多个处理器)，其可统称为处理器52，且可还包括耦接至处理器52的一电源供应电路54。处理器52是用来控制主装置50的操作，而电源供应电路54是用来提供电源给处理器52以及记忆装置100，并且输出一或多个驱动电压至记忆装置100。记忆装置100可用来提供存储空间给主装置50，并且从主装置50取得所述一或多个驱动电压以作为记忆装置100的电源。主装置50的例子可包括(但不限于)：多功能移动电话(multifunctional mobile phone)、可穿戴装置(wearabledevice)、平板计算机(tablet)以及个人计算机(personal computer)诸如桌面计算机与膝上型计算机。记忆装置100的例子可包括(但不限于)：可携式记忆装置(诸如符合SD/MMC、CF、MS、XD或UFS标准的一记忆卡)、固态硬盘(solid state drive,SSD)以及分别符合UFS以及eMMC标准的各种嵌入式(embedded)记忆装置。依据本实施例，记忆装置100可包括一控制器诸如存储器控制器110，且可还包括一非挥发性存储器(non-volatile memory,NVmemory)120，其中所述控制器是用来存取(access)非挥发性存储器120，且非挥发性存储器120是用来存储信息。非挥发性存储器120可包括至少一非挥发性存储器组件(NV memoryelement)(例如一或多个非挥发性存储器组件)，诸如多个非挥发性存储器组件122-1、122-2、…以及122-N，其中符号“N”可代表大于一的正整数。例如：非挥发性存储器120可为一闪存(flash memory)，而非挥发性存储器组件122-1、122-2、…以及122-N可为多个闪存芯片(Flash memory chip)或多个闪存裸晶(Flash memory die)，但本发明不限于此。
如图1所示，存储器控制器110可包括一处理电路诸如微处理器112、一存储单元诸如只读存储器(read only memory,ROM)112M、一控制逻辑电路114、一随机存取存储器(random access memory,RAM)116以及一传输接口电路118，其中以上组件可通过总线互相耦接。随机存取存储器116可实施成静态随机存取存储器(Static RAM,SRAM)，但本发明不限于此。随机存取存储器116可用来提供内部存储空间给存储器控制器110，例如，随机存取存储器116可用来作为一缓冲存储器以缓冲数据。另外，本实施例的只读存储器112M是用来存储一程序代码112C，而微处理器112是用来执行程序代码112C以控制非挥发性存储器120的存取。请注意，在某些例子中，程序代码112C可被存储在随机存取存储器116或任一种存储器中。另外，在控制逻辑电路114中的一数据保护电路(未绘示)可保护数据及/或进行错误修正，而传输接口电路118可符合一特定通信标准(例如串行高级技术附件(SerialAdvanced Technology Attachment,SATA)标准、通用串行总线(Universal Serial Bus,USB)标准、快捷外设互联(Peripheral Component Interconnect Express，简称“PCIe”)标准、嵌入式多媒体记忆卡(embedded Multi Media Card,eMMC)标准、或通用闪存存储(Universal Flash Storage,UFS)标准)，且可依据所述特定通信标准进行通信，例如，为记忆装置100对主装置50进行通信。
具体来说，传输接口电路118可符合一较新的通信标准(例如SD7.0标准等)，其可着重于较高速的通信且可与多种通信标准(例如PCIe标准以及SD6.0标准等)兼容，也就是传输接口电路118可与这些通信标准兼容。传输接口电路118可包括支持对应于一第一通信协议(例如PCIe通信协议)的通信的一实体层(physical layer,PHY)电路118Y(例如一PCIe实体层电路)，且可还包括一电源管理(power management,PM)电路118M以进行电源管理来控制实体层电路118Y的电源。例如，主装置50可支持对应于所述第一通信协议的通信，并且传输接口电路118可通过实体层电路118Y对主装置50进行通信。又例如，主装置50可支持对应于一第二通信协议(而不是所述第一通信协议)的通信，并且传输接口电路118可在不使用实体层电路118Y的状况下对主装置50进行通信。另外，电源管理电路118M可进行电源管理；特别是，在记忆装置100的一初始化阶段的期间，于对应的驱动电压输入端子对记忆装置100的至少一驱动电压进行电压侦测，以选择性地开启或关闭存储器控制器110中的一或多个电源开关。例如，存储器控制器110可分别在不同的状况下通过所述一或多个电源开关来开启或关闭实体层电路118Y的电源。如此一来，不必要的电源消耗可予以避免。
在本实施例中，主装置50可传输主装置指令以及对应的逻辑地址至存储器控制器110以存取记忆装置100。存储器控制器110接收所述多个主装置指令以及所述多个逻辑地址，并将所述多个主装置指令转译为存储器操作指令(简称为操作指令)，并另以所述多个操作指令来控制非挥发性存储器120对具有非挥发性存储器120中的实体地址的记忆单元(例如数据页)进行读取、写入/编程等，其中所述多个实体地址对应于所述多个逻辑地址。当存储器控制器110对所述多个非挥发性存储器组件122-1、122-2、…以及122-N中的任一非挥发性存储器组件122-n(“n”可为于区间[1,N]内的任一正整数)进行一抹除操作，非挥发性存储器组件122-n的多个区块的至少一区块会被抹除，其中所述多个区块的每一区块可包括多个页(例如数据页)，且一存取操作(例如读取或写入)可对一或多个页进行。
图2为依据本发明一实施例的一种用来在一记忆装置(诸如上述的记忆装置)中进行电源管理的设备的示意图。记忆装置200(例如快捷SD记忆卡)、存储器控制器210(例如快捷SD记忆卡控制器)、核心处理单元(core processing unit)212(例如核心处理电路)、非挥发性存储器控制器214、静态随机存取存储器216、传输接口电路218、以及电源管理电路218M能分别作为记忆装置100、存储器控制器110、微处理器112、控制逻辑电路114、随机存取存储器116、传输接口电路118、以及电源管理电路118M的例子，但本发明不限于此。存储器控制器210可包括相关电路诸如直接内存存取(direct memory access,DMA)控制器、模拟电路等。传输接口电路218可包括多个子电路诸如调节器(regulator)221与222、电源开关电路223(其可包括所述一或多个电源开关)、PCIe实体层电路224、电压侦测电路225、电源开启控制电路226、PCIe与快捷非挥发性存储器(NV Memory Express，简称“NVMe”)控制器227、以及SD接口逻辑电路228，并且可为记忆装置200通过记忆装置200的至少一部分的端子与主装置50互动。传输接口电路218(例如其内的所述多个子电路)可耦接至记忆装置200的某些接口端子，其中传输接口电路218以及相关端子可符合多个标准诸如不同世代的标准(例如SD6.0标准以及SD7.0标准)。例如，记忆装置200的所述多个端子可包括驱动电压输入端子{VDD1,VDD2,VDD3}以及对应于较新通信标准(例如SD7.0标准等)的通信端子{DAT0(REFCLK+),DAT1(REFCLK-),DAT2(CLKREQ#),DAT3(PERST#),CLK,CMD,…}等。由于传输接口电路218以及上述相关端子可符合多个标准诸如不同世代的标准，故前四个通信端子可具有各自的主要名称与次要名称，其可于需要时被用来指称对应至某一世代的标准的端子名称。为便于理解，于记忆装置200的所述多个端子上的信号可分别用与这些端子相同名称的斜体字来标示。举例来说，驱动电压输入端子{VDD1,VDD2,VDD3}可分别用来接收来自主装置50的一组驱动电压{VDD1,VDD2,VDD3}诸如{3.3V,1.8V,1.2V}。另外，前四个通信端子的主要名称{DAT0,DAT1,DAT2,DAT3}以及驱动电压输入端子{VDD1,VDD2,VDD3}的名称可指出这些端子与SD标准兼容，而前四个通信端子的次要名称{REFCLK+,REFCLK-,CLKREQ#,PERST#}可指出对应于PCIe通信协议的通信的各自的用途(例如，用于记忆装置200的PCIe接口的同步的参考时钟差动对{REFCLK+,REFCLK-}、用于请求参考时钟的参考时钟请求CLKREQ#、以及用于重置记忆装置200的重置信号PERST#)，但本发明不限于此。依据本实施例，一组调节器诸如调节器221与222可调节所述组驱动电压{VDD1,VDD2,VDD3}中的一或多者以产生电源给一或多个其他电路(例如PCIe实体层电路224)，诸如分别用于PCIe实体层电路224的数字电源域(digital power domain)与模拟电源域(analog powerdomain)的电源(例如“数字电源”以及“模拟电源”)。电源开关电路223可通过所述一或多个电源开关来控制PCIe实体层电路224的电源，其中在电源被电源开关电路223开启后，PCIe实体层电路224可进行对应于PCIe通信协议的通信的实体层操作。藉助电压侦测电路225所进行的电压侦测，电源开启控制电路226可自动地通过电源开关电路223来控制PCIe实体层电路224的电源，例如，不需要依赖存储器控制器210的一内部时钟源，其中所述内部时钟源可预设为保持关闭，而不会妨碍此架构中关于自动地控制PCIe实体层电路224的电源的自动控制机制。PCIe与NVMe控制器227可于需要时进行对应于PCIe通信协议以及NVMe通信协议中的任一者的通信，并且SD接口逻辑电路228可于需要时进行对应于SD标准的各种版本中的任一者的通信及/或接口联系。基于图2所示的架构，存储器控制器210(例如传输接口电路218)能依据所述多个通信标准中的任一者进行通信，尤其是，能在需要时依据SD6.0标准进行通信并且能在需要时依据SD7.0标准进行通信。
依据某些实施例，由于驱动PCIe实体层电路224所需要的电源可能改变，图2中的相关架构与布线(wiring)可予以变化。电源开关电路223可直接或间接地(例如通过一或多个调节器)耦接至驱动电压输入端子{VDD1,VDD2,VDD3}的至少一部分(例如一部分或全部)，并且在电源开关电路223与驱动电压输入端子{VDD1,VDD2,VDD3}的上述至少一部分之间的调节器的数量可予以变化。举例来说，调节器221可调节驱动电压VDD1(例如3.3V)以产生电源作为用于所述数字电源域的电源(例如“数字电源”)，并且调节器222可调节驱动电压VDD2(例如1.8V)以产生电源作为用于所述模拟电源域的电源(例如“模拟电源”)。依据某些实施例，电压侦测电路225可耦接至驱动电压输入端子{VDD2,VDD3}中的一或多者。举例来说，电压侦测电路225可对对应于驱动电压输入端子{VDD2,VDD3}中的一特定驱动电压输入端子VDDx(例如VDD2或VDD3)的一特定驱动电压VDDx(例如VDD2或VDD3)进行电压侦测，其中电压侦测电路225可耦接至特定驱动电压输入端子VDDx(例如VDD2或VDD3)。
图3为依据本发明一实施例的一种用来在一记忆装置中进行电源管理的方法的工作流程300，其中所述方法可应用于所述控制器(例如存储器控制器110与210)、所述记忆装置(例如记忆装置100与200)、以及设置有所述记忆装置的一电子装置(例如电子装置10)。
于步骤S10中，在记忆装置100(例如记忆装置200)的所述初始化阶段的期间，存储器控制器110(例如存储器控制器210)可侦测主装置50是否支持对应于所述第一通信协议(例如PCIe通信协议)的通信。
于步骤S12中，在侦测到主装置50支持对应于所述第一通信协议的通信前，存储器控制器110(例如存储器控制器210)可控制实体层电路118Y(例如PCIe实体层电路224)保持在电源关闭状态以节省电源，其中实体层电路118Y支持对应于所述第一通信协议的通信。
于步骤S14中，存储器控制器110(例如存储器控制器210)可检查主装置50是否支持对应于所述第一通信协议的通信。当主装置50支持对应于所述第一通信协议的通信时，进入步骤S16；否则，进入步骤S18。
于步骤S16中，当侦测到主装置50支持对应于所述第一通信协议的通信时，存储器控制器110(例如存储器控制器210)可控制实体层电路118Y(例如PCIe实体层电路224)进入一电源开启状态，以供通过实体层电路118Y进行对应于所述第一通信协议的通信，以容许主装置50存取记忆装置100(例如记忆装置200)。
于步骤S18中，当侦测到主装置50不支持对应于所述第一通信协议的通信时，存储器控制器110(例如存储器控制器210)可在不使用实体层电路118Y(例如PCIe实体层电路224)的状况下进行对应于另一通信协议的通信，以容许主装置50存取记忆装置100(例如记忆装置200)。
为便于理解，所述方法可用工作流程300来说明，但本发明不限于此。依据某些实施例，于工作流程300中的一或多个步骤可被新增、删除或修改。
依据本实施例，电源管理电路118M(例如电源管理电路218M)可依据所述方法进行电源管理。主装置50可输出所述组驱动电压{VDD1,VDD2,VDD3}(例如{3.3V,1.8V,1.2V})至记忆装置100(例如记忆装置200)。特别是，电源开关电路223可耦接于所述组驱动电压中的至少一驱动电压(例如一或多个驱动电压)与实体层电路118Y(诸如PCIe实体层电路224)之间，其中控制实体层电路118Y保持在电源关闭状态可通过电源开关电路223来进行。例如，前述的至少一驱动电压可包括一或多个驱动电压，诸如VDD1(例如3.3V)或{VDD1,VDD2}(例如{3.3V,1.8V})，电源开关电路223可包括耦接至所述一或多个驱动电压的多个电源开关，并且所述多个电源开关可分别控制实体层电路118Y(诸如PCIe实体层电路224)的数字电源域以及模拟电源域的电源。
在所述初始化阶段中，所述组驱动电压中的一第一驱动电压诸如驱动电压VDD1通常可在特定驱动电压VDDx(例如VDD2或VDD3)被从一接地电压位准(例如0V)拉至一第二电压位准(例如1.8V或1.2V)前被从所述接地电压位准(例如0V)拉至一第一电压位准(例如3.3V)。依据特定驱动电压VDDx，存储器控制器110(例如存储器控制器210)可侦测主装置50是否支持对应于所述第一通信协议的通信。特别是，电压侦测电路225可对特定驱动电压VDDx进行电压侦测以产生一侦测信号，并且电源开启控制电路226可依据所述侦测信号监控(monitor)来自主装置50的一特定信号(例如DAT3(PERST#))的一逻辑状态以产生对应于所述逻辑状态的一电源控制信号CTRL，以供控制实体层电路118Y诸如PCIe实体层电路224的电源，其中所述特定信号可通过记忆装置200的对应的通信端子DAT3(PERST#)被记忆装置200接收，并且电源控制信号CTRL可指出主装置50是否支持对应于所述第一通信协议的通信。另外，电源开启电路226可包括一单一位(one-bit)存储电路(例如一缓存器或一正反器)，其可用来存储对应于所述逻辑状态的单一位信息。电源开启控制电路226可依据所述侦测信号将所述单一位信息存储至所述单一位存储电路以产生所述电源控制信号CTRL。举例来说，所述侦测信号可被输入至所述单一位存储电路的一时钟端子CK(例如，所述侦测信号可用来作为所述单一位存储电路的一时钟信号)，并且所述电源控制信号CTRL可为所述单一位存储电路的一输出信号。此外，电源开启控制电路226可反转(invert)所述特定信号以产生所述特定信号的一反向信号，并且通过监控所述反向信号的一对应的逻辑状态来监控所述特定信号的所述逻辑状态，其中所述对应的逻辑状态可被存储作为所述单一位信息。举例来说，所述侦测信号的一边缘(edge)可指出所述特定驱动电压VDDx的转变(transition)。在某些实施例中，由于在一正常操作阶段中所述特定驱动电压VDDx可能没有进一步的转变，因此在记忆装置100(例如记忆装置200)的所述正常操作阶段的期间所述侦测信号可以没有后续的边缘出现。
依据某些实施例，欲通过电源开关电路223控制(例如选择性地开启或关闭)的电源可基于所述方法的不同控制方案来改变，例如，取决于欲供应给PCIe实体层电路224的电源的需求。基于图2所示的架构，此省电设计能应用于所述快捷SD记忆卡的初始化阶段，其中所述快捷SD记忆卡可为基于SD7.0标准的记忆卡(例如一微小的(tiny)记忆卡)。请注意，具备六位SD接口的一SD卡的最大传输率可达到每秒104MB。相较于此，传输接口电路118(例如传输接口电路218)能被设计来进行对应于PCIe通信协议的通信，以容许记忆装置100(例如记忆装置200)在维持对SD接口的兼容性的同时，其最大传输率可达到每秒985MB。如此一来，不论一主装置(例如主装置50)是否支持所述较新的通信标准(例如SD7.0标准)，本发明的方法及相关设备(例如所述控制器诸如存储器控制器110与210)能确保所述记忆装置(例如记忆装置100与200)能在各种状况下妥善地操作。
关于实施一新世代的SD卡，图1至2中的任一者所示的架构均适合用来进行电源管理以达到省电的目标。特别是，PCIe实体层电路224能依据针对PCIe实体层的需求进行PCIe通信操作，但是PCIe实体层电路224可能会相当耗电。电源开关电路223(例如所述多个电源开关)能预设为保持关闭；当记忆装置200操作在SD接口模式时，PCIe实体层电路224不会耗电。另外，PCIe实体层电路224所需要的电源的电压位准可取决于制造所述存储器控制器的制程及/或相关知识产权模块的各种状况。不论选用哪一种制程以及不论所述多个相关知识产权模块的状况是否改变，本发明的方法及相关设备能达到极度省电的目标。
依据某些实施例，当所述快捷SD记忆卡插入错误的插槽，诸如一SD4.0(UHS2)主装置的对应的插槽，虽然此SD4.0主装置默认可供应驱动电压VDD2，电源开关电路223(例如耦接至驱动电压输入端子VDD2的电源开关)在预设情况下能避免PCIe实体层电路224通过驱动电压VDD2上电，这是因为电源开关电路223(例如所述多个电源开关)预设为保持关闭。
图4绘示图2所示设备于本发明一实施例中的某些实施细节。举例来说，电源开启控制电路226可包括一缓存器或一正反器420(其具有输入端子D、输出端子Q、时钟端子CK、以及重置端子R)，且可包括耦接于端子DAT3(PERST#)与输入端子D之间的一反向器(inverter)410以供将信号DAT3(PERST#)反向或反转，且可还包括一转换电路405(其在本实施例中可称为电源开启重置电路)，其中输出端子Q耦接至电源开启电路223的至少一控制端子(例如其内的所述多个电源开关的控制端子)。当记忆装置200在一开始以驱动电压VDD1(例如3.3V)上电，驱动电压VDD1可用来重置正反器420，举例来说，通过对应于驱动电压VDD1的一重置信号RESET，以确保正反器420中没有未知的状态。特别是，转换电路405可用来将驱动电压VDD1转换为重置信号RESET，以使得重置信号RESET在驱动电压VDD1从所述接地电压位准(例如0V)被拉至所述第一电压位准(例如3.3V)时的那一瞬间具有对应于驱动电压VDD1的转变(例如一上升边缘)的一脉波(pulse)，并且此脉波可用来作为一重置脉波以供重置正反器420，以使得电源开关电路223(例如其内的所述多个电源开关)于一开始为关闭状态。如此一来，电源开启控制电路226可利用重置信号RESET对正反器420进行“电源开启重置”。基于图4所示的架构，电源开关地电路223(例如其内的所述多个电源开关)能预设为保持关闭。
依据本实施例，电压侦测电路225可包括一电压侦测器，例如，所述电压侦测器可由一比较器来实施，但本发明不限于此。所述比较器可接收特定驱动电压VDDx(例如VDD2或VDD3)。例如，记忆装置200可被设计成避免使用驱动电压VDD3；当记忆装置200不支持使用驱动电压VDD3时，特定驱动电压VDDx可代表VDD2(例如1.8V)。又例如，记忆装置200可被设计成使用驱动电压VDD3；当记忆装置200支持使用驱动电压VDD3时，特定驱动电压VDDx可代表VDD3(例如1.2V)。另外，所述比较器可将特定驱动电压VDDx(例如VDD2或VDD3)与一预定临界电压作比较以产生带有一比较结果的一比较结果信号，其中所述比较结果信号可用来作为所述侦测信号，并且可被输入至时钟端子CK。举例来说，特定驱动电压VDDx的电压位准可在一特定时间点被上拉(例如从0V拉至1.8V，或者从0V拉至1.2V)。当特定驱动电压VDDx的电压位准达到(例如大于或等于)所述预定临界电压，其可指出特定驱动电压VDDx的电压位准落在一有效范围内，所述比较器可改变所述比较结果信号的电压位准，例如，从一低电压位准变为一高电压位准；否则，所述比较器可将所述比较结果信号的电压位准维持不变。为便于理解，所述比较结果信号的电压位准的转变可被视为由所述比较结果信号所带有的一“脉波”的一上升边缘，诸如所述比较结果信号从所述低电压位准转变为所述高电压位准的边缘，其中此脉波的脉波宽度可能很长且可停留在所述高电压位准直到特定驱动电压VDDx被下拉(例如从1.8V拉至0V，或者从1.2V拉至0V)。由于此脉波的脉波宽度通常不会如同一正常脉波(诸如一时钟信号)的脉波宽度一样短，此脉波可被称为一虚拟脉波。电源开启控制电路226能利用所述虚拟脉波作为正反器420的一时钟源。举例来说，正反器420能依据所述时钟源诸如所述虚拟脉波暂时地存储信号DAT3(PERST#)的所述反向信号的数据(例如高/低状态诸如逻辑高/低)。
由于输出端子Q耦接至电源开关电路223的上述至少一控制端子(例如其内的所述多个电源开关的所述多个控制端子)，电源开启控制电路226能利用正反器420于输出端子Q的输出信号作为电源控制信号CTRL(其可被视为所述多个电源开关的一开关控制信号)。电源控制信号CTRL可带有逻辑值0或逻辑值1，特别是，可处于对应于逻辑值0的一低位准或者处于对应于逻辑值1的一高位准，但本发明不限于此。当电源控制信号CTRL带有逻辑值1(例如处于所述高位准)，所述多个电源开关会被开启以分别从调节器221与222供应电源给PCIe实体层电路224以分别作为用于所述数字电源域的电源(例如“数字电源”)以及用于所述模拟电源域的电源(例如“模拟电源”)；否则，所述多个电源开关保持关闭。依据本实施例，信号DAT3(PERST#)可为低态动作型的(low-active)信号，以及从反向器410输出至输入端子D的所述反向信号可为高态动作型的(high-active)信号。当信号DAT3(PERST#)处于其低位准(例如：从一高位准诸如3.3V被下拉至所述低位准诸如0V，及/或保持在所述低位准)，所述反向信号处于其高位准(例如：从一低位准诸如0V上拉至所述高位准诸如3.3V，及/或保持在所述高位准)。因应所述时钟源诸如所述虚拟脉波的触发，正反器420能锁存(latch)所述反向信号的数据(例如所述逻辑高状态)，并且电源控制信号CTRL可带有逻辑值1(例如处于所述高位准)。如此一来，当特定驱动电压VDDx的电压位准达到(例如大于或等于)所述预定临界电压，其可指出特定驱动电压VDDx的电压位准落在所述有效范围内，电源开启控制电路226开启所述多个电源开关以从调节器221与222供应电源给PCIe实体层电路224。
依据某些实施例，由于在供应驱动电压VDD1的时间点与供应驱动电压VDD3的时间点之间的区间(时间区间)可予以变化，当于所述初始化阶段的期间没有侦测到SD指令时，核心处理单元212可关闭存储器控制器210中的一内部时钟源以节省电源。在此状况下，本发明的方法及设备能利用所述电压侦测器侦测特定驱动电压VDDx的电压位准以产生所述虚拟脉波，并且能利用所述虚拟脉波(而不是所述内部时钟源)作为所述时钟源以触发正反器420开启所述多个电源开关。为便于理解，假设所述内部时钟源为基于某种电路设计的具有频率为20MHz(megahertz；百万赫)的一时钟，其中：当所述内部时钟源被关闭，记忆装置200于所述组驱动电压大约会消耗一百微安培(microampere,mA)；而当有一自由运作的时钟(free run clock)诸如所述内部时钟源被开启，记忆装置200于所述组驱动电压大约会消耗五百微安培；但本发明不限于此。如此一来，存储器控制器210能在不开启所述内部时钟源的状况下妥善地针对PCIe实体层电路224进行电源管理。因此，本发明的方法能在没有副作用的状况下达成节省电源的目标。
依据某些实施例，在启动记忆装置200的一开始，主装置50首先将驱动电压VDD1(而不是其他驱动电压VDD2与VDD3中的任一者)供应给记忆装置200。基于图2所示的架构(尤其是，图4所示的架构)，当主装置50进入PCIe模式，存储器控制器210(例如电源开启电路226)能及时地开启所述多个电源开关，以从调节器221与222供应电源给PCIe实体层电路224。
图5绘示所述方法于本发明一实施例中的一第一控制方案。当PCIe实体层电路224是采用40奈米(nanometer,nm)制程来实施时，PCIe实体层电路224可能需要2.5V的电压，而所述2.5V的电压可从驱动电压VDD1(例如3.3V)转换得到；并且PCIe实体层电路224可能会需要1.1V的电压，而所述1.1V的电压可从驱动电压VDD1(例如3.3V)转换得到。调节器221与222可对驱动电压VDD1进行调节操作以将驱动电压VDD1分别转换为用于所述数字电源域的电源(例如“数字电源”诸如调节后驱动电压1.1V)以及用于所述模拟电源域的电源(例如“模拟电源”诸如调节后驱动电压2.5V)。当电源开启控制电路226开启电源开关电路223时，电源开关电路223(例如电源开关501与502)能分别将所述数字电源诸如调节后驱动电压1.1V以及所述模拟电源诸如调节后驱动电压2.5V导通至PCIe实体层电路224；否则，电源开关电路223(例如电源开关501与502)能避免分别将所述数字电源诸如调节后驱动电压1.1V以及所述模拟电源诸如调节后驱动电压2.5V导通至PCIe实体层电路224。
图6绘示所述方法于本发明一实施例中的一第二控制方案。当PCIe实体层电路224是采用28奈米制程来实施时，PCIe实体层电路224可能需要1.8V的电压，而所述1.8V的电压可从驱动电压VDD2(例如1.8V)转换得到；并且PCIe实体层电路224可能会需要0.9V的电压，而所述0.9V的电压可从驱动电压VDD1(例如3.3V)转换得到。调节器221与222可分别对驱动电压VDD1(例如3.3V)以及驱动电压VDD2(例如1.8V)进行调节操作，以将驱动电压VDD1与VDD2分别转换为用于所述数字电源域的电源(例如“数字电源”诸如调节后驱动电压0.9V)以及用于所述模拟电源域的电源(例如“模拟电源”诸如调节后驱动电压1.8V)。当电源开启控制电路226开启电源开关电路223时，电源开关电路223(例如电源开关501与502)能分别将所述数字电源诸如调节后驱动电压0.9V以及所述模拟电源诸如调节后驱动电压1.8V导通至PCIe实体层电路224；否则，电源开关电路223(例如电源开关501与502)能避免分别将所述数字电源诸如调节后驱动电压0.9V以及所述模拟电源诸如调节后驱动电压1.8V导通至PCIe实体层电路224。
图7绘示一状态示意图的例子。存储器控制器110(例如存储器控制器210)可在各种状况下于所述初始化阶段的期间妥善地操作。举例来说，在启动记忆装置200的一开始，主装置50将驱动电压VDD1供应给存储器控制器210(为便于理解，于图7中标示为“VDD1被上拉”)，并且电源开启控制电路226默认将电源开关电路223(例如电源开关501与502)保持在关闭状态(标示为“电源开关关闭”)。又例如，当主装置50在信号DAT3(PERST#)处于其低位准的状况下将特定驱动电压VDDx(例如VDD2或VDD3)供应给存储器控制器210(为便于理解，于图7中标示为“VDDx被上拉且PERST#＝0”)，电源开启控制电路226开启电源开关电路223(例如电源开关501与502)以进入其开启状态(标示为“电源开关开启”)。另外，是否使用驱动电压VDD2或驱动电压VDD3作为特定驱动电压VDDx以进行电压侦测可取决于不同设计。举例来说，当记忆装置200(例如所述记忆卡诸如所述快捷SD记忆卡)不支持使用驱动电压VDD3，特定驱动电压VDDx可代表驱动电压VDD2(例如1.8V)。又例如，当记忆装置200(例如所述记忆卡)支持使用驱动电压VDD3，特定驱动电压VDDx可代表驱动电压VDD3(例如1.2V)。
图8绘示快捷SD初始化序列以发布SD指令为起始的一个例子，而图9绘示快捷SD初始化序列不以发布SD指令为起始的一个例子。信号{CLK,CMD,DAT3(PERST#),DAT0(REFCLK+),DAT1(REFCLK-),DAT2(CLKREQ#)}(其后面四个信号各自的主要名称与次要名称也可用符号“/”区隔；于图8至9分别标示为“DAT3/PERST#”、“DAT0/REFCLK+”、“DAT1/REFCLK-”、“DAT2/CLKREQ#”)可分别于记忆装置200的对应的端子{CLK,CMD,DAT3(PERST#),DAT0(REFCLK+),DAT1(REFCLK-),DAT2(CLKREQ#)}被接收，且在所述初始化阶段中的记忆装置200的记忆装置内部状态可包括某些预定状态诸如虚拟初始化、SD模式、PCIe链接(PCIelinkup)、及/或PCIe模式。存储器控制器210可在所述初始化阶段的期间停用(disable)耦接至端子DAT3(PERST#)的一上拉电阻，以容许主装置50在需要时自由地驱动信号DAT3(PERST#)(诸如DAT3/PERST#)。特别是，在图8所示的例子中，主装置50可传送指令CMD0以及CMD8，并且存储器控制器210可以回复R7来响应，其中指令CMD8的某些字段(field)，诸如字段{“PCIe Availability”,“PCIe1.2V Support”}，可夹带位{1,1}以指出主装置50支持PCIe通信以及PCIe1.2 V的驱动电压，以及回复R7的某些字段，诸如字段{“PCIeResponse”,“PCIe1.2V Support”}，可夹带位{1,0}以指出记忆装置200支持PCIe通信而不支持PCIe1.2V的驱动电压，但本发明不限于此。基于这些例子，传输接口电路218可符合SD7.0标准。另外，存储器控制器210能在所述初始化阶段依据这些例子中任一者来控制记忆装置200(例如所述记忆卡诸如所述快捷SD记忆卡)与主装置50之间的互动以进入PCIe接口模式，例如，在主装置50支持驱动电压VDD3但所述记忆卡不支持的状况下，但本发明不限于此。基于图2所示的架构(尤其是图4所示的架构)，当需要时，存储器控制器210(例如电源开启控制电路226)能及时开启电源开关510与520，以从调节器221与222供应电源给PCIe实体层电路224。当不需要使用PCIe实体层电路224时，存储器控制器210(例如电源开启控制电路226)能默认电源开关510与520停留在其关闭状态，以节省记忆装置200的电源。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种用来在一记忆装置中进行电源管理的方法，所述记忆装置包括一非挥发性存储器，所述非挥发性存储器包括至少一非挥发性存储器组件，所述方法的特征在于，包括：
在所述记忆装置的一初始化阶段的期间，侦测一主装置是否支持对应于一第一通信协议的通信；以及
在侦测到所述主装置支持对应于所述第一通信协议的通信前，控制所述记忆装置中的一实体层电路保持在一电源关闭状态以节省电源，其中所述实体层电路支持对应于所述第一通信协议的通信。
2.如权利要求1所述的方法，其特征在于，所述主装置输出一组驱动电压至所述记忆装置；所述记忆装置中的一电源开关电路耦接于所述组驱动电压中的至少一驱动电压与所述实体层电路之间；以及控制所述实体层电路保持在所述电源关闭状态是通过所述电源开关电路来进行。
3.如权利要求2所述的方法，其特征在于，所述至少一驱动电压包括一或多个驱动电压；以及所述电源开关电路包括耦接至所述一或多个驱动电压的多个电源开关，并且所述多个电源开关分别用来控制所述实体层电路的数字电源域与模拟电源域。
4.如权利要求1所述的方法，其特征在于，所述主装置输出一组驱动电压至所述记忆装置；在所述初始化阶段，在所述组驱动电压中的一特定驱动电压从一接地电压位准被拉至一第二电压位准前，所述组驱动电压中的一第一驱动电压从所述接地电压位准被拉至一第一电压位准；以及侦测所述主装置是否支持对应于所述第一通信协议的通信是依据所述特定驱动电压来进行。
5.如权利要求4所述的方法，其特征在于，侦测所述主装置是否支持对应于所述第一通信协议的通信包括：
对所述特定驱动电压进行电压侦测以产生一侦测信号；以及
依据所述侦测信号，监控来自所述主装置的一特定信号的一逻辑状态以产生对应于所述逻辑状态的一电源控制信号，以供控制所述实体层电路的电源，其中所述特定信号是被所述记忆装置通过所述记忆装置的一对应的通信端子来接收，并且所述电源控制信号指出所述主装置是否支持对应于所述第一通信协议的通信。
6.如权利要求5所述的方法，其特征在于，依据所述侦测信号监控来自所述主装置的所述特定信号的所述逻辑状态以产生对应于所述逻辑状态的所述电源控制信号包括：
依据所述侦测信号，将对应于所述逻辑状态的单一位信息存储至一单一位存储电路中以产生所述电源控制信号，其中所述侦测信号被输入至所述单一位存储电路的一时钟端子，而所述电源控制信号是所述单一位存储电路的一输出信号。
7.如权利要求6所述的方法，其特征在于，所述单一位存储电路是一缓存器或一正反器。
8.如权利要求6所述的方法，其特征在于，依据所述侦测信号监控来自所述主装置的所述特定信号的所述逻辑状态以产生对应于所述逻辑状态的所述电源控制信号包括：
反转所述特定信号以产生所述特定信号的一反向信号；以及
通过监控所述反向信号的一对应的逻辑状态来监控所述特定信号的所述逻辑状态，其中所述对应的逻辑状态是被存储作为所述单一位信息。
9.如权利要求6所述的方法，其特征在于，所述侦测信号是用来作为所述单一位存储电路的一时钟信号。
10.如权利要求6所述的方法，其特征在于，所述侦测信号的一边缘指出所述特定驱动电压的转变。
11.如权利要求10所述的方法，其特征在于，所述侦测信号在所述记忆装置的一正常操作阶段的期间没有后续的边缘出现。
12.如权利要求1所述的方法，其特征在于，还包括：
当侦测到所述主装置不支持对应于所述第一通信协议的通信时，在不使用所述实体层电路的状况下进行对应于另一通信协议的通信，以容许所述主装置存取所述记忆装置。
13.如权利要求1所述的方法，其特征在于，还包括：
当侦测到所述主装置支持对应于所述第一通信协议的通信时，控制所述实体层电路进入一电源开启状态，以供通过所述实体层电路进行对应于所述第一通信协议的通信，以容许所述主装置存取所述记忆装置。
14.一种记忆装置，其特征在于，包括：
一非挥发性存储器，用来存储信息，其中所述非挥发性存储器包括至少一非挥发性存储器组件；以及
一控制器，耦接至所述非挥发性存储器，用来控制所述记忆装置的操作，
其中所述控制器包括：
一处理电路，用来依据来自一主装置的多个主装置指令控制所述控制器，以容许所述主装置通过所述控制器存取所述非挥发性存储器；以及
一传输接口电路，耦接至所述处理电路，用来为所述记忆装置对所述主装置进行通信；
其中：
在所述记忆装置的一初始化阶段的期间，所述控制器侦测所述主装置是否支持对应于一第一通信协议的通信；以及
在侦测到所述主装置支持对应于所述第一通信协议的通信前，所述控制器控制所述传输接口电路中的一实体层电路保持在一电源关闭状态以节省电源，其中所述实体层电路支持对应于所述第一通信协议的通信。
15.如权利要求14所述的记忆装置，其特征在于，所述主装置输出一组驱动电压至所述记忆装置；以及所述传输接口电路包括：
一电源开关电路，耦接于所述组驱动电压中的至少一驱动电压与所述实体层电路之间，其中所述控制器通过所述电源开关电路控制所述实体层电路保持在所述电源关闭状态。
16.如权利要求14所述的记忆装置，其特征在于，所述主装置输出一组驱动电压至所述记忆装置；在所述初始化阶段，在所述组驱动电压中的一特定驱动电压从一接地电压位准被拉至一第二电压位准前，所述组驱动电压中的一第一驱动电压从所述接地电压位准被拉至一第一电压位准；以及依据所述特定驱动电压，所述控制器侦测所述主装置是否支持对应于所述第一通信协议的通信。
17.如权利要求16所述的记忆装置，其特征在于，所述传输接口电路包括：
一电压侦测电路，用来对所述特定驱动电压进行电压侦测以产生一侦测信号；以及
一电源开启控制电路，耦接至所述电源侦测电路，用来依据所述侦测信号监控来自所述主装置的一特定信号的一逻辑状态以产生对应于所述逻辑状态的一电源控制信号，以供控制所述实体层电路的电源，其中所述特定信号是被所述记忆装置通过所述记忆装置的一对应的通信端子来接收，并且所述电源控制信号指出所述主装置是否支持对应于所述第一通信协议的通信。
18.如权利要求17所述的记忆装置，其特征在于，所述电源开启控制电路包括：
一单一位存储电路，用来存储对应于所述逻辑状态的单一位信息，其中所述电源开启控制电路依据所述侦测信号将对应于所述逻辑状态的所述单位源信息存储至所述单一位存储电路中以产生所述电源控制信号，所述侦测信号被输入至所述单一位存储电路的一时钟端子，而所述电源控制信号是所述单一位存储电路的一输出信号。
19.一种包括如权利要求14所述的记忆装置的电子装置，其特征在于，还包括：
所述主装置，耦接至所述记忆装置，其中所述主装置包括：
至少一处理器，用来控制所述主装置的操作；以及
一电源供应电路，耦接至所述至少一处理器，用来提供电源给所述至少一处理器以及所述记忆装置；
其中所述记忆装置提供存储空间给所述主装置。
20.一种记忆装置的控制器，所述记忆装置包括所述控制器以及一非挥发性存储器，所述非挥发性存储器包括至少一非挥发性存储器组件，所述控制器的特征在于，包括：
一处理电路，用来依据来自一主装置的多个主装置指令控制所述控制器，以容许所述主装置通过所述控制器存取所述非挥发性存储器；以及
一传输接口电路，耦接至所述处理电路，用来为所述记忆装置对所述主装置进行通信；
其中：
在所述记忆装置的一初始化阶段的期间，所述控制器侦测所述主装置是否支持对应于一第一通信协议的通信；以及
在侦测到所述主装置支持对应于所述第一通信协议的通信前，所述控制器控制所述传输接口电路中的一实体层电路保持在一电源关闭状态以节省电源，其中所述实体层电路支持对应于所述第一通信协议的通信。
CN201910267002.XA 2018-04-12 2019-04-03 进行电源管理的方法、记忆装置和其控制器、和电子装置 Active CN110377528B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211328708.0A CN115509952A (zh) 2018-04-12 2019-04-03 进行电源管理的方法、记忆装置和其控制器、和电子装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862656364P 2018-04-12 2018-04-12
US62/656,364 2018-04-12
US16/039,302 2018-07-18
US16/039,302 US11003237B2 (en) 2018-04-12 2018-07-18 Method for performing power management in a memory device, associated memory device and controller thereof, and associated electronic device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211328708.0A Division CN115509952A (zh) 2018-04-12 2019-04-03 进行电源管理的方法、记忆装置和其控制器、和电子装置

Publications (2)

Publication Number Publication Date
CN110377528A true CN110377528A (zh) 2019-10-25
CN110377528B CN110377528B (zh) 2022-11-15

Family

ID=68160275

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910267002.XA Active CN110377528B (zh) 2018-04-12 2019-04-03 进行电源管理的方法、记忆装置和其控制器、和电子装置
CN202211328708.0A Pending CN115509952A (zh) 2018-04-12 2019-04-03 进行电源管理的方法、记忆装置和其控制器、和电子装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202211328708.0A Pending CN115509952A (zh) 2018-04-12 2019-04-03 进行电源管理的方法、记忆装置和其控制器、和电子装置

Country Status (3)

Country Link
US (1) US11003237B2 (zh)
CN (2) CN110377528B (zh)
TW (1) TWI711040B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021118576A1 (en) * 2019-12-12 2021-06-17 Hewlett-Packard Development Company, L.P. Communication protocols for secure digital (sd) cards

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11003237B2 (en) * 2018-04-12 2021-05-11 Silicon Motion, Inc. Method for performing power management in a memory device, associated memory device and controller thereof, and associated electronic device
US11043488B2 (en) * 2019-01-24 2021-06-22 Western Digital Technologies, Inc. High voltage protection for high-speed data interface
JP2022049882A (ja) * 2020-09-17 2022-03-30 キオクシア株式会社 ホスト装置およびメモリシステム
US11551730B2 (en) * 2021-01-26 2023-01-10 Qualcomm Incorporated Low power memory system using dual input-output voltage supplies

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050059301A1 (en) * 2003-09-11 2005-03-17 Super Talent Electronics Inc. Dual-Personality Extended-USB Plug and Receptacle with PCI-Express or Serial-AT-Attachment Extensions
US20060053241A1 (en) * 2004-09-07 2006-03-09 Richip Incorporated Removable electronic device and method thereof
US20090070515A1 (en) * 2007-09-11 2009-03-12 Eric So Phy-less ulpi and utmi bridges
CN102033714A (zh) * 2009-09-25 2011-04-27 慧荣科技股份有限公司 建立通信信道的方法、记忆装置及控制器、主装置及程序
CN104346292A (zh) * 2013-08-05 2015-02-11 慧荣科技股份有限公司 用来管理一记忆装置的方法、记忆装置与控制器
US20150370315A1 (en) * 2011-07-01 2015-12-24 Qualcomm Incorporated System and method for standby power reduction in a serial communication system
US20170192475A1 (en) * 2014-07-15 2017-07-06 Kabushiki Kaisha Toshiba Host apparatus and expansion device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7069369B2 (en) 2004-02-12 2006-06-27 Super Talent Electronics, Inc. Extended-Secure-Digital interface using a second protocol for faster transfers
JP2008165489A (ja) * 2006-12-28 2008-07-17 Fujitsu Ltd 記憶装置及び制御方法
JP5106219B2 (ja) * 2008-03-19 2012-12-26 株式会社東芝 メモリデバイス、ホストデバイス、メモリシステム、メモリデバイスの制御方法、ホストデバイスの制御方法、およびメモリシステムの制御方法
US8935550B2 (en) * 2011-01-21 2015-01-13 Broadcom Corporation System and method for selectively placing portions of a physical layer into low power mode
CN103577366B (zh) * 2012-07-19 2016-09-14 财团法人工业技术研究院 便携式电子装置及其数据传输方法
US11003237B2 (en) * 2018-04-12 2021-05-11 Silicon Motion, Inc. Method for performing power management in a memory device, associated memory device and controller thereof, and associated electronic device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050059301A1 (en) * 2003-09-11 2005-03-17 Super Talent Electronics Inc. Dual-Personality Extended-USB Plug and Receptacle with PCI-Express or Serial-AT-Attachment Extensions
US20060053241A1 (en) * 2004-09-07 2006-03-09 Richip Incorporated Removable electronic device and method thereof
US20090070515A1 (en) * 2007-09-11 2009-03-12 Eric So Phy-less ulpi and utmi bridges
CN102033714A (zh) * 2009-09-25 2011-04-27 慧荣科技股份有限公司 建立通信信道的方法、记忆装置及控制器、主装置及程序
US20150370315A1 (en) * 2011-07-01 2015-12-24 Qualcomm Incorporated System and method for standby power reduction in a serial communication system
CN104346292A (zh) * 2013-08-05 2015-02-11 慧荣科技股份有限公司 用来管理一记忆装置的方法、记忆装置与控制器
US20170192475A1 (en) * 2014-07-15 2017-07-06 Kabushiki Kaisha Toshiba Host apparatus and expansion device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021118576A1 (en) * 2019-12-12 2021-06-17 Hewlett-Packard Development Company, L.P. Communication protocols for secure digital (sd) cards

Also Published As

Publication number Publication date
CN115509952A (zh) 2022-12-23
CN110377528B (zh) 2022-11-15
TW201944418A (zh) 2019-11-16
US20190317587A1 (en) 2019-10-17
TWI711040B (zh) 2020-11-21
US11003237B2 (en) 2021-05-11

Similar Documents

Publication Publication Date Title
CN110377528A (zh) 进行电源管理的方法、记忆装置和其控制器、和电子装置
TWI659359B (zh) 控制儲存裝置之方法
TWI718169B (zh) 用於使記憶體裝置進入低功率狀態的技術
CN110083556B (zh) 电力管理
CN101517547B (zh) 存储器系统和存储器芯片
CN107430420A (zh) 具有高空闲噪声和dc电平抑制的低功率type‑c接收器
TWI637270B (zh) 混合式記憶體驅動器，電腦系統，及用於操作多重模式混合式驅動器之相關方法
CA2563277A1 (en) Storage device and host apparatus
CN104424044A (zh) 伺服器系统
TWI698870B (zh) 在記憶裝置中進行省電控制的方法、相關記憶裝置及其記憶體控制器、以及相關電子裝置
TWI785249B (zh) 初始化方法及關聯控制器、記憶體裝置及主機
JP4152178B2 (ja) メモリカード及び電子デバイス
CN113568855B (zh) 一种低成本的pcie热拔插多模式兼容装置
CN108932958A (zh) 具有输入缓冲电路的半导体装置和存储器系统
CN115359821A (zh) 用于存储器芯片行锤威胁背压信号和主机侧响应的方法和装置
CN206401032U (zh) 一种flash电源异常掉电监测的保护电路
CN112578895A (zh) 降低非易失性存储器中的由于待机泄漏电流引起的功耗
CN106919343A (zh) 周边接口电路与周边存储器系统
KR20080022606A (ko) 메모리 고속복사 장치 및 방법
US6874047B1 (en) System and method for implementing an SMBus/I2C interface on a network interface card
CN106611608B (zh) 存储器控制电路单元、存储器储存装置与数据传输方法
CN105630120B (zh) 一种加载处理器硬件配置字的方法及装置
CN106909341A (zh) 基于寄存器的功能模块的使能方法、装置及移动终端
CN105159811A (zh) 一种同类pxi测试模块识别方法
WO2020134039A1 (zh) 一种存储卡的识别方法以及移动设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant